JPH0590367A - リードの欠陥部分検出方法 - Google Patents
リードの欠陥部分検出方法Info
- Publication number
- JPH0590367A JPH0590367A JP3276889A JP27688991A JPH0590367A JP H0590367 A JPH0590367 A JP H0590367A JP 3276889 A JP3276889 A JP 3276889A JP 27688991 A JP27688991 A JP 27688991A JP H0590367 A JPH0590367 A JP H0590367A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- operator
- lead
- defect
- original pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】 リードに生じた突起や欠損などの欠陥部分を
正確に検出する。 【構成】 長尺に形成されたリードの長手方向に沿った
周縁における欠損、突起などの欠陥部分をパターン認識
によって検出する際に用いるオペレータとして、長径L
と、該長径Lに対して相対的に短い短径aとからなる長
円型のオペレータ17を用い、このオペレータ17の長
径L方向を前記原パターン30の長手方向に沿わせた状
態で該オペレータ17により前記リードをパターン化し
た原パターン30を走査しつつ、該原パターン30の各
ピクセルに対し縮小もしくは拡大の近傍論理演算を順次
実行し、この最終演算結果から得られる出力パターン3
2と前記原パターン30とを比較して欠陥パターン33
を抽出するようにした。
正確に検出する。 【構成】 長尺に形成されたリードの長手方向に沿った
周縁における欠損、突起などの欠陥部分をパターン認識
によって検出する際に用いるオペレータとして、長径L
と、該長径Lに対して相対的に短い短径aとからなる長
円型のオペレータ17を用い、このオペレータ17の長
径L方向を前記原パターン30の長手方向に沿わせた状
態で該オペレータ17により前記リードをパターン化し
た原パターン30を走査しつつ、該原パターン30の各
ピクセルに対し縮小もしくは拡大の近傍論理演算を順次
実行し、この最終演算結果から得られる出力パターン3
2と前記原パターン30とを比較して欠陥パターン33
を抽出するようにした。
Description
【0001】
【産業上の利用分野】本発明は、TAB(Tape Automat
ed Bonding)キャリアに形成されたリードにおける欠
損、突起等の欠陥部分を検出するリードの欠陥部分検出
方法に関する。
ed Bonding)キャリアに形成されたリードにおける欠
損、突起等の欠陥部分を検出するリードの欠陥部分検出
方法に関する。
【0002】
【従来の技術】ICチップをセラミック基板上に直接実
装する場合のボンディング方法として、フィルムキャリ
ア法と称されるTAB法が知られている。従来、このよ
うなTABキャリア上のリードパターン、例えばインナ
ーリードの突起または欠損を検査する方法としては、T
ABキャリア上のリードパターンをCCDアレイで構成
される光学検出部によりスキャンし、これにより光学検
出部から得られるアナログ画像信号を2値化して画像メ
モリに格納し、その後、画像メモリ内の画像データを、
ピクセルクロック、フレーミング信号とともに判定論理
回路に入力し、該判定論理回路において所定の判定アル
ゴリズムを実行することにより、前記インナーリードに
おける欠陥(欠損あるいは突起)部分の検出を行う方法
がある。
装する場合のボンディング方法として、フィルムキャリ
ア法と称されるTAB法が知られている。従来、このよ
うなTABキャリア上のリードパターン、例えばインナ
ーリードの突起または欠損を検査する方法としては、T
ABキャリア上のリードパターンをCCDアレイで構成
される光学検出部によりスキャンし、これにより光学検
出部から得られるアナログ画像信号を2値化して画像メ
モリに格納し、その後、画像メモリ内の画像データを、
ピクセルクロック、フレーミング信号とともに判定論理
回路に入力し、該判定論理回路において所定の判定アル
ゴリズムを実行することにより、前記インナーリードに
おける欠陥(欠損あるいは突起)部分の検出を行う方法
がある。
【0003】この方法による欠陥検出の具体的な流れ
を、リード上の欠損を検出する場合について概説する
と、例えば、図6に示すように、検査対象としての欠損
を有するリード(図示せず)の原パターン1上を丸型オ
ペレータ2によって走査して両者のパターンを照合し、
前記丸型オペレータ2のパターン内に前記原パターン1
が存在する場合、その走査時点における前記丸型オペレ
ータ2の中心に対応するピクセルをプロットする操作
(論理和をとる操作)を行い、その結果として、原パタ
ーン1を拡大した出力パターン3を得る。その後、同様
の丸型オペレータ2で、前記出力パターン3上を走査し
て両者のパターンを照合し、走査中の前記丸型オペレー
タ2のパターンが前記原パターン1内に完全に含まれる
場合、その操作時点における前記丸型オペレータ2の中
心に対応するピクセルをプロットする操作(論理積をと
る操作)を行い、その結果として、図6に示すような出
力パターン4を得る。この出力パターン4は、検査対象
である前記のリードの、本来の正常な形状をパターン化
した比較パターンである。そして、前述した比較パター
ンとしての前記出力パターン4と前記原パターン1との
排他論理和(以下、EX−ORと略記する)を取ること
により、図7に示す欠損パターン5を抽出する。この欠
損パターン5において+で示した部分がインナーリード
の欠損部となる。
を、リード上の欠損を検出する場合について概説する
と、例えば、図6に示すように、検査対象としての欠損
を有するリード(図示せず)の原パターン1上を丸型オ
ペレータ2によって走査して両者のパターンを照合し、
前記丸型オペレータ2のパターン内に前記原パターン1
が存在する場合、その走査時点における前記丸型オペレ
ータ2の中心に対応するピクセルをプロットする操作
(論理和をとる操作)を行い、その結果として、原パタ
ーン1を拡大した出力パターン3を得る。その後、同様
の丸型オペレータ2で、前記出力パターン3上を走査し
て両者のパターンを照合し、走査中の前記丸型オペレー
タ2のパターンが前記原パターン1内に完全に含まれる
場合、その操作時点における前記丸型オペレータ2の中
心に対応するピクセルをプロットする操作(論理積をと
る操作)を行い、その結果として、図6に示すような出
力パターン4を得る。この出力パターン4は、検査対象
である前記のリードの、本来の正常な形状をパターン化
した比較パターンである。そして、前述した比較パター
ンとしての前記出力パターン4と前記原パターン1との
排他論理和(以下、EX−ORと略記する)を取ること
により、図7に示す欠損パターン5を抽出する。この欠
損パターン5において+で示した部分がインナーリード
の欠損部となる。
【0004】このような丸型オペレータ2を用いた従来
の欠陥検出方法においては、前記リードの先端部(図示
せず)を欠陥として検出しないように、前記丸型オペレ
ータ2の大きさを、その半径が前記リードの先端部の曲
率半径と同一或はそれより短い長さに設定しているのが
一般である。このように前記丸型オペレータ2の大きさ
を設定することにより、該丸型オペレータ2を用いて前
記原パターン1を拡大縮小して得た前記出力パターン4
における前記先端部に相当する部分が、前記原パターン
1の当該部分と同一の形状となるので、前記出力パター
ン4と前記原パターン1とのEX−ORを取る際に、前
記先端部に相当する部分のパターンが抽出されることが
なく、前記先端部を欠陥として検出しないようにするこ
とができる。
の欠陥検出方法においては、前記リードの先端部(図示
せず)を欠陥として検出しないように、前記丸型オペレ
ータ2の大きさを、その半径が前記リードの先端部の曲
率半径と同一或はそれより短い長さに設定しているのが
一般である。このように前記丸型オペレータ2の大きさ
を設定することにより、該丸型オペレータ2を用いて前
記原パターン1を拡大縮小して得た前記出力パターン4
における前記先端部に相当する部分が、前記原パターン
1の当該部分と同一の形状となるので、前記出力パター
ン4と前記原パターン1とのEX−ORを取る際に、前
記先端部に相当する部分のパターンが抽出されることが
なく、前記先端部を欠陥として検出しないようにするこ
とができる。
【0005】
【発明が解決しようとする課題】ところで、先端部を有
するインナーリードの側縁部分のエッジに、前記先端部
とは方向性が異なる突起が発生している場合、該突起は
前記インナーリードを形成するエッチングの工程におい
て、前記先端部と同じようなプロセスによって形成され
るので、前記先端部と突起とは共に同じような曲率半径
を有する半円状の形状となる場合がある。このため、図
8に示すように、先端部6aを有し突起6bが発生して
いるインナーリード6に対して、前記丸型オペレータ2
を用いる従来のリードの欠陥検出方法を適用して、前記
突起6bを検出する場合、該突起6bの曲率半径が前記
先端部6aの曲率半径と同一或はそれより長いときに
は、図8に示すように前記突起6bの方向性が前記先端
部6aの方向性と異なっていても、前記先端部6aと同
様に、前記出力パターン4と前記原パターン1とのEX
−ORを取る段階で、前記突起6bを抽出することがで
きず、欠陥の検出精度が低下するという問題があった。
するインナーリードの側縁部分のエッジに、前記先端部
とは方向性が異なる突起が発生している場合、該突起は
前記インナーリードを形成するエッチングの工程におい
て、前記先端部と同じようなプロセスによって形成され
るので、前記先端部と突起とは共に同じような曲率半径
を有する半円状の形状となる場合がある。このため、図
8に示すように、先端部6aを有し突起6bが発生して
いるインナーリード6に対して、前記丸型オペレータ2
を用いる従来のリードの欠陥検出方法を適用して、前記
突起6bを検出する場合、該突起6bの曲率半径が前記
先端部6aの曲率半径と同一或はそれより長いときに
は、図8に示すように前記突起6bの方向性が前記先端
部6aの方向性と異なっていても、前記先端部6aと同
様に、前記出力パターン4と前記原パターン1とのEX
−ORを取る段階で、前記突起6bを抽出することがで
きず、欠陥の検出精度が低下するという問題があった。
【0006】本発明は、上述のような事情に鑑みなされ
たもので、長手方向の先端に端部が形成されたリードに
おける、前記長手方向に沿ったリードの側縁部分に生じ
た欠損または突起などの欠陥と、前記リードの端部との
弁別を確実にして、前記欠陥を正確に抽出できるリード
の欠陥部分検出方法を提供することを目的とする。
たもので、長手方向の先端に端部が形成されたリードに
おける、前記長手方向に沿ったリードの側縁部分に生じ
た欠損または突起などの欠陥と、前記リードの端部との
弁別を確実にして、前記欠陥を正確に抽出できるリード
の欠陥部分検出方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明は、長尺に形成されたリードの長手方向に沿っ
た周縁における欠損、突起などの欠陥部分を、前記リー
ドをパターン化した原パターンに対して論理フィルタと
してのオペレータを作用させてパターン認識により検出
する方法であって、前記オペレータを、一方向が相対的
に長く前記一方向に直交する他方向が相対的に短い長形
オペレータとし、前記長形オペレータの前記一方向を前
記リードの長手方向に沿わせた状態で、該長形オペレー
タにより前記リードの原パターンを走査しつつ、該リー
ドの原パターンに対し縮小もしくは拡大の近傍論理演算
を順次実行し、前記縮小もしくは拡大の近傍論理演算の
最終演算結果から得られる出力パターンと前記原パター
ンとを比較して、前記リードにおける欠陥部分のパター
ンを抽出するようにした。
に本発明は、長尺に形成されたリードの長手方向に沿っ
た周縁における欠損、突起などの欠陥部分を、前記リー
ドをパターン化した原パターンに対して論理フィルタと
してのオペレータを作用させてパターン認識により検出
する方法であって、前記オペレータを、一方向が相対的
に長く前記一方向に直交する他方向が相対的に短い長形
オペレータとし、前記長形オペレータの前記一方向を前
記リードの長手方向に沿わせた状態で、該長形オペレー
タにより前記リードの原パターンを走査しつつ、該リー
ドの原パターンに対し縮小もしくは拡大の近傍論理演算
を順次実行し、前記縮小もしくは拡大の近傍論理演算の
最終演算結果から得られる出力パターンと前記原パター
ンとを比較して、前記リードにおける欠陥部分のパター
ンを抽出するようにした。
【0008】
【実施例】以下、本発明の一実施例を図1〜図5に基づ
いて説明する。図1は、本発明に係るリードの欠陥部分
検出方法を適用したリードパターン検査装置の一例を示
す全体構成図である。図1において、10は全体を制御
し管理するマイクロプロセッサ(以下CPUという)で
あり、このCPU10には、CCDセンサまたは画像メ
モリからの2次元画像データ(原パターン)の画素に対
し、後述するような、一方向が相対的に短く前記一方向
に直交する他方向が相対的に長い長形の論理フィルタを
作用させて近傍演算を行う、縮小/拡大用の第1の論理
フィルタリング回路12、この第1の論理フィルタリン
グ回路12から出力された出力パターンに対し、前記第
1の論理フィルタリング回路12にて用いた長形の論理
フィルタを作用させて近傍演算を行う拡大/縮小用の第
2の論理フィルタリング回路13、およびノイズフィル
タリング回路14が内部バス10aを介して接続されて
いる。
いて説明する。図1は、本発明に係るリードの欠陥部分
検出方法を適用したリードパターン検査装置の一例を示
す全体構成図である。図1において、10は全体を制御
し管理するマイクロプロセッサ(以下CPUという)で
あり、このCPU10には、CCDセンサまたは画像メ
モリからの2次元画像データ(原パターン)の画素に対
し、後述するような、一方向が相対的に短く前記一方向
に直交する他方向が相対的に長い長形の論理フィルタを
作用させて近傍演算を行う、縮小/拡大用の第1の論理
フィルタリング回路12、この第1の論理フィルタリン
グ回路12から出力された出力パターンに対し、前記第
1の論理フィルタリング回路12にて用いた長形の論理
フィルタを作用させて近傍演算を行う拡大/縮小用の第
2の論理フィルタリング回路13、およびノイズフィル
タリング回路14が内部バス10aを介して接続されて
いる。
【0009】また、第2の論理フィルタリング回路13
とノイズフィルタリング回路14間には、入力画像デー
タの原パターンと第2の論理フィルタリング回路13か
らの出力パターンとを比較してリードの欠陥(欠陥ある
いは突起)部分を抽出するEX−ORゲート15が接続
され、さらに、前記ノイズフィルタリング回路14に
は、このノイズフィルタリング回路14から出力される
欠陥パターンデータを格納するメモリ16が接続されて
いる。
とノイズフィルタリング回路14間には、入力画像デー
タの原パターンと第2の論理フィルタリング回路13か
らの出力パターンとを比較してリードの欠陥(欠陥ある
いは突起)部分を抽出するEX−ORゲート15が接続
され、さらに、前記ノイズフィルタリング回路14に
は、このノイズフィルタリング回路14から出力される
欠陥パターンデータを格納するメモリ16が接続されて
いる。
【0010】図2は、前記第1及び第2の論理フィルタ
リング回路12,13の具体的回路例を示すものであ
る。本実施例では、一方向が相対的に長く前記一方向に
直交する他方向が相対的に短い長径の論理フィルタとし
て、図3に示すように長径L×短径a(例えば31×7
ピクセル)のオペレータ17が使用される。これに対応
して、前記第1及び第2の論理フィルタリング回路1
2,13の各々には、図示しないCCDセンサまたは画
像メモリからの出力が入力されるラインバッファ181
と、該ラインバッファ181に順次従属接続される、前
記オペレータ17の長径方向のピクセル数Lから2を減
じた数のラインバッファ182〜18L−1と、オペレ
ータ17の長径方向のピクセル数Lに相当する数のシフ
トレジスタ191〜19Lとを有している。即ち、前記
第1及び第2の論理フィルタリング回路12,13は各
々、前記オペレータ17の長径方向のピクセル数Lから
1を減じた数のラインバッファ181〜18L−1を有
している。前記各ラインバッファ181〜18L−1の
出力側は対応するシフトレジスタ192〜19Lの入力
側に接続されており、また、前記シフトレジスタ191
には、前記不図示のCCDセンサまたは画像メモリから
の出力が直接入力されるようになっている。そして、前
記各ラインバッファ181〜18L−1、およびシフト
レジスタ191〜19Lには、おのおの同一のクロック
φが与えられ、このクロックφに同期して前記各ライン
バッファ181〜18L−1は、前記シフトレジスタ1
92〜19Lに対して並列してデータを出力し、また、
前記各シフトレジスタ191〜19Lは前記クロックφ
に同期して、前記オペレータ17のパターンとの照合を
行う論理演算回路20に対して並列してデータを出力す
る。
リング回路12,13の具体的回路例を示すものであ
る。本実施例では、一方向が相対的に長く前記一方向に
直交する他方向が相対的に短い長径の論理フィルタとし
て、図3に示すように長径L×短径a(例えば31×7
ピクセル)のオペレータ17が使用される。これに対応
して、前記第1及び第2の論理フィルタリング回路1
2,13の各々には、図示しないCCDセンサまたは画
像メモリからの出力が入力されるラインバッファ181
と、該ラインバッファ181に順次従属接続される、前
記オペレータ17の長径方向のピクセル数Lから2を減
じた数のラインバッファ182〜18L−1と、オペレ
ータ17の長径方向のピクセル数Lに相当する数のシフ
トレジスタ191〜19Lとを有している。即ち、前記
第1及び第2の論理フィルタリング回路12,13は各
々、前記オペレータ17の長径方向のピクセル数Lから
1を減じた数のラインバッファ181〜18L−1を有
している。前記各ラインバッファ181〜18L−1の
出力側は対応するシフトレジスタ192〜19Lの入力
側に接続されており、また、前記シフトレジスタ191
には、前記不図示のCCDセンサまたは画像メモリから
の出力が直接入力されるようになっている。そして、前
記各ラインバッファ181〜18L−1、およびシフト
レジスタ191〜19Lには、おのおの同一のクロック
φが与えられ、このクロックφに同期して前記各ライン
バッファ181〜18L−1は、前記シフトレジスタ1
92〜19Lに対して並列してデータを出力し、また、
前記各シフトレジスタ191〜19Lは前記クロックφ
に同期して、前記オペレータ17のパターンとの照合を
行う論理演算回路20に対して並列してデータを出力す
る。
【0011】次に動作について説明する。クロックφに
同期したスキャン方向のピクセルデータ、即ちスキャン
に応じてCCDセンサまたは画像メモリから出力される
ラインデータは、1ラインずつラインバッファ181〜
18L−1に格納される。その結果、L−1ライン前の
ラインデータがラインバッファ18L−1に格納される
時点では、2ライン前のラインデータがラインバッファ
182に、1ライン前のラインデータがラインバッファ
181に、それぞれ格納される。これに対応して、前記
シフトレジスタ191には現在の1ライン分のラインデ
ータがクロックφに同期して順次送られ、前記シフトレ
ジスタ192〜19Lには、前記ラインバッファ181
〜18L−1に格納されたラインデータがそれぞれクロ
ックφに同期して順次送られる。シフトレジスタ191
〜19Lの各ラインデータが論理演算回路20に送出さ
れると、論理演算回路20では、前記オペレータ17の
ピクセルパターンとの照合を行い、パターンに合致した
場合は「1」を、合致しない場合は「0」を出力する。
同期したスキャン方向のピクセルデータ、即ちスキャン
に応じてCCDセンサまたは画像メモリから出力される
ラインデータは、1ラインずつラインバッファ181〜
18L−1に格納される。その結果、L−1ライン前の
ラインデータがラインバッファ18L−1に格納される
時点では、2ライン前のラインデータがラインバッファ
182に、1ライン前のラインデータがラインバッファ
181に、それぞれ格納される。これに対応して、前記
シフトレジスタ191には現在の1ライン分のラインデ
ータがクロックφに同期して順次送られ、前記シフトレ
ジスタ192〜19Lには、前記ラインバッファ181
〜18L−1に格納されたラインデータがそれぞれクロ
ックφに同期して順次送られる。シフトレジスタ191
〜19Lの各ラインデータが論理演算回路20に送出さ
れると、論理演算回路20では、前記オペレータ17の
ピクセルパターンとの照合を行い、パターンに合致した
場合は「1」を、合致しない場合は「0」を出力する。
【0012】図3は、突起30aを有するリード原パタ
ーン30の各ピクセルに対し、前記長径L×短径aの長
円のオペレータ17を用いて近傍演算を行う場合の、前
記第1及び第2の論理フィルタリング処理12,13側
の処理を概念的に示すものである。この場合のフィルタ
リング処理に際しては、まず、前記CCDセンサまたは
画像メモリからの、前記原パターン30の2次元画像デ
ータを、前記第1の論理フィルタリング回路12に1ラ
インずつ順次取り込む。前記第1の論理フィルタリング
回路12では前記オペレータ17を作用させて、該オペ
レータ17のパターンが前記原パターン30内に完全に
含まれる場合に、その走査時点における前記オペレータ
17の中心に対応するピクセルをプロットする操作(論
理積をとる操作)を、前記CPU10からの指令で行わ
せることにより、図3に示す原パターン30を縮小して
突起30aを消し込んだ、図3の符号31で示す出力パ
ターンを得る。そしてその後、前記突起30aを消し込
んだ前記出力パターン31を、前記第2の論理フィルタ
リング回路13に1ラインずつ順次取り込む。
ーン30の各ピクセルに対し、前記長径L×短径aの長
円のオペレータ17を用いて近傍演算を行う場合の、前
記第1及び第2の論理フィルタリング処理12,13側
の処理を概念的に示すものである。この場合のフィルタ
リング処理に際しては、まず、前記CCDセンサまたは
画像メモリからの、前記原パターン30の2次元画像デ
ータを、前記第1の論理フィルタリング回路12に1ラ
インずつ順次取り込む。前記第1の論理フィルタリング
回路12では前記オペレータ17を作用させて、該オペ
レータ17のパターンが前記原パターン30内に完全に
含まれる場合に、その走査時点における前記オペレータ
17の中心に対応するピクセルをプロットする操作(論
理積をとる操作)を、前記CPU10からの指令で行わ
せることにより、図3に示す原パターン30を縮小して
突起30aを消し込んだ、図3の符号31で示す出力パ
ターンを得る。そしてその後、前記突起30aを消し込
んだ前記出力パターン31を、前記第2の論理フィルタ
リング回路13に1ラインずつ順次取り込む。
【0013】前記第2の論理フィルタリング回路13で
は前記オペレータ17を作用させて、該オペレータ17
のパターン内に前記出力パターン31が存在する場合、
その走査時点における前記オペレータ17の中心に対応
するピクセルをプロットする操作(論理和をとる操作)
を、前記CPU10からの指令で行わせることにより、
前記出力パターン31を拡大した、図3の符号32で示
す出力パターンに拡大する。これにより、前記原パター
ン30における突起30aが修復された、本来あるべき
正常に近いパターンが得られることとなる。そこで、第
2の論理フィルタリング回路13で得られた出力パター
ン32と原パターン30とをEX−ORゲート15に通
すことにより両者を比較し、その差を取り出すことによ
り、図3の符号33で示す欠陥パターンを抽出する。
は前記オペレータ17を作用させて、該オペレータ17
のパターン内に前記出力パターン31が存在する場合、
その走査時点における前記オペレータ17の中心に対応
するピクセルをプロットする操作(論理和をとる操作)
を、前記CPU10からの指令で行わせることにより、
前記出力パターン31を拡大した、図3の符号32で示
す出力パターンに拡大する。これにより、前記原パター
ン30における突起30aが修復された、本来あるべき
正常に近いパターンが得られることとなる。そこで、第
2の論理フィルタリング回路13で得られた出力パター
ン32と原パターン30とをEX−ORゲート15に通
すことにより両者を比較し、その差を取り出すことによ
り、図3の符号33で示す欠陥パターンを抽出する。
【0014】次に、EX−ORゲート15を通過したパ
ターンデータをノイズフィルタリング回路14に取り込
み、ノイズフィルタリング回路14をCPU10からの
指令で動作させることにより、突起30aより小さいリ
ードエッジの凹凸、即ち、欠陥とせず許容すべき凹凸に
よって生じる微小凹凸パターンを消し込む。そして、ノ
イズ成分の除去された欠陥パターンデータはメモリ16
に記憶される。また、メモリ16のデータを不図示の判
別回路で判別することにより、抽出されたパターンが突
起であるか否かを判別する。
ターンデータをノイズフィルタリング回路14に取り込
み、ノイズフィルタリング回路14をCPU10からの
指令で動作させることにより、突起30aより小さいリ
ードエッジの凹凸、即ち、欠陥とせず許容すべき凹凸に
よって生じる微小凹凸パターンを消し込む。そして、ノ
イズ成分の除去された欠陥パターンデータはメモリ16
に記憶される。また、メモリ16のデータを不図示の判
別回路で判別することにより、抽出されたパターンが突
起であるか否かを判別する。
【0015】このように、前記長円のオペレータ17の
ような長形の論理フィルタを用い、該長形の論理フィル
タの長手方向を前記リードの原パターン30の長手方向
に対応させることによって、リードの長手方向の周縁に
沿って存在する欠陥部分(リードの長手方向と直交する
方向に関する突出或は欠損)の影響を受けずに、前記リ
ードの欠損部分の有無を検出するための前記出力パター
ン32、つまり比較用のパターンを生成することができ
る。換言すると、欠損検出に用いる長形の論理フィルタ
のパターンの形状を、高い精度で欠損部分の検出を行い
たい方向に沿った方向の寸法を延長させた形状とするこ
とで、欠陥検出の精度を任意の1方向に関して高めるこ
とができる。
ような長形の論理フィルタを用い、該長形の論理フィル
タの長手方向を前記リードの原パターン30の長手方向
に対応させることによって、リードの長手方向の周縁に
沿って存在する欠陥部分(リードの長手方向と直交する
方向に関する突出或は欠損)の影響を受けずに、前記リ
ードの欠損部分の有無を検出するための前記出力パター
ン32、つまり比較用のパターンを生成することができ
る。換言すると、欠損検出に用いる長形の論理フィルタ
のパターンの形状を、高い精度で欠損部分の検出を行い
たい方向に沿った方向の寸法を延長させた形状とするこ
とで、欠陥検出の精度を任意の1方向に関して高めるこ
とができる。
【0016】図5は、前記長円型のオペレータ17を用
いて原パターンの欠損判定を行う場合の検出例を示す。
この図5において、まず、入力される原パターン40に
対して、オペレータ17を、その長径L方向が前記原パ
ターン40の長手方向に沿う向きとなるようにして走査
させて、前述と同様の手順で全てのピクセルとの論理和
をとる操作を行うと、近傍演算により拡大された欠損4
0aの部分を消し込んだ出力パターン41が得られる。
次に、この出力パターン41に対し前記オペレータ17
を前記長型L方向に走査させて、前述と同様の手順で全
てのピクセルとの論理積をとる操作を行うと、近傍演算
により縮小された、本来あるべき正常に近いパターン4
2が得られる。そして、次のステップにおいて、出力パ
ターン42と原パターン41とのEX−ORを取ること
により、符号43で示す欠損パターンを抽出することが
できる。
いて原パターンの欠損判定を行う場合の検出例を示す。
この図5において、まず、入力される原パターン40に
対して、オペレータ17を、その長径L方向が前記原パ
ターン40の長手方向に沿う向きとなるようにして走査
させて、前述と同様の手順で全てのピクセルとの論理和
をとる操作を行うと、近傍演算により拡大された欠損4
0aの部分を消し込んだ出力パターン41が得られる。
次に、この出力パターン41に対し前記オペレータ17
を前記長型L方向に走査させて、前述と同様の手順で全
てのピクセルとの論理積をとる操作を行うと、近傍演算
により縮小された、本来あるべき正常に近いパターン4
2が得られる。そして、次のステップにおいて、出力パ
ターン42と原パターン41とのEX−ORを取ること
により、符号43で示す欠損パターンを抽出することが
できる。
【0017】図4は、前記長円オペレータ17を用いて
リードの突起の検出を行う場合の、該リードの突起をど
の程度のものまで判定できるかを説明する説明図であ
る。図4において、長円型のオペレータ17の大きさを
長径L×短径aとし、ノイズフィルタの直径をbとした
とき、このオペレータ17により判定し得る突起の半径
は、オペレータ17の長手方向の両端に外接する突起3
0aの半径rとなり、図4のハッチングを施した部分の
幅がノイズフィルタの直径bより短い場合には判定しな
い。よって、図4のハッチングを施した部分の幅がノイ
ズフィルタの直径bに等しいとき、前記突起30aの半
径rは最大となる。また、前記突起30aの半径rの最
小値は前記ノイズフィルタの半径r1=b/2に等し
い。即ち、論理フィルタにL×aの長円オペレータを用
いた場合、この長円オペレータで判定し得る検出能力
は、r1≦r≦(L2 /8b)+(a/2)+(b/
2)の範囲となる。これにより、欠陥に相当する突起と
インナーリードの先端部との判別を確実になし得ること
になる。
リードの突起の検出を行う場合の、該リードの突起をど
の程度のものまで判定できるかを説明する説明図であ
る。図4において、長円型のオペレータ17の大きさを
長径L×短径aとし、ノイズフィルタの直径をbとした
とき、このオペレータ17により判定し得る突起の半径
は、オペレータ17の長手方向の両端に外接する突起3
0aの半径rとなり、図4のハッチングを施した部分の
幅がノイズフィルタの直径bより短い場合には判定しな
い。よって、図4のハッチングを施した部分の幅がノイ
ズフィルタの直径bに等しいとき、前記突起30aの半
径rは最大となる。また、前記突起30aの半径rの最
小値は前記ノイズフィルタの半径r1=b/2に等し
い。即ち、論理フィルタにL×aの長円オペレータを用
いた場合、この長円オペレータで判定し得る検出能力
は、r1≦r≦(L2 /8b)+(a/2)+(b/
2)の範囲となる。これにより、欠陥に相当する突起と
インナーリードの先端部との判別を確実になし得ること
になる。
【0018】このように本実施例にあっては、リードの
長手方向に沿った周縁における欠陥の有無をパターン認
識によって検出する際に用いる論理フィルタとして、前
記リードの原パターンの長手方向に方向性を持たせた長
円オペレータを用いたので、インナーリードの側縁部分
に生じた欠損または突起の検出能力を向上させることが
できると共に、前記突起とリード先端部との判別が容易
になり、欠陥である突起がリード先端部と同様の形状で
ある場合にもこれを確実に抽出することができる。
長手方向に沿った周縁における欠陥の有無をパターン認
識によって検出する際に用いる論理フィルタとして、前
記リードの原パターンの長手方向に方向性を持たせた長
円オペレータを用いたので、インナーリードの側縁部分
に生じた欠損または突起の検出能力を向上させることが
できると共に、前記突起とリード先端部との判別が容易
になり、欠陥である突起がリード先端部と同様の形状で
ある場合にもこれを確実に抽出することができる。
【0019】なお、本発明は、上記実施例に示す構成の
ものに限らず、請求の範囲に記載した範囲を逸脱しない
限り種々変形し得る。
ものに限らず、請求の範囲に記載した範囲を逸脱しない
限り種々変形し得る。
【0020】
【発明の効果】以上説明したように本発明によれば、長
尺に形成されたリードの長手方向に沿った周縁における
欠損、突起などの欠陥部分を、前記リードをパターン化
した原パターンに対して論理フィルタとしてのオペレー
タを作用させてパターン認識により検出する方法であっ
て、前記オペレータを、一方向が相対的に長く前記一方
向に直交する他方向が相対的に短い長形オペレータと
し、前記長形オペレータの前記一方向を前記リードの長
手方向に沿わせた状態で、該長形オペレータにより前記
リードの原パターンを走査しつつ、該リードの原パター
ンに対し縮小もしくは拡大の近傍論理演算を順次実行
し、前記縮小もしくは拡大の近傍論理演算の最終演算結
果から得られる出力パターンと前記原パターンとを比較
して、前記リードにおける欠陥部分のパターンを抽出す
るようにしたので、リードの長手方向と交わる方向性を
有する欠陥の検出精度が向上し、リードの側縁部分に生
じた欠陥とリード先端部分との弁別を確実にして、前記
欠陥の抽出が確実にできるという効果がある。
尺に形成されたリードの長手方向に沿った周縁における
欠損、突起などの欠陥部分を、前記リードをパターン化
した原パターンに対して論理フィルタとしてのオペレー
タを作用させてパターン認識により検出する方法であっ
て、前記オペレータを、一方向が相対的に長く前記一方
向に直交する他方向が相対的に短い長形オペレータと
し、前記長形オペレータの前記一方向を前記リードの長
手方向に沿わせた状態で、該長形オペレータにより前記
リードの原パターンを走査しつつ、該リードの原パター
ンに対し縮小もしくは拡大の近傍論理演算を順次実行
し、前記縮小もしくは拡大の近傍論理演算の最終演算結
果から得られる出力パターンと前記原パターンとを比較
して、前記リードにおける欠陥部分のパターンを抽出す
るようにしたので、リードの長手方向と交わる方向性を
有する欠陥の検出精度が向上し、リードの側縁部分に生
じた欠陥とリード先端部分との弁別を確実にして、前記
欠陥の抽出が確実にできるという効果がある。
【図1】本発明に係るリードの欠陥部分検出方法を適用
したリードパターン検査装置の一例を示す全体構成図で
ある。
したリードパターン検査装置の一例を示す全体構成図で
ある。
【図2】図1における論理フィルタリング回路の具体的
回路図である。
回路図である。
【図3】本実施例における突起検出の処理説明図であ
る。
る。
【図4】本実施例におけるオペレータの検出能力を説明
するための説明図である。
するための説明図である。
【図5】本実施例における欠損検出の処理説明図であ
る。
る。
【図6】従来の論理フィルタの演算例を示す説明図であ
る。
る。
【図7】従来の欠損検出の処理説明図である。
【図8】側縁部分に突起が発生したインナーリードの説
明図である。
明図である。
10 CPU 12 第1の論理フィルタリング回路 13 第2の論理フィルタリング回路 14 ノイズフィルタリング回路 15 EX−ORゲート 17 オペレータ 30 原パターン 31 出力パターン 32 出力パターン 33 欠陥パターン
Claims (1)
- 【請求項1】 長尺に形成されたリードの長手方向に沿
った周縁における欠損、突起などの欠陥部分を、前記リ
ードをパターン化した原パターンに対して論理フィルタ
としてのオペレータを作用させてパターン認識により検
出する方法であって、 前記オペレータを、一方向が相対的に長く前記一方向に
直交する他方向が相対的に短い長形オペレータとし、 前記長形オペレータの前記一方向を前記リードの長手方
向に沿わせた状態で、該長形オペレータにより前記リー
ドの原パターンを走査しつつ、該リードの原パターンに
対し縮小もしくは拡大の近傍論理演算を順次実行し、 前記縮小もしくは拡大の近傍論理演算の最終演算結果か
ら得られる出力パターンと前記原パターンとを比較し
て、前記リードにおける欠陥部分のパターンを抽出する
ようにした、 ことを特徴とするリードの欠陥部分検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276889A JPH0590367A (ja) | 1991-09-27 | 1991-09-27 | リードの欠陥部分検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276889A JPH0590367A (ja) | 1991-09-27 | 1991-09-27 | リードの欠陥部分検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590367A true JPH0590367A (ja) | 1993-04-09 |
Family
ID=17575814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276889A Pending JPH0590367A (ja) | 1991-09-27 | 1991-09-27 | リードの欠陥部分検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396945B1 (en) | 1997-12-25 | 2002-05-28 | Nec Corporation | Image defect detection apparatus and method |
-
1991
- 1991-09-27 JP JP3276889A patent/JPH0590367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396945B1 (en) | 1997-12-25 | 2002-05-28 | Nec Corporation | Image defect detection apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4073265B2 (ja) | 検査装置及び検査方法 | |
| JPH03232250A (ja) | パターン検査方法および装置 | |
| KR20050001456A (ko) | 패턴검사방법과 장치 및 패턴정렬방법 | |
| JP2747105B2 (ja) | 画像データ検証方法及び装置 | |
| JP3409670B2 (ja) | 外観検査方法およびその装置 | |
| JP3187107B2 (ja) | パターン検査装置 | |
| JPH0590367A (ja) | リードの欠陥部分検出方法 | |
| JP3049488B2 (ja) | パターン検査方法及びパターン検査装置 | |
| JP3116438B2 (ja) | プリント配線基板の検査装置および検査方法 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPH0589223A (ja) | リードの変形部分検出方法 | |
| JP2006266943A (ja) | 欠陥検査装置及び欠陥検査方法 | |
| JP4057479B2 (ja) | パターン検査方法 | |
| JP4013695B2 (ja) | 画像処理方法及び画像処理装置 | |
| JPH07200830A (ja) | 欠陥検査装置 | |
| JP3111563B2 (ja) | プリント配線基板の検査装置 | |
| JPH05197132A (ja) | パターン検査装置 | |
| JP2001281164A (ja) | パターン検査方法および装置 | |
| JP3267372B2 (ja) | パターンマッチング検査におけるマッチングパターン信号生成方法とその装置 | |
| JPH0786468B2 (ja) | プリント基板のパターン検査方法 | |
| JPH04152479A (ja) | 画像検査方式 | |
| JPH11185037A (ja) | 欠陥情報処理装置及び方法 | |
| JP3575551B2 (ja) | 残渣の検査方法 | |
| JPS59168312A (ja) | パタ−ン欠陥判定装置 | |
| JPH10141930A (ja) | パターン検査方法及びパターン検査装置 |