JPH0590452A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0590452A
JPH0590452A JP3274840A JP27484091A JPH0590452A JP H0590452 A JPH0590452 A JP H0590452A JP 3274840 A JP3274840 A JP 3274840A JP 27484091 A JP27484091 A JP 27484091A JP H0590452 A JPH0590452 A JP H0590452A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
protective plate
semiconductor device
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3274840A
Other languages
English (en)
Inventor
Tomonori Nishino
友規 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3274840A priority Critical patent/JPH0590452A/ja
Priority to US07/950,658 priority patent/US5233130A/en
Publication of JPH0590452A publication Critical patent/JPH0590452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/124—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed the encapsulations having cavities other than that occupied by chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/43—Gaseous fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置において、樹脂封止に
伴って半導体素子に生じる圧縮応力による記憶保持特性
等の低下、配線膜の断線の虞れをなくす。 【構成】 半導体素子上に応力緩和膜を介して剛性を有
する保護板を、該応力緩和膜との間に上記半導体素子の
集積回路形成領域の少なくとも中央部上方を占有する空
隙が形成されるように接着してなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装
置、特に樹脂封止に伴って半導体素子に生じる圧縮応力
による記憶保持特性等の低下、配線膜の抵抗増大、断線
の虞れをなくした樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】図１０は従来の樹脂封止型半導体装置を
示す断面図である。同図において、ａはリードフレーム
のダイパッド、ｂ、ｂはリード、ｃは該ダイパッドａに
ダイボンディングされた半導体素子、ｄはダイパッドａ
に半導体素子ｃを接着する接着層、ｅ、ｅは半導体素子
ｃの電極とリードｂ、ｂとの間を接続するコネクトワイ
ヤ、ｆは封止樹脂である。
【０００３】
【発明が解決しようとする課題】ところで、樹脂封止型
半導体装置、特に樹脂封止型半導体記憶装置においては
回路素子の微細化、高集積化の要請がきわめて強く、そ
の要請に応えるようにすると樹脂封止の際に樹脂の収縮
によって半導体素子内部に圧縮応力が生じるという問題
がある。
【０００４】というのは、樹脂封止をするときに樹脂は
温度が高く、徐々に樹脂温度が低下しやがて常温となる
が、樹脂とシリコンからなる半導体素子とでは収縮率が
大きく異なり、樹脂の収縮率のほうが大きい。その結
果、樹脂封止に伴って半導体素子に圧縮応力が生じるの
である。そして、この圧縮応力は、半導体素子の結晶性
を劣化させるので回路素子に悪影響を及ぼし逆バイアス
を受ける接合のリーク電流を増大させる。従って、半導
体装置がメモリである場合、メモリの記憶保持特性を劣
化させたり、配線膜を構成する金属を劣化させて抵抗を
増大させたり、断線を生じ易くしたりする要因となる。
【０００５】このようなことは、例えばメモリセル等の
回路素子が比較的大きく、配線膜の厚さが厚く、幅が広
かったときには大きな問題とはならなかったが、メモリ
セル等の回路素子のサイズが小さくなり、配線膜の厚さ
が薄く、幅が狭くなると無視できなくなってくるのであ
る。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、樹脂封止に伴う圧縮応力による記憶
保持等の特性の低下、配線膜の抵抗増大、断線の虞れを
なくすことを目的とする。
【０００７】
【課題を解決するための手段】請求項１の樹脂封止型半
導体装置は、半導体素子上に、応力緩和膜を介して剛性
を有する保護板を、該応力緩和膜との間に上記半導体素
子の集積回路形成領域の上方に位置する空隙が形成され
るように接着してなることを特徴とする。請求項２の樹
脂封止型半導体装置は、請求項１の樹脂封止型半導体装
置において、空隙が複数に分割されてなることを特徴と
する。請求項３の樹脂封止型半導体装置は、請求項１又
は２の樹脂封止型半導体装置において、剛性を有する保
護板の表面に半導体素子表面への光の入射を阻む遮光膜
を形成し、又は、保護板を遮光性材料で形成してなるこ
とを特徴とする。
【０００８】
【実施例】以下、本発明樹脂封止型半導体装置を図示実
施例に従って詳細に説明する。図１乃至図３は本発明樹
脂封止型半導体装置を半導体記憶装置に適用した第１の
実施例を示すもので、図１は断面図、図２は樹脂封止前
の斜視図、図３は半導体素子の平面図である。図面にお
いて、１はリードフレームのダイパッド、２は該ダイパ
ッド１上にダイボンディングされた半導体素子である。
【０００９】３は例えばポリイミドからなり半導体素子
２上に例えば熱可塑性接着剤を介して接着された応力緩
和膜（厚さ約０．１ｍｍ）で、半導体素子２の電極と対
応する部分に電極逃げ孔４、４が形成されている。５は
剛性を有する材料、例えば石英からなる厚さ０．３〜
０．４ｍｍ程度の保護板で、裏面に深さ０．２ｍｍ程度
の凹部（６）を有し、上記応力緩和膜３上に周縁部にて
熱圧着法により接着されている。この石英は半導体素子
を成すシリコンと熱膨張係数が近似している。該保護板
５も半導体素子２の電極と対応する部分に電極逃げ孔
７、７が形成されている。
【００１０】しかして、応力緩和膜３と保護板５との間
に保護板５の凹部による空隙６が形成されることにな
る。８は半導体素子２の電極とリード９との間を接続す
るコネクトワイヤ、９は封止樹脂である。
【００１１】本樹脂封止型半導体装置によれば、半導体
素子２表面に応力緩和膜３が形成され、該応力緩和膜３
に裏面に凹部（６）を有する剛性を有する保護板５が接
着されて応力緩和膜３と保護板５との間に空隙６が設け
られた状態で樹脂封止が為されているので、樹脂封止に
伴って樹脂１０によって半導体素子２に加わる圧縮力が
空隙６及び応力緩和膜３によって緩和される。即ち、空
隙６があるので保護板５は、圧縮力を受けると撓むこと
ができ、それによって圧縮力を吸収できる。また、ポリ
イミド等の応力緩和膜３は弾性を有するので圧縮力を弾
性により吸収できる。尚、石英はシリコンと近似した熱
膨張係数を有するので樹脂封止により半導体素子２が保
護板５によって熱圧縮力を受けることはない。従って、
半導体素子２の表面部の圧縮応力が弱くなり、結晶性の
低下を防止することができ、リーク電流の増大、記憶保
持特性の悪化を防止することができる。また、アルミニ
ウム配線膜の抵抗増大、断線の虞れを防止することがで
きる。
【００１２】尚、図３において、破線で示す６は空隙が
存在することとなる場所を示し、２ａ、２ａ、２ａ、２
ａはメモリセルアレイ領域を示す。本実施例において
は、上から見て各メモリセルアレイ領域２ａ、２ａ、２
ａ、２ａ上方が空隙５によって覆われているような位置
関係にされている。
【００１３】しかしながら、圧縮応力は半導体素子２の
中央部程大きく、周辺に行く程小さくなり、周辺部にお
いては圧縮応力の緩和の必要性が少ない場合が多い。従
って、半導体素子２の中央部上方に空隙６が位置するも
半導体素子２の周辺部上方までに空隙６が及ばないよう
な謂わば空隙６の占有領域の狭い態様でも本発明を実施
することができる。
【００１４】図４乃至図６は本発明樹脂封止型半導体装
置を半導体記憶装置に適用した第２の実施例を示すもの
で、図４は断面図、図５は樹脂封止前の斜視図、図６は
半導体素子の平面図である。本実施例は図１乃至図３に
示す第１の実施例と空隙６が複数に分割されている点で
異なるが、それ以外の点では共通し、共通点については
既に説明済みなので、図１乃至図３において使用したの
と同一符号を付して図示するに留めて説明を省略し、相
違する点についてのみ説明する。
【００１５】６ａ、６ａ、６ａ、６ａは分割空隙で、各
分割空隙６ａ、６ａ、６ａ、６ａが４個のメモリセルア
レイ２ａ、２ａ、２ａ、２ａの上方に位置するようにさ
れている。本樹脂封止型半導体装置においては、各メモ
リセルアレイ２ａ、２ａ、２ａ、２ａ毎にそれに対応し
て分割空隙６ａが一つずつ設けられているので、半導体
素子の記憶容量が大きくなって各メモリセルアレイ２ａ
の面積が広くなっても石英からなる保護板５に割れが生
じないようにすることができる。
【００１６】即ち、半導体素子２が広くなった場合、空
隙６が一つだと必然的に空隙６が広くなり、保護板５に
対して局部的に圧縮力が異常に集中して割れが生じる虞
れが生じてくる。しかしながら、空隙６を複数に分割す
ると圧縮力が分散され保護板５に局部的に加わる圧縮力
が異常に強くなるのを回避できるのである。従って、保
護板５の割れを防止することができる。
【００１７】図７及び図８は本発明樹脂封止型半導体装
置を半導体記憶装置に適用した第３の実施例を示すもの
で、図７は断面図、図８は樹脂封止前における状態を示
す斜視図である。本実施例も第１の実施例と共通性を有
するので第２の実施例の場合と同様に共通する部分の説
明を省略する。
【００１８】本実施例は第１の実施例とは、第１に、例
えばポリイミド樹脂からなる応力緩和膜３の表面に凹部
（６）が形成され、保護板５には凹部が形成されておら
ず、応力緩和膜３と保護板５との間には応力緩和膜３の
凹部による空隙６が形成されている点で異なっている。
しかし、この空隙６によって樹脂封止の際に樹脂により
半導体素子２に加わる圧縮力を吸収でき圧縮応力の緩和
に寄与できる点では同じである。
【００１９】第２に、保護板５の表面に例えば蒸着等に
より例えばクロム等の金属からなる遮光膜１１が形成さ
れている点で異なっている。このように遮光膜１１を設
けるのは、半導体素子２の表面部に外部からの光が入射
して寄生フォトダイオード、寄生フォトトランジスタが
生じ、リーク電流が流れるのを防止するためである。
【００２０】即ち、封止樹脂は遮光性を有するが、樹脂
封止型半導体装置の薄型化に伴って樹脂の厚さが薄くな
ると外部からの光を完全に遮ぎることはできない。従っ
て、外部からの光の一部が半導体素子２の表面部に入射
して寄生フォトダイオード、寄生フォトトランジスタが
生じてしまうことがあるのである。これはリーク電流の
増大要因となり記憶保持特性の低下を招く。そこで、保
護板５表面に遮光膜１１を設けて寄生フォトトランジス
タ、寄生フォトダイオードの発生を防止するのである。
該遮光膜１１はワイヤ８、８、…との短絡が生じないよ
うに短絡の生じる虞れのあるところには形成されていな
い。
【００２１】尚、それ以外の点では第１の実施例と共通
している。また、本実施例においても第２の実施例と同
様に空隙６を複数に分割しても良い。ところで、上記第
１乃至第３の実施例において、ポリイミドからなる応力
緩和膜３及び石英からなる保護板５は次のように組み込
まれる。
【００２２】ポリイミドからなるベースフィルムをフォ
トエッチングにより所定の形状に成形して応力緩和膜３
を形成し、同様にフォトエッチング等により所定の形状
に成して保護板５を形成し、応力緩和膜３と保護板５を
熱圧着法により接着して一体化したうえでワイヤボンデ
ィング前の半導体素子２上に接着する。尤も、ウェハ状
態の段階で応力緩和膜３、保護板５をウェハに接着して
おくようにしても良い。
【００２３】図９は本発明樹脂封止型半導体装置を半導
体記憶装置に適用した第４の実施例を示すものである。
本実施例も第１の実施例と共通する点があるので、第
２、第３の実施例の場合と同様に共通点の説明を省略す
る。本実施例はダイパッド１を保護板５として用いるよ
うにしたものである。即ち、一般にダイパッドは半導体
素子２の裏面と接着されるが、半導体素子２の表面に接
続することも半導体素子２表面との間の絶縁性さえ確保
できれば可能である。そして、応力緩和膜３がポリイミ
ドからなり絶縁性を有するので、該応力緩和膜３の表面
に凹部６を形成しておき（第３の実施例の場合と同
じ）、この応力緩和膜３の周縁部をダイパッド１の裏面
に接着することによりダイパッド１を剛性を有する保護
板（５）としても機能させることができる。そこで、そ
のようにしたのが第４の実施例なのである。
【００２４】このようにすれば、特別に石英製の保護板
を必要としない。しかも、ダイパッド１は金属からなる
ので遮光性を有する。従って、単に保護板（５）として
機能するのみならず遮光膜としても機能し、寄生フォト
ダイオード、寄生フォトトランジスタの発生を防止する
ことができる。
【００２５】
【発明の効果】請求項１の樹脂封止型半導体装置は、半
導体素子上に応力緩和膜を介して剛性を有する保護板
を、該応力緩和膜との間に上記半導体素子の集積回路形
成領域の上方に位置する空隙が形成されるように接着し
てなることを特徴とするものである。従って、請求項１
の樹脂封止型半導体装置によれば、保護板と応力緩和膜
との間の空隙により、更には応力緩和膜により樹脂封止
の際に封止樹脂によって半導体素子に加わる圧縮力を吸
収することができ、延いては半導体素子の表面部の圧縮
応力を小さくできる。依って、内部回路の圧縮応力によ
る特性劣化を防止することができる。
【００２６】請求項２の樹脂封止型半導体装置は、請求
項１の樹脂封止型半導体装置において、空隙が複数に分
割されてなることを特徴とするものである。従って、請
求項２の樹脂封止型半導体装置によれば、保護板に局部
的に加わろうとする集中応力が分散され易くなり、保護
板の割れが生じにくくなる。請求項３の樹脂封止型半導
体装置は、請求項１又は２の樹脂封止型半導体装置にお
いて、剛性を有する保護板の表面に半導体素子表面への
光の入射を阻む遮光膜を形成し、又は、該保護板を遮光
性材料で形成してなることを特徴とするものである。従
って、請求項３の樹脂封止型半導体装置によれば、遮光
膜により外部から半導体素子表面部への光の入射を阻む
ことができ、延いては寄生フォトダイオード、寄生フォ
トトランジスタの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明樹脂封止型半導体装置の第１の実施例の
断面図である。
【図２】本発明樹脂封止型半導体装置の第１の実施例の
樹脂封止前における状態を示す斜視図である。
【図３】本発明樹脂封止型半導体装置の第１の実施例の
半導体素子の平面図である。
【図４】本発明樹脂封止型半導体装置の第２の実施例の
断面図である。
【図５】本発明樹脂封止型半導体装置の第２の実施例の
樹脂封止前における状態を示す斜視図である。
【図６】本発明樹脂封止型半導体装置の第２の実施例の
半導体素子の平面図である。
【図７】本発明樹脂封止型半導体装置の第３の実施例の
断面図である。
【図８】本発明樹脂封止型半導体装置の第３の実施例の
樹脂封止前における状態を示す斜視図である。
【図９】本発明樹脂封止型半導体装置の第４の実施例の
断面図である。
【図１０】従来例を示す断面図である。
【符号の説明】
２ 半導体素子 ３ 応力緩和膜 ５ 保護板 ６ 空隙 ６ａ 分割空隙 １１ 遮光膜 １（５） 保護板

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子上に、応力緩和膜を介して剛
    性を有する保護板を、該応力緩和膜との間に上記半導体
    素子の集積回路形成領域の上方に位置する空隙が形成さ
    れるように接着してなることを特徴とする樹脂封止型半
    導体装置
  2. 【請求項２】 空隙が複数に分割されてなることを特徴
    とする請求項１記載の樹脂封止型半導体装置
  3. 【請求項３】 剛性を有する保護板の表面に半導体素子
    表面への光の入射を阻む遮光膜を形成し、又は、保護板
    を遮光性材料で形成してなることを特徴とする請求項１
    又は２記載の樹脂封止型半導体装置
JP3274840A 1991-09-25 1991-09-25 樹脂封止型半導体装置 Pending JPH0590452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3274840A JPH0590452A (ja) 1991-09-25 1991-09-25 樹脂封止型半導体装置
US07/950,658 US5233130A (en) 1991-09-25 1992-09-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3274840A JPH0590452A (ja) 1991-09-25 1991-09-25 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0590452A true JPH0590452A (ja) 1993-04-09

Family

ID=17547322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3274840A Pending JPH0590452A (ja) 1991-09-25 1991-09-25 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5233130A (ja)
JP (1) JPH0590452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864106A (zh) * 2019-11-28 2021-05-28 英飞凌科技股份有限公司 具有处于压缩应力下的包封剂的封装体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151616A (ja) * 1992-11-14 1994-05-31 Toshiba Corp 半導体集積回路装置及びその製造方法
US5462624A (en) * 1992-12-22 1995-10-31 Vlsi Technology, Inc. Embedded inter-connect frame
US5596172A (en) * 1993-05-07 1997-01-21 Motorola, Inc. Planar encapsulation process
US5627407A (en) * 1995-04-28 1997-05-06 Lucent Technologies Inc. Electronic package with reduced bending stress
US6107690A (en) 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
GB2344934A (en) * 1995-10-24 2000-06-21 Altera Corp Integrated circuit package
JPH11167154A (ja) * 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
JP3180748B2 (ja) * 1997-12-11 2001-06-25 日本電気株式会社 固体撮像装置
JPH11330712A (ja) * 1998-05-13 1999-11-30 Mitsubishi Electric Corp 電子回路パッケージ
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
CN100377346C (zh) * 2004-12-23 2008-03-26 旺宏电子股份有限公司 封装件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167037A (ja) * 1983-03-14 1984-09-20 Oki Electric Ind Co Ltd 半導体装置
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5049976A (en) * 1989-01-10 1991-09-17 National Semiconductor Corporation Stress reduction package and process
US5153385A (en) * 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864106A (zh) * 2019-11-28 2021-05-28 英飞凌科技股份有限公司 具有处于压缩应力下的包封剂的封装体

Also Published As

Publication number Publication date
US5233130A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US4160308A (en) Optically coupled isolator device and method of making same
US4661837A (en) Resin-sealed radiation shield for a semiconductor device
US6919628B2 (en) Stack chip package structure
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JPH0228894B2 (ja)
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
US5233130A (en) Semiconductor device
JP4494745B2 (ja) 半導体装置
US6812581B2 (en) Chip size package with stress relieving internal terminal
US20090026562A1 (en) Package structure for optoelectronic device
JP3882648B2 (ja) 半導体装置およびその製造方法
US7612442B2 (en) Semiconductor device
JP2567870B2 (ja) 半導体記憶装置
JP3213507B2 (ja) 半導体装置
JPH10214933A (ja) 半導体装置とその製造方法
JP2852222B2 (ja) 光半導体集積回路装置
JPH0382059A (ja) 樹脂封止型半導体装置
JP2861417B2 (ja) 樹脂封止型電子部品の製造方法
US5187558A (en) Stress reduction structure for a resin sealed semiconductor device
JPH10107086A (ja) 半導体素子を含む電子回路装置