JPH1056093A - 半導体装置およびその半導体装置を組み込んだ電子装置 - Google Patents

半導体装置およびその半導体装置を組み込んだ電子装置

Info

Publication number
JPH1056093A
JPH1056093A JP8208403A JP20840396A JPH1056093A JP H1056093 A JPH1056093 A JP H1056093A JP 8208403 A JP8208403 A JP 8208403A JP 20840396 A JP20840396 A JP 20840396A JP H1056093 A JPH1056093 A JP H1056093A
Authority
JP
Japan
Prior art keywords
substrate
electrode
electrodes
semiconductor chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8208403A
Other languages
English (en)
Inventor
Arata Kaneshiro
新 金城
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Tsutomu Kakimoto
努 柿本
Yuko Matsumoto
雄行 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8208403A priority Critical patent/JPH1056093A/ja
Publication of JPH1056093A publication Critical patent/JPH1056093A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 外部電極の接続の信頼性の高い半導体装置の
提供。 【解決手段】 配線を有しかつ裏面に複数の外部電極を
有する基板と、前記基板の主面に固定された半導体チッ
プと、前記半導体チップの電極と前記配線を電気的に接
続する接続手段と、前記主面に設けられかつ前記半導体
チップや接続手段等を被う絶縁性樹脂からなる封止体と
を有する半導体装置であって、前記基板に対する外部電
極の接続信頼性の厳しい位置に設けられる外部電極は複
数の外部電極で構成される特定電極で構成されている。
前記半導体チップの４隅部分に対応する基板裏面部分お
よび前記基板の裏面の４隅部分に設けられる外部電極は
特定電極で構成されている。前記外部電極はバンプ電極
となり、前記基板の裏面全域に整列配置されている。前
記特定電極は電源電極およびグランド電極ならびにノン
コンタクト電極である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の半導体装置を組み込んだ電子装置に関し、特にＢＧＡ
（Ball Grid Array)型の半導体装置およびその半導体装
置を組み込んだ電子装置に関する。
【０００２】
【従来の技術】半導体装置（半導体集積回路装置）の一
つとして、基板の裏面に半田ボール等のバンプ電極を整
列配置したＢＧＡ型半導体装置が知られている。
【０００３】ＢＧＡについては、日経ＢＰ社発行「日経
エレクトロニクス」1994年２月14日号、Ｐ59〜Ｐ73に記
載されている。同文献には、配線を有する基板の裏面全
域や周辺部分のみにハンダボールを整列配置したＢＧＡ
について記載されている。また、同文献の写真（Ｐ５９
およびＰ６１の写真）によって目視できるように、基板
の中央部分に配置される複数のハンダボールは同一の特
定電極、たとえばグランド電極になっている。
【０００４】
【発明が解決しようとする課題】ＢＧＡ型半導体装置
（以下単にＢＧＡとも称する）１は、たとえば図１４お
よび図１５に示すように、基板２の主面（上面）中央部
分に半導体チップ３が固定された構造になっている。前
記基板２は、図１５に示すように、たとえば複数枚の絶
縁性板材４を重ねて貼り合わせた構造となり、基板２の
主面および裏面には配線５が設けられている。基板２の
表裏面の配線５は前記各絶縁性板材４を貫通して設けら
れた導体６によって電気的に接続されている。
【０００５】前記基板２の中央には、配線５の形成と同
時に形成されたチップ搭載パッド８が設けられている。
このチップ搭載パッド８うえには接合材１２を介して半
導体チップ３が固定されている。また、前記基板２の主
面に設けられた配線５は一部にワイヤ接続パッド７を形
成している。前記ワイヤ接続パッド７には、前記半導体
チップ３の図示しない電極に一端が接続されたワイヤ１
３の他端が接続されている。
【０００６】また、前記基板２の裏面の配線５は、半田
バンプ電極等からなる外部電極９を形成するための外部
電極形成パッド１０を有する。この外部電極形成パッド
１０には半田バンプ電極が取り付けられて外部電極９が
形成される。前記外部電極は、一般には基板の裏面全域
または中央部分を除いた周辺部分に設けられている。図
１３には、基板２の裏面全域に外部電極９を整列配置し
た例を示す。また、前記半田バンプ電極が形成されない
基板２の裏面は、絶縁性のソルダーレジスト１１で被わ
れている。
【０００７】また、前記基板２の主面側は、トランスフ
ァモールドによって形成された絶縁性樹脂からなる封止
体（パッケージ）１４で被われている。前記封止体１４
は前記半導体チップ３やワイヤ１３を被っている。
【０００８】このようなＢＧＡ型半導体装置１は、実装
基板２０に実装される。実装はＢＧＡ型半導体装置１の
外部電極９を実装基板２０の主面に設けられたランド２
１に溶着させることによって行われる。
【０００９】本発明者は上記のようなＢＧＡ型半導体装
置の実装の信頼性について検討し、下記の事実を知っ
た。
【００１０】熱サイクル試験では、半導体チップの４隅
部分に対応する基板裏面部分に設けられる外部電極９
は、熱応力によって、図１４および図１５に示すように
外部電極９と外部電極形成パッド１０との界面にクラッ
ク２２が発生することがあることが判明した。ＢＧＡ型
半導体装置１を構成する各部の熱膨張係数は、ガラスエ
ポキシ樹脂で形成される基板２が約１４×１０~6／℃、
であり、シリコンで形成される半導体チップ３が約３×
１０~6／℃であり、エポキシ樹脂で形成される封止体１
４が約８．９×１０~6／℃である。
【００１１】ＢＧＡ型半導体装置１を−５５℃の温度雰
囲気に１０分間晒した後、＋１２５℃の雰囲気に１０分
間晒す熱サイクル試験では、熱膨張係数の大きな違いに
よって半導体チップ３の周辺に対応する基板２部分の内
方と外方との間には大きな熱応力が作用する。すなわ
ち、熱膨張係数が約１４×１０~6／℃となる基板２に熱
膨張係数が約３×１０~6／℃となる半導体チップ３が固
定される部分と、熱膨張係数が約１４×１０~6／℃とな
る基板２０が重なる部分では、実装基板２０とチップ３
の伸び率（収縮率）が大きく異なる結果、半導体チップ
３の周辺に対応する基板部分、特に半導体チップ３の最
も距離が長くなる対角線上の４隅の縁に対応する基板部
分では大きな熱応力が作用し、半導体チップ３の４隅の
縁（４隅部分）の内外に亘って延在するように設けられ
た半田からなる外部電極９は、基板２の接続界面に沿っ
てクラック２２が発生する。このクラック２２は、外部
電極９の接続不良を発生し、一箇所の信号用電極の接続
不良は致命的な不良となる。
【００１２】このように基板に対する外部電極の接続信
頼性の厳しい位置（領域）、すなわち、半導体チップの
４隅の縁に対応した基板２の裏面位置に設けられる外部
電極は、従来は電極の種類を考慮せずに配設され、一般
に信号用電極が配設されている。図１３に示すように、
グランド電極（Ｇ）を基板２の中央に配置する例は、前
記文献にも見受けられる。この場合、半導体チップが大
きいこともあり、グランド電極群は、半導体チップ３の
周辺よりも充分内側に位置している。
【００１３】他方、本発明者はパワーサイクル試験にお
いても、基板２，実装基板２０のそれぞれの熱膨張の違
いによって、基板２の周辺部分、特に基板２の裏面の４
隅部分に設けられる外部電極も基板２との接続部分にク
ラックが発生し易いことを知見した。パワーサイクル試
験による評価では、たとえば、ＢＧＡ型半導体装置１を
実装した実装基板２０を０℃に維持した状態でＢＧＡ型
半導体装置１を所定の出力（たとえば２Ｗ）で一定の時
間動作させた後、外部電極９の接続状態を検査した。
【００１４】ＢＧＡ型半導体装置１が固定された実装基
板２０は０℃に維持されるため、伸縮現象が発生せず一
定の状態を保つ。一方、半導体装置１を動作させること
により基板２は温度が上昇し熱膨張が発生し、基板２と
実装基板２０を接続する各外部電極９には熱応力が作用
する。
【００１５】但し、基板２の主面中央部分には熱膨張係
数が約３×１０~6／℃と小さい半導体チップ３が固定さ
れているため、基板２の中央部分の伸びは小さく、半導
体チップ３に対面する領域に設けられる外部電極９には
クラックが発生するような大きな熱応力は発生しない。
【００１６】しかし、半導体チップ３から外れ、熱膨張
係数が約８．９×１０~6／℃と比較的大きな封止体１４
のみに被われる基板２の部分、すなわち基板２の周辺部
分は熱の上昇に伴って大きな伸びを示す。この結果、基
板２の外周部分に位置する外部電極９には大きな熱応力
が作用するようになる。特に基板２の対角線に位置する
基板２の４隅部分に設けられた外部電極９には、最も大
きな熱応力が作用し、外部電極９の基板２の接合部分に
クラックが入ることもある。
【００１７】なお、熱サイクル試験の場合における外部
電極の接続信頼性の厳しい位置（領域）、すなわち半導
体チップの４隅の縁に対応する基板２の裏面部分を熱サ
イクル試験での接続信頼性の厳しい位置と呼称し、パワ
ーサイクル試験の場合における外部電極の接続信頼性の
厳しい位置（領域）、すなわち基板２の裏面４隅部分を
パワーサイクル試験での接続信頼性の厳しい位置と呼称
する。
【００１８】本発明者は、前記のように基板に対する外
部電極の接続信頼性の厳しい位置、換言するならば、半
導体チップの４隅の縁の内外に亘る位置（領域）および
基板の裏面４隅位置（領域）に、グランド電極（Ｇ），
電源電極（Ｖ），ノンコンタクト電極（Ｎ）を配置し、
信号用電極を配置しないことを思い立った。
【００１９】すなわち、前記グランド電極、電源電極は
単一の外部電極ではなく複数の外部電極で構成してもよ
く、複数構造も一般に採用されている。したがって、複
数の外部電極で構成されるグランド電極と電源電極は、
仮に１乃至複数本の外部電極にクラックが発生して使用
に耐えなくなっても、クラックが発生しない外部電極が
１乃至複数本残ればグランド電極と電源電極は機能する
ことになる。
【００２０】また、ＢＧＡ型半導体装置の規格に合わせ
るために設けたノンコンタクト電極は、半導体チップの
電極に接続されないダミー電極であることから、基板２
に固定されていれば良く、電気的な接続状態は悪くても
よい。
【００２１】そこで、外部電極の接続信頼性の厳しい位
置には、複数の外部電極で構成される電源電極およびグ
ランド電極と、電気的接続の信頼性を考慮しなくてもよ
いノンコンタクト電極（以下、電源電極，グランド電
極，ノンコンタクト電極を特定電極と呼称する）のみを
配置し、信号用電極を配置しないことにすることを考え
た。
【００２２】本発明の目的は、外部電極の電気的接続の
信頼性の高い半導体装置を提供することにある。
【００２３】本発明の他の目的は実装基板に対する電気
的接続の信頼性の高い電子装置を提供することにある。
【００２４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２６】（１）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置であって、前記基板に
対する外部電極の接続信頼性の厳しい位置に設けられる
外部電極は複数の外部電極で構成される特定電極で構成
されている。前記外部電極はバンプ電極となり、前記基
板の裏面全域に整列配置されている。前記特定電極は、
基板に対する外部電極の接続信頼性の厳しい位置である
ところの前記半導体チップの４隅部分に対応する基板裏
面部分および前記基板の裏面の４隅部分に設けられてい
る。前記基板に対する外部電極の接続信頼性の厳しい位
置に設けられる外部電極は複数種類の特定電極で構成さ
れている。前記特定電極は電源電極，グランド電極およ
びノンコンタクト電極である。前記半導体チップの４隅
部分に対応する基板裏面部分および前記基板の裏面の４
隅部分を除いた基板部分にグランド電極および電源電極
である外部電極がそれぞれ１つ以上配設されている。
【００２７】（２）前記手段（１）の構成において、前
記外部電極は前記基板裏面の中央部分には設けられずに
周辺部分にのみに整列配置されている。
【００２８】（３）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置であって、前記半導体
チップの４隅部分に対応する基板裏面部分にはバンプ電
極からなる外部電極が配設されていない構造になってい
る。
【００２９】（４）配線を有しかつ裏面に複数のバンプ
電極を有する基板と、前記基板の主面に固定された半導
体チップと、前記半導体チップの電極と前記配線を電気
的に接続する接続手段と、前記主面に設けられかつ前記
半導体チップや接続手段等を被う絶縁性樹脂からなる封
止体とを有するＢＧＡ型半導体装置を、実装基板に前記
バンプ電極を介して固定してなる電子装置であって、前
記半導体チップの４隅部分に対応する基板裏面部分およ
び前記基板の裏面の４隅部分には複数の外部電極で構成
される特定電極のみが配設されている。前記特定電極は
電源電極またはグランド電極もしくはノンコンタクト電
極であり、前記半導体チップの４隅部分に対応する基板
裏面部分および前記基板の裏面の４隅部分には複数種類
の特定電極が配設されている。前記半導体チップの４隅
部分に対応する基板裏面部分および前記基板の裏面の４
隅部分を除いた基板部分にグランド電極および電源電極
である外部電極がそれぞれ１つ以上配設されている。
【００３０】（５）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置を、実装基板に前記バ
ンプ電極を介して固定してなる電子装置であって、前記
半導体チップの４隅部分に対応する基板裏面部分には前
記バンプ電極が配設されていない。
【００３１】前記（１）の手段によれば、基板に対する
外部電極の接続信頼性の厳しい位置（領域）であるとこ
ろの半導体チップの４隅部分に対応する基板裏面部分お
よび基板の裏面の４隅部分には、複数の外部電極で構成
される特定電極である電源電極，グランド電極およびノ
ンコンタクト電極のみが配設されていることから、熱サ
イクル試験，パワーサイクル試験において外部電極に熱
応力が作用しても、外部電極の接続信頼性の厳しい位置
の特定電極のそれぞれ一部の外部電極にクラックが入っ
て損傷を受けても、残りの外部電極は損傷されることは
なく機能するため、ＢＧＡ型半導体装置の機能は失われ
ない。
【００３２】特に、外部電極の接続信頼性の厳しい位置
の外部電極全てにクラックが発生しても、外部電極の接
続信頼性の厳しい位置を除いた基板領域に特定電極であ
るグランド電極および電源電極が配設されている構造で
は、ＢＧＡ型半導体装置として機能する。
【００３３】前記（２）の手段によれば、前記手段
（１）の効果と同様に基板の中央に外部電極を配置しな
いＢＧＡ型半導体装置と同様に熱サイクル試験によって
機能が損なわれることはない。
【００３４】前記（３）の手段によれば、基板に対する
外部電極の接続信頼性の厳しい位置（領域）であるとこ
ろの半導体チップの４隅部分に対応する基板裏面部分に
は、外部電極が配設されていない構造になっていること
から、熱サイクル試験において熱応力が半導体チップの
４隅部分に対応する基板裏面部分に作用しても、外部電
極が存在しないため、外部電極の損傷が発生しなくな
り、ＢＧＡ型半導体装置の機能は失われない。
【００３５】前記（４）の手段によれば、ＢＧＡ型半導
体装置において、基板に対する外部電極の接続信頼性の
厳しい位置（領域）であるところの半導体チップの４隅
部分に対応する基板裏面部分および基板の裏面の４隅部
分には、複数の外部電極で構成される特定電極である電
源電極，グランド電極およびノンコンタクト電極のみが
配設されていることから、熱サイクル試験，パワーサイ
クル試験，動作状態等において外部電極に熱応力が作用
しても、外部電極の接続信頼性の厳しい位置の特定電極
のそれぞれ一部の外部電極にクラックが入って損傷を受
けても、残りの外部電極は損傷されることはなく機能す
るため、ＢＧＡ型半導体装置の機能は失われないことか
ら、電子装置は支障なく機能する。
【００３６】特に、外部電極の接続信頼性の厳しい位置
の外部電極全てにクラックが発生しても、外部電極の接
続信頼性の厳しい位置を除いた基板領域に特定電極であ
るグランド電極および電源電極が配設されている構造で
は、ＢＧＡ型半導体装置は機能し、電子装置は支障なく
機能する。
【００３７】前記（５）の手段によれば、ＢＧＡ型半導
体装置において、基板に対する外部電極の接続信頼性の
厳しい位置（領域）であるところの半導体チップの４隅
部分に対応する基板裏面部分には、外部電極が配設され
ていない構造になっていることから、熱サイクル試験，
パワーサイクル試験，動作状態等において熱応力が半導
体チップの４隅部分に対応する基板裏面部分に作用して
も、外部電極が存在しないため、外部電極の損傷が発生
しなくなり、電子装置の機能は失われない。
【００３８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３９】（実施形態１）図１乃至図４は本発明の実
施形態１の半導体装置に係わる図であり、図１は半導体
装置の底面図、図２は半導体装置の概略断面図、図３は
本実施形態１の半導体装置を組み込んだ電子装置を示す
概略断面図、図４は電子装置の実装状態を示す一部拡大
断面図である。
【００４０】本実施形態１のＢＧＡ型半導体装置１は、
図１および図２に示すように、外観的には配線を有する
基板２の裏面全域に半田バンプ電極からなる外部電極９
を整列配置した構造（アレイ構造）になるとともに、基
板２の主面側を被うように封止体（パッケージ）１４を
形成した構造になっている。前記封止体１４はトランス
ファモールドによって形成され偏平体となっている。
【００４１】また、前記基板２の主面（上面）中央部分
に半導体チップ３が固定されている。基板２は、図４に
示すように、たとえば複数枚の絶縁性板材４を重ねて貼
り合わせた構造となり、基板２の主面および裏面には配
線５が設けられている。また、基板１の表裏面の配線５
を電気的に接続するように前記各絶縁性板材４には貫通
するビアホールが設けられ、かつこのビアホールには導
体６が充填あるいはメッキされている。
【００４２】前記基板２の主面に設けられた配線５は一
部にワイヤ接続パッド７を形成する。また、基板２の中
央には、前記半導体チップ３を固定するためのチップ搭
載パッド８が設けられている。このチップ搭載パッド８
は前記配線の形成と同時に形成されたメタライズ層であ
る。また、基板２の裏面の配線５は、半田バンプ電極等
からなる外部電極９を形成するための外部電極形成パッ
ド１０を有する。この外部電極形成パッド１０には半田
バンプ電極が取り付けられて外部電極９が形成される。
【００４３】本実施形態１では、図１にも示すように、
基板２の裏面全域に外部電極９を整列配置した構造（全
面アレイ構造）となっている。また、前記半田バンプ電
極が形成されない基板２の裏面は絶縁性のソルダーレジ
スト１１で被われている。
【００４４】一方、前記基板２の主面のチップ搭載パッ
ド８上には接合材１２を介して半導体チップ３が固定さ
れている。前記半導体チップ３の図示しない電極と、前
記基板２の主面に設けられた配線５のワイヤ接続パッド
７は、導電性のワイヤ１３で電気的に接続されている。
また、前記基板２の主面側は、トランスファモールドに
よって形成された絶縁性樹脂からなる封止体（パッケー
ジ）１４で被われている。前記封止体１４は前記半導体
チップ３やワイヤ１３を被う。なお、図２および図３は
一部を省略した概略図である。
【００４５】他方、これが本発明の特徴の一つである
が、基板２の裏面に設けられる外部電極９は、図１乃至
図４に示すように、外部電極９の配設位置によって電極
の種類を変えている。すなわち電極は、電源電極
（Ｖ），グランド電極（Ｇ），入出力用の信号用電極，
さらには半導体チップの電極に接続されないノンコンタ
クト電極（Ｎ：ダミー電極）からなっている。
【００４６】本実施形態１では、図１において二点鎖線
で囲まれるように、基板２に対する外部電極９の接続信
頼性の厳しい位置３０には、特定電極のみが設けられて
いる。具体的には、熱サイクル試験での接続信頼性の厳
しい位置（領域）、すなわち半導体チップの４隅の縁に
対応する基板２の裏面部分と、パワーサイクル試験での
接続信頼性の厳しい位置（領域）、すなわち基板２の裏
面の４隅部分には、特定電極として、２個の電源電極
（Ｖ），３個のグランド電極（Ｇ），３個のノンコンタ
クト電極（Ｎ）が配設されている。実際には、各電極の
数は、その大きさやピッチによってそれぞれ選択すれば
よい（以下の各実施形態でも同様）。
【００４７】特に外部電極の接続信頼性の最も厳しい位
置（領域）、すなわち半田バンプ電極からなる外部電極
９にクラックが入り易い半導体チップの４隅の縁に対応
する基板２の裏面位置には、ダミー電極となるノンコン
タクト電極（Ｎ）が配設されている。ノンコンタクト電
極（Ｎ）はクラックが入っても、外部電極形成パッド１
０に固定されていればＢＧＡ型半導体装置１の実装に支
障を来さない。
【００４８】４か所の接続信頼性の厳しい位置３０に
は、信号用電極が設けられず、それぞれ複数個の特定電
極が配設されていることから、熱サイクル試験で外部電
極９の外部電極形成パッド１０との界面にクラックが発
生するようなことがあっても、各特定電極の全てが損傷
受けることは殆どなく、ＢＧＡ型半導体装置１として機
能する。
【００４９】特に本実施形態１では、接続信頼性の厳し
い位置３０を除く領域に電源電極（Ｖ）とグランド電極
（Ｇ）を配置していることから、この部分の電源電極
（Ｖ）およびグランド電極（Ｇ）にはクラックが入ら
ず、ＢＧＡ型半導体装置１としての機能を失うことはな
い。
【００５０】図３および図４は本実施形態１のＢＧＡ型
半導体装置１を実装基板２０のランド２１に外部電極９
を介して実装した構造、すなわち電子装置の一部を示す
ものであるが、接続信頼性の厳しい位置３０にそれぞれ
特定電極として、２個の電源電極（Ｖ），３個のグラン
ド電極（Ｇ），３個のノンコンタクト電極（Ｎ）が配置
された構造になっていることから、熱サイクル試験，パ
ワーサイクル試験，動作状態において熱応力が加わって
も、各接続信頼性の厳しい位置３０内での各特定電極が
それぞれ全て接続不良を起こすようなことは殆どなく、
いずれの特定電極もその幾つかは電気的損傷を受けるこ
とが殆どないことから、電子装置の動作に支障を来さな
くなる。特に、本実施形態１の電子装置では、接続信頼
性の厳しい位置３０を除く基板２部分に電源電極（Ｖ）
およびグランド電極（Ｇ）を配置していることから、仮
に４箇所の接続信頼性の厳しい位置３０の各特定電極が
全てクラック発生によって接続不良を起こすことがあっ
ても、電子装置の動作不良を発生するようなことはな
い。
【００５１】本実施形態１は熱サイクル試験およびパワ
ーサイクル試験の両方を合格する製品（ＢＧＡ型半導体
装置および電子装置）である。
【００５２】（実施形態２）ＢＧＡ型半導体装置１はユ
ーザーの要請によって熱サイクル試験を合格する製品で
あればよい場合、またはパワーサイクル試験を合格する
製品であればよい場合がある。パッケージの構造により
熱サイクル試験の対策を優先する場合と、温度サイクル
試験の対策を優先する場合がある。
【００５３】本実施形態２は熱サイクル試験の対策を優
先する必要のある製品に適用した例について説明する。
図５は本発明の実施形態２である半導体装置の底面図で
ある。本実施形態２のＢＧＡ型半導体装置１は、図５に
示すように、二点鎖線で囲まれる熱サイクル試験での接
続信頼性の厳しい位置３１、すなわち半導体チップ３の
４隅の縁に対応する基板２の裏面位置に、信号用電極を
設けることなくノンコンタクト電極（Ｎ）を配置した構
造になっている。
【００５４】したがって、熱サイクル試験での接続信頼
性の厳しい位置３１に配設されるノンコンタクト電極
（Ｎ）の接続信頼性が、熱サイクル試験時の熱応力によ
って損なわれても、ノンコンタクト電極（Ｎ）は電気的
に使用されることのないダミー電極であることから、Ｂ
ＧＡ型半導体装置１に何ら支障を来さないとともに、こ
のＢＧＡ型半導体装置１を組み込んだ電子装置も支障を
来さない。
【００５５】（実施形態３）図６は本実施形態２の変形
例を示すＢＧＡ型半導体装置１の底面図である。同図に
示すように、基板２の裏面に設けられる外部電極９にお
いて、熱サイクル試験での接続信頼性の厳しい位置３
１、すなわち半導体チップ３の４隅の縁に対応する基板
２の裏面位置には、全て電源電極（Ｖ）を配設したもの
である。また、熱サイクル試験での接続信頼性の厳しい
位置３１を除く基板２の部分にも電源電極（Ｖ）を設け
てなるものである。
【００５６】本実施形態３のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個の電源電極（Ｖ）が配設されてい
る。したがって、幾つかの電源電極（Ｖ）にクラックが
入って電気的接続が損なわれても、幾つかの電源電極
（Ｖ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。
【００５７】また、本実施形態３では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にも電源電
極（Ｖ）を配置していることから、この部分の電源電極
（Ｖ）は熱サイクル試験時の熱応力によってもクラック
が入ることがなく、ＢＧＡ型半導体装置１としての機能
を失うことはない。
【００５８】また、本実施形態３のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって特定電極の一部の外部電極９の電気的接続が損
なわれても、特定電極の残りの外部電極９が損傷されな
いことから、特定電極や信号用電極の電気的接続が損な
われることはない。
【００５９】（実施形態４）図７は本実施形態２の変形
例を示すＢＧＡ型半導体装置１の底面図である。同図に
示すように、基板２の裏面に設けられる外部電極９にお
いて、熱サイクル試験での接続信頼性の厳しい位置３
１、すなわち半導体チップ３の４隅の縁に対応する基板
２の裏面位置には、全てグランド電極（Ｇ）を配設した
ものである。また、熱サイクル試験での接続信頼性の厳
しい位置３１を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。
【００６０】本実施形態４のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個のグランド電極（Ｇ）が配設されて
いる。したがって、熱サイクル試験時の熱応力によって
幾つかのグランド電極（Ｇ）にクラックが入って電気的
接続が損なわれても、残りのグランド電極（Ｇ）はクラ
ックが入らず、ＢＧＡ型半導体装置１の動作不良が発生
しなくなる。
【００６１】また、本実施形態４では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にもグラン
ド電極（Ｇ）を配置していることから、この部分のグラ
ンド電極（Ｇ）は、熱サイクル試験時の熱応力によって
もクラックが入ることがなく、ＢＧＡ型半導体装置１と
しての機能を失うことはない。
【００６２】また、本実施形態４のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって仮に特定電極を構成する一部の外部電極９の電
気的接続が損なわれても、特定電極を構成する残りの外
部電極９は損傷しないことから、特定電極や信号用電極
の電気的接続が損なわれることはない。
【００６３】（実施形態５）本実施形態５は中央部分に
外部電極９を配設しない周辺アレイ構造のＢＧＡ型半導
体装置１に本発明を適用した例を示すものである。ま
た、本実施形態５は熱サイクル試験を合格する必要のあ
る製品に適用した例について説明する。図８は本発明の
実施形態５である半導体装置の底面図である。
【００６４】図８に示すように、基板２の裏面周辺に設
けられる外部電極９において、熱サイクル試験での接続
信頼性の厳しい位置３１、すなわち半導体チップ３の４
隅の縁に対応する基板２の裏面位置には、全てグランド
電極（Ｇ）を配設したものである。また、熱サイクル試
験での接続信頼性の厳しい位置３１を除く基板２の部分
にもグランド電極（Ｇ）を設けてなるものである。
【００６５】本実施形態５のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個のグランド電極（Ｇ）が配設されて
いる。したがって、熱サイクル試験時の熱応力によって
幾つかのグランド電極（Ｇ）にクラックが入って電気的
接続が損なわれても、残りのグランド電極（Ｇ）はクラ
ックが入らず、特定電極としてのグランド電極（Ｇ）は
ＢＧＡ型半導体装置１として損傷された状態とはならな
いことから、ＢＧＡ型半導体装置１の動作不良が発生し
なくなる。
【００６６】また、本実施形態５では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にもグラン
ド電極（Ｇ）を配置していることから、この部分のグラ
ンド電極（Ｇ）は熱サイクル試験時の熱応力によっても
クラックが入ることがなく、ＢＧＡ型半導体装置１とし
ての機能を失うことはない。
【００６７】また、本実施形態５のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって特定電極の一部の外部電極９の電気的接続が損
なわれても、特定電極の残りの外部電極９は損傷されな
いことから、特定電極や信号用電極の電気的接続が損な
われることはない。
【００６８】（実施形態６）本実施形態６は熱サイクル
試験を合格する必要のある製品に適用した例について説
明する。図９は本発明の実施形態６である半導体装置の
底面図、図１０は本実施形態６の半導体装置を組み込ん
だ電子装置を示す概略断面図である。
【００６９】本実施形態６のＢＧＡ型半導体装置１は、
図９に示すように、基板２の裏面における熱サイクル試
験での接続信頼性の厳しい位置３１には、外部電極を配
設しない構造になっている。
【００７０】本実施形態６のＢＧＡ型半導体装置１を組
み込んだ電子装置は、図１０に示すように、熱サイクル
試験での接続信頼性の厳しい位置３１では、実装基板２
０の実装面に設けられるランド２１と外部電極９との接
続はない。したがって、本実施形態６では、前記熱サイ
クル試験での接続信頼性の厳しい位置３１に対応する実
装基板２０部分にはランド２１が設けられていない。
【００７１】本実施形態６のＢＧＡ型半導体装置１は、
熱サイクル試験での接続信頼性の厳しい位置３１である
ところの半導体チップの４隅部分に対応する基板裏面部
分には、外部電極９が配設されていない構造になってい
ることから、熱サイクル試験において熱応力が半導体チ
ップの４隅部分に対応する基板裏面部分に作用しても、
外部電極が存在しないため、外部電極の損傷が発生しな
くなり、ＢＧＡ型半導体装置の機能は失われなくなる。
したがって、ＢＧＡ型半導体装置１を組み込んだ電子装
置における外部電極９の接続の信頼性も高くなる。
【００７２】（実施形態７）本実施形態７はパワーサイ
クル試験を合格する必要のある製品に適用した例につい
て説明する。また、本実施形態７は基板２の裏面全域に
基板２を配設した全面アレイ構造のＢＧＡ型半導体装置
１に本発明を適用した例を示すものである。図１１は本
発明の実施形態７である半導体装置の底面図である。
【００７３】本実施形態７のＢＧＡ型半導体装置１は、
図１１に示すように、二点鎖線で囲まれるパワーサイク
ル試験での接続信頼性の厳しい位置３２、すなわち基板
２の裏面の４隅部分に、信号用電極を設けることなくグ
ランド電極（Ｇ）を配置した構造になっている。
【００７４】また、パワーサイクル試験での接続信頼性
の厳しい位置３２を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。
【００７５】本実施形態７のＢＧＡ型半導体装置１にお
いては、パワーサイクル試験での接続信頼性の厳しい位
置３２に、それぞれ３個のグランド電極（Ｇ）が配設さ
れている。したがって、パワーサイクル試験時の熱応力
によって幾つかのグランド電極（Ｇ）にクラックが入っ
て電気的接続が損なわれても、残りのグランド電極
（Ｇ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。
【００７６】また、本実施形態７では、パワーサイクル
試験での接続信頼性の厳しい位置３２を除く領域にもグ
ランド電極（Ｇ）を配置していることから、この部分の
グランド電極（Ｇ）はパワーサイクル試験時クラックが
入ることがなく、ＢＧＡ型半導体装置１としての機能を
失うことはない。
【００７７】また、本実施形態７のＢＧＡ型半導体装置
１を組み込んだ電子装置も熱応力によって一部の外部電
極９の電気的接続が損なわれても、特定電極や信号用電
極の電気的接続が損なわれることはない。
【００７８】（実施形態８）本実施形態８はパワーサイ
クル試験を合格する必要のある製品に適用した例につい
て説明する。また、本実施形態８は中央部分に外部電極
９を配設しない周辺アレイ構造のＢＧＡ型半導体装置１
に本発明を適用した例を示すものである。図１２は本発
明の実施形態８である半導体装置の底面図である。
【００７９】本実施形態８のＢＧＡ型半導体装置１は、
図１２に示すように、二点鎖線で囲まれるパワーサイク
ル試験での接続信頼性の厳しい位置３２、すなわち基板
２の裏面の４隅部分に、信号用電極を設けることなくグ
ランド電極（Ｇ）を配置した構造になっている。
【００８０】また、パワーサイクル試験での接続信頼性
の厳しい位置３２を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。
【００８１】本実施形態７のＢＧＡ型半導体装置１にお
いては、パワーサイクル試験での接続信頼性の厳しい位
置３２に、それぞれ３個のグランド電極（Ｇ）が配設さ
れている。したがって、パワーサイクル試験時の熱応力
によって幾つかのグランド電極（Ｇ）にクラックが入っ
て電気的接続が損なわれても、残りのグランド電極
（Ｇ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。
【００８２】また、本実施形態８では、パワーサイクル
試験での接続信頼性の厳しい位置３２を除く領域にもグ
ランド電極（Ｇ）を配置していることから、この部分の
グランド電極（Ｇ）はパワーサイクル試験時クラックが
入ることがなく、ＢＧＡ型半導体装置１としての機能を
失うことはない。
【００８３】また、本実施形態８のＢＧＡ型半導体装置
１を組み込んだ電子装置も熱応力によって一部の外部電
極９の電気的接続が損なわれても、特定電極や信号用電
極の電気的接続が損なわれることはない。
【００８４】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、前記各実施形態では、安全を考えて、熱サイクル試
験での接続信頼性の厳しい位置３１やパワーサイクル試
験での接続信頼性の厳しい位置３２に設けた特定電極、
すなわち電源電極（Ｖ）やグランド電極（Ｇ）を、熱サ
イクル試験での接続信頼性の厳しい位置３１やパワーサ
イクル試験での接続信頼性の厳しい位置３２を除く基板
２の部分に設けているが、熱サイクル試験での接続信頼
性の厳しい位置３１やパワーサイクル試験での接続信頼
性の厳しい位置３２が４箇所にそれぞれ存在すること
と、各熱サイクル試験での接続信頼性の厳しい位置３１
やパワーサイクル試験での接続信頼性の厳しい位置３２
には特定電極が複数設けられることから、これら熱サイ
クル試験での接続信頼性の厳しい位置３１やパワーサイ
クル試験での接続信頼性の厳しい位置３２に設けられた
各特定電極が、熱サイクル試験やパワーサイクル試験で
全て電気的損傷を受けることはない。
【００８５】また、外部電極９は、たとえば０．７５ｍ
ｍ直径で、電極ピッチは１．２７ｍｍと狭く、熱サイク
ル試験での接続信頼性の厳しい位置３１やパワーサイク
ル試験での接続信頼性の厳しい位置３２にはさらに多数
の外部電極９を配設することができることもあり、熱サ
イクル試験での接続信頼性の厳しい位置３１やパワーサ
イクル試験での接続信頼性の厳しい位置３２のグランド
電極や電源電極の完全なる損傷は起き難い。したがっ
て、熱サイクル試験での接続信頼性の厳しい位置３１や
パワーサイクル試験での接続信頼性の厳しい位置３２に
多数の電源電極やグランド電極を配置できる場合には、
熱サイクル試験での接続信頼性の厳しい位置３１やパワ
ーサイクル試験での接続信頼性の厳しい位置３２を除く
基板２の部分に特定電極としての電源電極，グランド電
極を配置する必要はない。
【００８６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
型半導体装置の製造技術に適用した場合について説明し
たが、それに限定されるものではない。
【００８７】本発明は少なくとも平坦な基板の主面の一
部に半導体チップを有し、裏面に外部電極を半田等のソ
ルダーを介して整列配設した半導体装置およびその半導
体装置を組み込んだ電子装置には適用できる。
【００８８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００８９】（１）基板に対する外部電極の接続信頼性
の厳しい位置であるところの半導体チップの４隅部分に
対応する基板裏面部分および基板の裏面の４隅部分に
は、複数の外部電極で構成される特定電極である電源電
極，グランド電極およびノンコンタクト電極のみが配設
されていることから、熱サイクル試験，パワーサイクル
試験等において外部電極に熱応力が作用しても、外部電
極の接続信頼性の厳しい位置の特定電極のそれぞれ一部
の外部電極にクラックが入って損傷を受けても、残りの
特定電極を構成する外部電極は損傷されることはなく機
能するため、ＢＧＡ型半導体装置の外部電極の電気的接
続の信頼性が高くなる。したがって、ＢＧＡ型半導体装
置を組み込んだ電子装置も、熱サイクル試験，パワーサ
イクル試験等において外部電極の接続の信頼性が低下せ
ず、支障なく機能する。
【００９０】（２）基板に対する外部電極の接続信頼性
の厳しい位置であるところの半導体チップの４隅部分に
対応する基板裏面部分には、外部電極が配設されていな
い構造になっていることから、熱サイクル試験等におい
て熱応力が半導体チップの４隅部分に対応する基板裏面
部分に作用しても、外部電極が存在しないため、外部電
極の損傷が発生しなくなり、ＢＧＡ型半導体装置の機能
は失われない。したがって、ＢＧＡ型半導体装置を組み
込んだ電子装置も、熱サイクル試験等において外部電極
の接続の信頼性が低下せず、支障なく機能する。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の底面図
である。
【図２】本実施形態１の半導体装置の概略断面図であ
る。
【図３】本実施形態１の半導体装置を組み込んだ電子装
置を示す概略断面図である。
【図４】本実施形態１の半導体装置の実装状態を示す一
部拡大断面図である。
【図５】本発明の実施形態２である半導体装置の底面図
である。
【図６】本発明の実施形態３である半導体装置の底面図
である。
【図７】本発明の実施形態４である半導体装置の底面図
である。
【図８】本発明の実施形態５である半導体装置の底面図
である。
【図９】本発明の実施形態６である半導体装置の底面図
である。
【図１０】本実施形態６の半導体装置を組み込んだ電子
装置を示す概略断面図である。
【図１１】本発明の実施形態７である半導体装置の底面
図である。
【図１２】本発明の実施形態８である半導体装置の底面
図である。
【図１３】従来の半導体装置の底面図である。
【図１４】従来の半導体装置を組み込んだ電子装置の一
部を示す概略断面図である。
【図１５】従来の電子装置の一部を示す拡大断面図であ
る。
【符号の説明】
１…ＢＧＡ型半導体装置、２…基板、３…半導体チッ
プ、４…絶縁性板材、５…配線、６…導体、７…ワイヤ
接続パッド、８…チップ搭載パッド、９…外部電極、１
０…外部電極形成パッド、１１…ソルダーレジスト、１
２…接合材、１３…ワイヤ、１４…封止体（パッケー
ジ）、２０…実装基板、２１…ランド、２２…クラッ
ク、３０…接続信頼性の厳しい位置、３１…熱サイクル
試験での接続信頼性の厳しい位置、３２…パワーサイク
ル試験での接続信頼性の厳しい位置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿本 努 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 松本 雄行 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 配線を有しかつ裏面に複数の外部電極を
    有する基板と、前記基板の主面に固定された半導体チッ
    プと、前記半導体チップの電極と前記配線を電気的に接
    続する接続手段と、前記主面に設けられかつ前記半導体
    チップや接続手段等を被う絶縁性樹脂からなる封止体と
    を有する半導体装置であって、前記基板に対する外部電
    極の接続信頼性の厳しい位置に設けられる外部電極は複
    数の外部電極で構成される特定電極で構成されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップの４隅部分に対応する
    基板裏面部分および／または前記基板の裏面の４隅部分
    に設けられる外部電極は特定電極で構成されていること
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記外部電極はバンプ電極となり、前記
    基板の裏面全域に整列配置されていることを特徴とする
    請求項１または請求項２に記載の半導体装置。
  4. 【請求項４】 前記外部電極はバンプ電極となり、前記
    基板裏面の中央部分には設けられずに周辺部分にのみに
    整列配置されていることを特徴とする請求項１または請
    求項２に記載の半導体装置。
  5. 【請求項５】 前記特定電極は電源電極またはグランド
    電極もしくはノンコンタクト電極であり、前記半導体チ
    ップの４隅部分に対応する基板裏面部分および／または
    前記基板の裏面の４隅部分に配設される外部電極は前記
    一種類の特定電極または複数種類の特定電極で構成され
    ていることを特徴とする請求項１乃至請求項４のいずれ
    か１項に記載の半導体装置。
  6. 【請求項６】 前記半導体チップの４隅部分に対応する
    基板裏面部分および／または前記基板の裏面の４隅部分
    を除いた基板部分にグランド電極および電源電極である
    外部電極がそれぞれ１つ以上配設されていることを特徴
    とする請求項１乃至請求項５のいずれか１項に記載の半
    導体装置。
  7. 【請求項７】 配線を有しかつ裏面に複数の外部電極を
    有する基板と、前記基板の主面に固定された半導体チッ
    プと、前記半導体チップの電極と前記配線を電気的に接
    続する接続手段と、前記主面に設けられかつ前記半導体
    チップや接続手段等を被う絶縁性樹脂からなる封止体と
    を有する半導体装置であって、前記半導体チップの４隅
    部分に対応する基板裏面部分には外部電極が配設されて
    いないことを特徴とする半導体装置。
  8. 【請求項８】 配線を有しかつ裏面に複数のバンプ電極
    を有する基板と、前記基板の主面に固定された半導体チ
    ップと、前記半導体チップの電極と前記配線を電気的に
    接続する接続手段と、前記主面に設けられかつ前記半導
    体チップや接続手段等を被う絶縁性樹脂からなる封止体
    とを有する半導体装置を、実装基板に前記バンプ電極を
    介して固定してなる電子装置であって、前記半導体チッ
    プの４隅部分に対応する基板裏面部分および／または前
    記基板の裏面の４隅部分には複数のバンプ電極で構成さ
    れる特定電極のみが配設されていることを特徴とする電
    子装置。
  9. 【請求項９】 前記特定電極は電源電極またはグランド
    電極もしくはノンコンタクト電極であり、前記半導体チ
    ップの４隅部分に対応する基板裏面部分および／または
    前記基板の裏面の４隅部分に配設される外部電極は前記
    一種類の特定電極または複数種類の特定電極であること
    を特徴とする請求項８に記載の電子装置。
  10. 【請求項１０】 前記半導体チップの４隅部分に対応す
    る基板裏面部分および／または前記基板の裏面の４隅部
    分を除いた基板部分にグランド電極および電源電極であ
    る外部電極がそれぞれ１つ以上配設されていることを特
    徴とする請求項８または請求項９に記載の電子装置。
  11. 【請求項１１】 配線を有しかつ裏面に複数の外部電極
    を有する基板と、前記基板の主面に固定された半導体チ
    ップと、前記半導体チップの電極と前記配線を電気的に
    接続する接続手段と、前記主面に設けられかつ前記半導
    体チップや接続手段等を被う絶縁性樹脂からなる封止体
    とを有する半導体装置を、実装基板に前記バンプ電極を
    介して固定してなる電子装置であって、前記半導体チッ
    プの４隅部分に対応する基板裏面部分には前記バンプ電
    極が配設されていないことを特徴とする電子装置。
JP8208403A 1996-08-07 1996-08-07 半導体装置およびその半導体装置を組み込んだ電子装置 Pending JPH1056093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8208403A JPH1056093A (ja) 1996-08-07 1996-08-07 半導体装置およびその半導体装置を組み込んだ電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8208403A JPH1056093A (ja) 1996-08-07 1996-08-07 半導体装置およびその半導体装置を組み込んだ電子装置

Publications (1)

Publication Number Publication Date
JPH1056093A true JPH1056093A (ja) 1998-02-24

Family

ID=16555678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8208403A Pending JPH1056093A (ja) 1996-08-07 1996-08-07 半導体装置およびその半導体装置を組み込んだ電子装置

Country Status (1)

Country Link
JP (1) JPH1056093A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
JP2004335450A (ja) * 2003-04-16 2004-11-25 Jsr Corp 異方導電性コネクターおよび回路装置の電気的検査装置
WO2005013359A1 (ja) * 2003-07-31 2005-02-10 Matsushita Electric Industrial Co., Ltd. 半導体装置
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2007305763A (ja) * 2006-05-11 2007-11-22 Nec Electronics Corp 半導体装置
JP2007317754A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
CN101615649A (zh) * 2008-06-27 2009-12-30 斯坦雷电气株式会社 光半导体装置
JP2010251519A (ja) * 2009-04-15 2010-11-04 Denso Corp 電子装置
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP2011135112A (ja) * 2000-10-30 2011-07-07 Nec Corp 半導体装置の接続構造
JP2012122973A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
JP2012122971A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
JP2012122972A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2011135112A (ja) * 2000-10-30 2011-07-07 Nec Corp 半導体装置の接続構造
US6730860B2 (en) 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
JP2004335450A (ja) * 2003-04-16 2004-11-25 Jsr Corp 異方導電性コネクターおよび回路装置の電気的検査装置
WO2005013359A1 (ja) * 2003-07-31 2005-02-10 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2007305763A (ja) * 2006-05-11 2007-11-22 Nec Electronics Corp 半導体装置
JP2007317754A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
US8525333B2 (en) 2008-03-17 2013-09-03 Renesas Electronics Corporation Electronic device and manufacturing method therefor
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
CN101615649A (zh) * 2008-06-27 2009-12-30 斯坦雷电气株式会社 光半导体装置
JP2010251519A (ja) * 2009-04-15 2010-11-04 Denso Corp 電子装置
US8395404B2 (en) 2009-04-15 2013-03-12 Denso Corporation Electronic device including electronic part and wiring substrate
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP2012122973A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
JP2012122971A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
JP2012122972A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US6448639B1 (en) Substrate having specific pad distribution
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
US5184208A (en) Semiconductor device
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
US5742101A (en) Semiconductor device
US6911683B2 (en) Semiconductor integrated circuit device
JP2958136B2 (ja) 半導体集積回路装置、その製造方法および実装構造
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
US7180185B2 (en) Semiconductor device with connections for bump electrodes
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
US11694950B2 (en) Semiconductor package
US20020063331A1 (en) Film carrier semiconductor device
JPS5988864A (ja) 半導体装置の製造方法
JPS6220707B2 (ja)
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JP2001094228A (ja) 半導体装置の実装構造
JP3090115B2 (ja) 半導体装置およびその製造方法
JPH0744243B2 (ja) 半導体集積回路モジユ−ル
JP3372169B2 (ja) 半導体パッケージ
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130