JPH0590465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590465A JPH0590465A JP3276534A JP27653491A JPH0590465A JP H0590465 A JPH0590465 A JP H0590465A JP 3276534 A JP3276534 A JP 3276534A JP 27653491 A JP27653491 A JP 27653491A JP H0590465 A JPH0590465 A JP H0590465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- lead
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面のＰｄ層の剥離を防止し、しかも、半導
体装置の必須条件である電気伝導性、低接触性、ボンデ
ィング性、半田ぬれ性をも満たし長期信頼性を維持でき
る高品質な半導体装置を提供する。 【構成】 所要の形状加工が行われた素子搭載部２４、
インナーリード２５及びアウターリード２６を備えるリ
ードフレームと、前記素子搭載部２４に搭載された半導
体素子２７と、該半導体素子２７とインナーリード２５
を連結するワイヤ２９と、前記半導体素子２７、前記ワ
イヤ２９及び前記インナーリード２５を含むリードフレ
ームの所定領域を被覆封止する電気絶縁性樹脂３０とを
有する半導体装置２３において、前記リードフレームに
は最上層にＰｄ層３５が中間部にＳｎ−Ｎｉ層３３が設
けられ、しかも該Ｐｄ層３５とＳｎ−Ｎｉ層３３の中間
にはＣｕの極薄層３４が形成された多層めっきが施され
ている。
体装置の必須条件である電気伝導性、低接触性、ボンデ
ィング性、半田ぬれ性をも満たし長期信頼性を維持でき
る高品質な半導体装置を提供する。 【構成】 所要の形状加工が行われた素子搭載部２４、
インナーリード２５及びアウターリード２６を備えるリ
ードフレームと、前記素子搭載部２４に搭載された半導
体素子２７と、該半導体素子２７とインナーリード２５
を連結するワイヤ２９と、前記半導体素子２７、前記ワ
イヤ２９及び前記インナーリード２５を含むリードフレ
ームの所定領域を被覆封止する電気絶縁性樹脂３０とを
有する半導体装置２３において、前記リードフレームに
は最上層にＰｄ層３５が中間部にＳｎ−Ｎｉ層３３が設
けられ、しかも該Ｐｄ層３５とＳｎ−Ｎｉ層３３の中間
にはＣｕの極薄層３４が形成された多層めっきが施され
ている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
金属の熱拡散、エレクトロ・マイグレーション及び電池
作用腐食の防止に有用で、折り曲げても被覆層が剥離し
ないリードフレームを備えた半導体装置に関する。
金属の熱拡散、エレクトロ・マイグレーション及び電池
作用腐食の防止に有用で、折り曲げても被覆層が剥離し
ないリードフレームを備えた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体デバイスにおいては、高集
積化、高性能化が進みこれに伴って半導体パッケージの
小型化・薄型化または同一サイズの多ピン化が行われて
いる。そのため図２にその一部断面を示すようなＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの半導
体装置１０では、例えば、アウターリードピッチ０．３
ｍｍ、ピン数は２００〜３００ピンが要求されている。
従って、図２に示すようにアウターリード１１、インナ
ーリード１２のリード幅や間隔を狭くし、更にパッケー
ジ厚みを薄くすると共にアウターリード１１、インナー
リード１２の表面被膜層の厚みを薄くして前記同一サイ
ズ内の多ピン化及び薄型化に対応すると共に電気作用腐
食、エレクトロ・マイグレーションを防ぐ必要があっ
た。また、従来のチップ化された半導体装置１０は、Ｃ
ｕ合金またはＮｉ合金等の金属条材をエッチングまたは
プレス加工で所要の形状に形成したリードフレームの金
属部材が用いられている。前記リードフレームは、半導
体素子１３を搭載する素子搭載部１４と、前記半導体素
子１３のパット部１５をワイヤ１６を介して接続して電
気導通回路を形成するインナーリード１２と、これを保
持する連結部で相互に連結され、前記インナーリード１
２に対応して外部接続端子を構成するアウターリード１
１とを備えている。前記リードフレームは、全面にＮｉ
等の下地めっき層１７を備えると共に、インナーリード
１２のワイヤボンディング部１８及び素子搭載部１４に
はＡｇ等の貴金属の部分めっき１９が形成されている。
従って、該半導体装置１０の製造にあっては、一般的に
このリードフレームの素子搭載部１４に半導体素子１３
をボンディングし、該半導体素子１３のパット部１５に
ワイヤ１６の一端をボンディングし、他端を前記インナ
ーリード１２先端のワイヤボンディング部１８に接続し
て電気回路を構成した後、それらを絶縁性樹脂２０で被
覆封止している。そして、該絶縁性樹脂２０の周辺に突
出したアウターリード１１を備えた図示しない連結部を
分離成形した後、該突出したアウターリード１１に半田
被覆層２１を形成して半導体装置を製造している。前記
従来例に係る半導体装置１０に用いたリードフレームの
めっき被覆構成では、前述した多ピン化及び薄型化に対
応してアウターリード１１やインナーリード１２の幅や
間隔が狭くなり、それに伴って表面のめっき被覆層の厚
みを薄くする必要がある。しかしながら、被覆層を薄く
するとめっき液やめっき条件によって、前記めっき被覆
層の腐食に対して大きな欠陥となるピンホールが多数発
生する欠点がある。更に、前記ピンホールが前記めっき
被覆層に存在すると前記ピンホールを通って素地金属層
と最上層のめっき金属層との間に電位差が生じ局部電池
が形成され、この局部電池の構成によって、素地金属層
とめっき金属層との間で電池作用が起こり素地金属層の
金属が溶解して前記ピンホールを通って析出酸化して最
上層のめっき金属の表面を汚染し、半田ぬれ性を低下さ
せ、且つ、前記素地金属層を腐食させる問題点があっ
た。
積化、高性能化が進みこれに伴って半導体パッケージの
小型化・薄型化または同一サイズの多ピン化が行われて
いる。そのため図２にその一部断面を示すようなＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの半導
体装置１０では、例えば、アウターリードピッチ０．３
ｍｍ、ピン数は２００〜３００ピンが要求されている。
従って、図２に示すようにアウターリード１１、インナ
ーリード１２のリード幅や間隔を狭くし、更にパッケー
ジ厚みを薄くすると共にアウターリード１１、インナー
リード１２の表面被膜層の厚みを薄くして前記同一サイ
ズ内の多ピン化及び薄型化に対応すると共に電気作用腐
食、エレクトロ・マイグレーションを防ぐ必要があっ
た。また、従来のチップ化された半導体装置１０は、Ｃ
ｕ合金またはＮｉ合金等の金属条材をエッチングまたは
プレス加工で所要の形状に形成したリードフレームの金
属部材が用いられている。前記リードフレームは、半導
体素子１３を搭載する素子搭載部１４と、前記半導体素
子１３のパット部１５をワイヤ１６を介して接続して電
気導通回路を形成するインナーリード１２と、これを保
持する連結部で相互に連結され、前記インナーリード１
２に対応して外部接続端子を構成するアウターリード１
１とを備えている。前記リードフレームは、全面にＮｉ
等の下地めっき層１７を備えると共に、インナーリード
１２のワイヤボンディング部１８及び素子搭載部１４に
はＡｇ等の貴金属の部分めっき１９が形成されている。
従って、該半導体装置１０の製造にあっては、一般的に
このリードフレームの素子搭載部１４に半導体素子１３
をボンディングし、該半導体素子１３のパット部１５に
ワイヤ１６の一端をボンディングし、他端を前記インナ
ーリード１２先端のワイヤボンディング部１８に接続し
て電気回路を構成した後、それらを絶縁性樹脂２０で被
覆封止している。そして、該絶縁性樹脂２０の周辺に突
出したアウターリード１１を備えた図示しない連結部を
分離成形した後、該突出したアウターリード１１に半田
被覆層２１を形成して半導体装置を製造している。前記
従来例に係る半導体装置１０に用いたリードフレームの
めっき被覆構成では、前述した多ピン化及び薄型化に対
応してアウターリード１１やインナーリード１２の幅や
間隔が狭くなり、それに伴って表面のめっき被覆層の厚
みを薄くする必要がある。しかしながら、被覆層を薄く
するとめっき液やめっき条件によって、前記めっき被覆
層の腐食に対して大きな欠陥となるピンホールが多数発
生する欠点がある。更に、前記ピンホールが前記めっき
被覆層に存在すると前記ピンホールを通って素地金属層
と最上層のめっき金属層との間に電位差が生じ局部電池
が形成され、この局部電池の構成によって、素地金属層
とめっき金属層との間で電池作用が起こり素地金属層の
金属が溶解して前記ピンホールを通って析出酸化して最
上層のめっき金属の表面を汚染し、半田ぬれ性を低下さ
せ、且つ、前記素地金属層を腐食させる問題点があっ
た。
【０００３】
【発明が解決しようとする課題】そこで、本出願人は、
先に特願平３−１３５４８３号において、リードフレー
ムの表面に最上層をＰｄ層とする異種金属の薄めっきを
多層被覆してなる半導体装置を提案し、以上の問題点の
一応の解決を得た。しかしながら、リードフレームの最
上層にＰｄ層を、その下層にＳｎ−Ｎｉ層を形成した場
合には、最終工程でアウターリードの折り曲げ加工を行
う場合に、めっき等の条件にもよるが、最上部のＰｄ層
とその下層のＳｎ−Ｎｉ層の親和性が充分でないので、
剥離する場合があるという問題点が生じた。本発明はか
かる事情に鑑みてなされたもので、表面のＰｄ層の剥離
を防止し、しかも、半導体装置の必須条件である電気伝
導性、低接触性、ボンディング性、半田ぬれ性をも満た
し長期信頼性を維持できる高品質な半導体装置を提供す
ることを目的とする。
先に特願平３−１３５４８３号において、リードフレー
ムの表面に最上層をＰｄ層とする異種金属の薄めっきを
多層被覆してなる半導体装置を提案し、以上の問題点の
一応の解決を得た。しかしながら、リードフレームの最
上層にＰｄ層を、その下層にＳｎ−Ｎｉ層を形成した場
合には、最終工程でアウターリードの折り曲げ加工を行
う場合に、めっき等の条件にもよるが、最上部のＰｄ層
とその下層のＳｎ−Ｎｉ層の親和性が充分でないので、
剥離する場合があるという問題点が生じた。本発明はか
かる事情に鑑みてなされたもので、表面のＰｄ層の剥離
を防止し、しかも、半導体装置の必須条件である電気伝
導性、低接触性、ボンディング性、半田ぬれ性をも満た
し長期信頼性を維持できる高品質な半導体装置を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、所要の形状加工が行われた素子搭
載部、インナーリード及びアウターリードとを備え表面
に金属被覆層が形成された金属部材からなるリードフレ
ームと、前記素子搭載部に搭載された半導体素子と、該
半導体素子のパット部と前記インナーリード先端とを連
結して電気導通回路を形成するワイヤと、前記半導体素
子、前記ワイヤ及び前記インナーリードを含むリードフ
レームの所定領域を被覆封止する電気絶縁性樹脂とを有
する半導体装置において、前記リードフレームの金属被
覆層は、最上層がＰｄ層からなり中間層がＳｎ−Ｎｉ層
からなって、しかも前記Ｐｄ層とＳｎ−Ｎｉ層の中間に
はＣｕ極薄層が形成されて構成されている。また、請求
項２記載の半導体装置においては、請求項１記載の半導
体装置において、Ｐｄ層の厚みは０．０５〜０．３μ
ｍ、Ｃｕ極薄層の厚みは０．０５〜０．３μｍ、Ｓｎ−
Ｎｉ層の厚みは０．５〜３μｍの範囲にあるようにして
構成されている。
記載の半導体装置は、所要の形状加工が行われた素子搭
載部、インナーリード及びアウターリードとを備え表面
に金属被覆層が形成された金属部材からなるリードフレ
ームと、前記素子搭載部に搭載された半導体素子と、該
半導体素子のパット部と前記インナーリード先端とを連
結して電気導通回路を形成するワイヤと、前記半導体素
子、前記ワイヤ及び前記インナーリードを含むリードフ
レームの所定領域を被覆封止する電気絶縁性樹脂とを有
する半導体装置において、前記リードフレームの金属被
覆層は、最上層がＰｄ層からなり中間層がＳｎ−Ｎｉ層
からなって、しかも前記Ｐｄ層とＳｎ−Ｎｉ層の中間に
はＣｕ極薄層が形成されて構成されている。また、請求
項２記載の半導体装置においては、請求項１記載の半導
体装置において、Ｐｄ層の厚みは０．０５〜０．３μ
ｍ、Ｃｕ極薄層の厚みは０．０５〜０．３μｍ、Ｓｎ−
Ｎｉ層の厚みは０．５〜３μｍの範囲にあるようにして
構成されている。
【０００５】
【作用】請求項１、２記載の半導体装置においては、リ
ードフレームの金属被覆層は、最上層がＰｄ層からなり
中間層がＳｎ−Ｎｉ層からなって、しかも前記Ｐｄ層と
Ｓｎ−Ｎｉ層の中間にはＣｕ極薄層が形成されている。
前記Ｃｕ層は下層のＳｎ−Ｎｉ層とも親和性が強く、更
には最上層のＰｄ層とも親和性が強いので、結果として
Ｓｎ−Ｎｉ層とＰｄ層との接合力が強くなり、これによ
って折り曲げ加工時に最上層のＰｄ層の剥離が防止でき
る。
ードフレームの金属被覆層は、最上層がＰｄ層からなり
中間層がＳｎ−Ｎｉ層からなって、しかも前記Ｐｄ層と
Ｓｎ−Ｎｉ層の中間にはＣｕ極薄層が形成されている。
前記Ｃｕ層は下層のＳｎ−Ｎｉ層とも親和性が強く、更
には最上層のＰｄ層とも親和性が強いので、結果として
Ｓｎ−Ｎｉ層とＰｄ層との接合力が強くなり、これによ
って折り曲げ加工時に最上層のＰｄ層の剥離が防止でき
る。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１には本発明の一実施例に係る半導体装
置２３の部分断面図を示すが、本発明の一実施例に係る
半導体装置２３は、素子搭載部２４、インナーリード２
５及びアウターリード２６を備えるリードフレームと、
前記素子搭載部２４にボンディングされた半導体素子２
７と、該半導体素子２７のパット部２８に一端が連結さ
れ他端が前記インナーリード２５に連結して電気回路を
構成するワイヤ２９と、これらを被覆封止する絶縁性合
成樹脂３０とを有して構成されている。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１には本発明の一実施例に係る半導体装
置２３の部分断面図を示すが、本発明の一実施例に係る
半導体装置２３は、素子搭載部２４、インナーリード２
５及びアウターリード２６を備えるリードフレームと、
前記素子搭載部２４にボンディングされた半導体素子２
７と、該半導体素子２７のパット部２８に一端が連結さ
れ他端が前記インナーリード２５に連結して電気回路を
構成するワイヤ２９と、これらを被覆封止する絶縁性合
成樹脂３０とを有して構成されている。
【０００７】前記リードフレームは、Ｃｕ合金系（また
はＮｉ合金系）の金属部材からなって、プレス加工また
はエッチング加工によって素子搭載部２４、インナーリ
ード２５、アウターリード２６が形成されている。な
お、プレス加工を施した場合には残留応力を除去するた
め、応力除去焼き鈍し処理が行われている。そして、該
リードフレームは、アウターリード２６の外側に形成さ
れる図示しない連結部と共にめっき処理による金属被覆
層３１が形成されているが、該金属被覆層３１は、それ
ぞれ薄めっき層からなる下地層を形成するＮｉストライ
ク層３２と、中間層のＳｎ−Ｎｉ層３３と、その上にあ
る接合層を形成するＣｕ層３４と、最上層のＰｄ層３５
によって構成されている。ここで、前記Ｎｉストライク
層３２は、金属部材に含有するＣｕ等の熱拡散及びめっ
き液汚染防止の為に設けられる。そして、中間部のＳｎ
−Ｎｉ層３３は、下地層のピンホールを覆って確率的に
金属部材とその上部のＣｕ層３４及び最上層のＰｄ層３
５とによる局部電池の発生を防止する。そして、仮に上
下のピンホールが連続して前記金属部材と最上層との間
に局部電池が形成されても、中間層を設けることによっ
てそれらの電位差を緩和し、金属部材層の電池作用腐食
及び最上層に金属の析出酸化を防止するようにすると共
に、エレクトロ・マイグレーションによるリード間の短
絡を無くし半導体装置の信頼性を向上している。なお、
前記Ｓｎ−Ｎｉ層３３の厚みは０．５〜３μｍ（好まし
くは約１μｍ）、Ｃｕ層３４の厚みは０．０５〜０．３
μｍ（好ましくは、約０．１μｍ）、 Ｐｄ層３５の厚
みは０．０５〜０．３μｍ（好ましくは、約０．１μ
ｍ）となっている。
はＮｉ合金系）の金属部材からなって、プレス加工また
はエッチング加工によって素子搭載部２４、インナーリ
ード２５、アウターリード２６が形成されている。な
お、プレス加工を施した場合には残留応力を除去するた
め、応力除去焼き鈍し処理が行われている。そして、該
リードフレームは、アウターリード２６の外側に形成さ
れる図示しない連結部と共にめっき処理による金属被覆
層３１が形成されているが、該金属被覆層３１は、それ
ぞれ薄めっき層からなる下地層を形成するＮｉストライ
ク層３２と、中間層のＳｎ−Ｎｉ層３３と、その上にあ
る接合層を形成するＣｕ層３４と、最上層のＰｄ層３５
によって構成されている。ここで、前記Ｎｉストライク
層３２は、金属部材に含有するＣｕ等の熱拡散及びめっ
き液汚染防止の為に設けられる。そして、中間部のＳｎ
−Ｎｉ層３３は、下地層のピンホールを覆って確率的に
金属部材とその上部のＣｕ層３４及び最上層のＰｄ層３
５とによる局部電池の発生を防止する。そして、仮に上
下のピンホールが連続して前記金属部材と最上層との間
に局部電池が形成されても、中間層を設けることによっ
てそれらの電位差を緩和し、金属部材層の電池作用腐食
及び最上層に金属の析出酸化を防止するようにすると共
に、エレクトロ・マイグレーションによるリード間の短
絡を無くし半導体装置の信頼性を向上している。なお、
前記Ｓｎ−Ｎｉ層３３の厚みは０．５〜３μｍ（好まし
くは約１μｍ）、Ｃｕ層３４の厚みは０．０５〜０．３
μｍ（好ましくは、約０．１μｍ）、 Ｐｄ層３５の厚
みは０．０５〜０．３μｍ（好ましくは、約０．１μ
ｍ）となっている。
【０００８】このように、金属被覆層が形成されたリー
ドフレームの素子搭載部２４に半導体素子２７をボンデ
ィングした後、該半導体素子２７のパット部２８とイン
ナーリード２５の先端部とをワイヤ２９によって連結し
て電気回路を形成するようにしている。この後、前記素
子搭載部２４、半導体素子２７、インナーリード２５及
びアウターリード２６の先部を、絶縁性合成樹脂３０に
よって被覆封止し、該被覆封止領域から突出したアウタ
ーリードの先端に一体として接合されている図示しない
連結部を分離して、半導体装置２３が完成している。な
お、前記実施例においてＮｉストライク層を省略する場
合も本発明は適用される。
ドフレームの素子搭載部２４に半導体素子２７をボンデ
ィングした後、該半導体素子２７のパット部２８とイン
ナーリード２５の先端部とをワイヤ２９によって連結し
て電気回路を形成するようにしている。この後、前記素
子搭載部２４、半導体素子２７、インナーリード２５及
びアウターリード２６の先部を、絶縁性合成樹脂３０に
よって被覆封止し、該被覆封止領域から突出したアウタ
ーリードの先端に一体として接合されている図示しない
連結部を分離して、半導体装置２３が完成している。な
お、前記実施例においてＮｉストライク層を省略する場
合も本発明は適用される。
【０００９】
【発明の効果】請求項１、２記載の半導体装置において
は、リードフレームの金属被覆層は、最上層がＰｄ層か
らなり中間層がＳｎ−Ｎｉ層からなって、しかも前記Ｐ
ｄ層とＳｎ−Ｎｉ層の中間にはＣｕ極薄層が形成されて
いるので、Ｃｕ層が中間接合層として働き、これによっ
て折り曲げ加工時に最上層のＰｄ層の剥離が防止でき
る。
は、リードフレームの金属被覆層は、最上層がＰｄ層か
らなり中間層がＳｎ−Ｎｉ層からなって、しかも前記Ｐ
ｄ層とＳｎ−Ｎｉ層の中間にはＣｕ極薄層が形成されて
いるので、Ｃｕ層が中間接合層として働き、これによっ
て折り曲げ加工時に最上層のＰｄ層の剥離が防止でき
る。
【図１】本発明の一実施例に係る半導体装置の部分断面
図である。
図である。
【図２】従来例に係る半導体装置の部分断面図である。
２３ 半導体装置 ２４ 素子搭載部 ２５ インナーリード ２６ アウターリード ２７ 半導体素子 ２８ パット部 ２９ ワイヤ ３０ 絶縁性合成樹脂 ３１ 金属被覆層 ３２ Ｎｉストライク層 ３３ Ｓｎ−Ｎｉ層 ３４ Ｃｕ層 ３５ Ｐｄ層
Claims (2)
- 【請求項１】 所要の形状加工が行われた素子搭載部、
インナーリード及びアウターリードとを備え表面に金属
被覆層が形成された金属部材からなるリードフレーム
と、前記素子搭載部に搭載された半導体素子と、該半導
体素子のパット部と前記インナーリード先端とを連結し
て電気導通回路を形成するワイヤと、前記半導体素子、
前記ワイヤ及び前記インナーリードを含むリードフレー
ムの所定領域を被覆封止する電気絶縁性樹脂とを有する
半導体装置において、 前記リードフレームの金属被覆層は、最上層がＰｄ層か
らなり中間層がＳｎ−Ｎｉ層からなって、しかも前記Ｐ
ｄ層とＳｎ−Ｎｉ層の中間にはＣｕ極薄層が形成されて
いることを特徴とする半導体装置。 - 【請求項２】 Ｐｄ層の厚みは０．０５〜０．３μｍ、
Ｃｕ極薄層の厚みは０．０５〜０．３μｍ、Ｓｎ−Ｎｉ
層の厚みは０．５〜３μｍの範囲にある請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276534A JPH0590465A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276534A JPH0590465A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590465A true JPH0590465A (ja) | 1993-04-09 |
Family
ID=17570816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276534A Pending JPH0590465A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590465A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773769A (ja) * | 1993-09-03 | 1995-03-17 | Ngk Spark Plug Co Ltd | 半導体パッケージの外部接続端子及びその製造方法 |
| WO1995018464A1 (en) * | 1993-12-27 | 1995-07-06 | National Semiconductor Corporation | Protective coating combination for lead frames |
| WO1996034412A1 (en) * | 1995-04-27 | 1996-10-31 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5728285A (en) * | 1993-12-27 | 1998-03-17 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US6150711A (en) * | 1997-02-20 | 2000-11-21 | Samsung Aerospace Industries, Ltd | Multi-layer plated lead frame |
| CN1312748C (zh) * | 2000-02-18 | 2007-04-25 | 株式会社日立制作所 | 制造半导体集成电路器件的方法 |
| US7507605B2 (en) * | 2004-12-30 | 2009-03-24 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102857A (ja) * | 1989-09-18 | 1991-04-30 | Dainippon Printing Co Ltd | 半導体用リードフレーム |
-
1991
- 1991-09-27 JP JP3276534A patent/JPH0590465A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102857A (ja) * | 1989-09-18 | 1991-04-30 | Dainippon Printing Co Ltd | 半導体用リードフレーム |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773769A (ja) * | 1993-09-03 | 1995-03-17 | Ngk Spark Plug Co Ltd | 半導体パッケージの外部接続端子及びその製造方法 |
| WO1995018464A1 (en) * | 1993-12-27 | 1995-07-06 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5436082A (en) * | 1993-12-27 | 1995-07-25 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5728285A (en) * | 1993-12-27 | 1998-03-17 | National Semiconductor Corporation | Protective coating combination for lead frames |
| WO1996034412A1 (en) * | 1995-04-27 | 1996-10-31 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US6150711A (en) * | 1997-02-20 | 2000-11-21 | Samsung Aerospace Industries, Ltd | Multi-layer plated lead frame |
| CN1312748C (zh) * | 2000-02-18 | 2007-04-25 | 株式会社日立制作所 | 制造半导体集成电路器件的方法 |
| US7507605B2 (en) * | 2004-12-30 | 2009-03-24 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
| US7872336B2 (en) | 2004-12-30 | 2011-01-18 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
| US8138026B2 (en) | 2004-12-30 | 2012-03-20 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8994159B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100750012B1 (ko) | 반도체 집적 회로 장치 | |
| TWI480993B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| CN101410964A (zh) | 用于半导体qfn/son器件的铝引线框架 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| CN101133491A (zh) | 不含铅且多层被预镀敷的引线框 | |
| US4590672A (en) | Package for electronic device and method for producing same | |
| CN101536183A (zh) | 用于改进半导体装置的湿度可靠性的引线框 | |
| CN220358084U (zh) | 电子器件和引线框 | |
| JPH09307050A (ja) | リードフレームとこれを用いた半導体装置 | |
| JPH0590465A (ja) | 半導体装置 | |
| EP0538019A2 (en) | Lead frame for a semiconductor device | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JP3594724B2 (ja) | リードフレームの部分貴金属めっき方法 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| KR100591235B1 (ko) | 반도체 장치 | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| JP2654872B2 (ja) | 半導体装置 |