JPH0590480A - Lead frame and method of manufacturing semiconductor device using the same - Google Patents

Lead frame and method of manufacturing semiconductor device using the same

Info

Publication number
JPH0590480A
JPH0590480A JP3252299A JP25229991A JPH0590480A JP H0590480 A JPH0590480 A JP H0590480A JP 3252299 A JP3252299 A JP 3252299A JP 25229991 A JP25229991 A JP 25229991A JP H0590480 A JPH0590480 A JP H0590480A
Authority
JP
Japan
Prior art keywords
lead frame
inner leads
lead
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3252299A
Other languages
Japanese (ja)
Inventor
Atsuo Nouzumi
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP3252299A priority Critical patent/JPH0590480A/en
Publication of JPH0590480A publication Critical patent/JPH0590480A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 本発明は、インナーリード先端の変形を防止
し、安価で信頼性の高い半導体装置を提供することを目
的とする。 【構成】 本発明では、半導体素子載置部近傍のインナ
ーリードを1つ置きに交互に短くし、短くしたものIS
に対しては、インナーリード上に貼着した絶縁性フィル
ム11上に形成した導体パターンを介して半導体チップ
に接続するようにし、インナーリード先端部の高密度領
域では実質的に2層構造のインナーリードを構成するよ
うにしている。
(57) [Summary] (Correction) [Object] It is an object of the present invention to provide an inexpensive and highly reliable semiconductor device which prevents deformation of the tips of the inner leads. According to the present invention, every other inner lead near the semiconductor element mounting portion is alternately shortened and shortened. IS
In contrast, the semiconductor chip is connected to the semiconductor chip through a conductor pattern formed on the insulating film 11 attached on the inner lead. I am trying to configure the lead.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リードフレームおよび
これを用いた半導体装置の製造方法に係り、特に高密度
の半導体装置の実装用のリードフレームに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a method of manufacturing a semiconductor device using the same, and more particularly to a lead frame for mounting a high density semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の小形化および薄型化に伴
い、その組み立てに用いるリードフレームに対する要求
も厳しくなりつつある。
2. Description of the Related Art As semiconductor devices have become smaller and thinner, the demands on lead frames used for assembling them have become stricter.

【0003】例えば、半導体チップの集積度を変えるこ
となく小形化を行うために高密度となり、ここで用いら
れるリードフレームはパッドサイズを変更することな
く、リード本数のみが増大される傾向にある。このた
め、インナーリードはさらに細くかつ長くなり、よって
機械的強度が低下して、微小な外力や加工歪み等によ
り、精度を維持することが困難となる。そしてこのよう
なインナーリードの変形は、リードの短絡やボンディン
グ不良を生じ易く、リードフレームの歩留まり低下や、
半導体装置の信頼性低下の原因の1つになっている。
For example, since the size of a semiconductor chip is reduced without changing the degree of integration of the semiconductor chip, the density is high, and the lead frame used here tends to increase only the number of leads without changing the pad size. For this reason, the inner lead becomes thinner and longer, and the mechanical strength is reduced, and it becomes difficult to maintain the accuracy due to a minute external force, processing strain, and the like. And such deformation of the inner leads is apt to cause short-circuiting of the leads or defective bonding, resulting in a decrease in yield of the lead frame,
This is one of the causes of the decrease in reliability of the semiconductor device.

【0004】このような問題を解決するため、スタンピ
ング用金型の精度を上げたり、加工工程中にリードフレ
ームを焼鈍するなど種々の対策が試みられているが、加
工工程を繁雑化させ、歩留まりを低下させたり、過度の
精度要求により価格の高騰を招く等、数々の問題を招来
している。
In order to solve such problems, various measures such as increasing the precision of the stamping die and annealing the lead frame during the working process have been tried, but the working process is complicated and the yield is increased. It causes a number of problems, such as lowering the cost and causing a price increase due to excessive precision requirements.

【0005】[0005]

【発明が解決しようとする課題】このように、従来のリ
ードフレームによれば、高密度化に伴い、機械的強度が
低下して、インナーリードの変形によるリードの短絡や
ボンディング不良等を生じ易く、リードフレームの歩留
まり低下や、半導体装置の信頼性低下の原因の1つにな
っている。
As described above, according to the conventional lead frame, the mechanical strength is lowered as the density is increased, and the lead short circuit or the bonding failure due to the deformation of the inner lead is likely to occur. This is one of the causes of reduction in yield of lead frames and reduction in reliability of semiconductor devices.

【0006】本発明は前記実情に鑑みてなされたもの
で、インナーリード先端の変形を防止し、安価で信頼性
の高い半導体装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device which prevents deformation of the tips of the inner leads and is inexpensive and highly reliable.

【0007】[0007]

【問題点を解決するための手段】そこで本発明では、半
導体素子載置部近傍のインナーリードを1つ置きに交互
に短くし、短くしたものに対しては、インナーリード上
に貼着した絶縁性フィルム上に形成した導体パターンを
介して半導体チップに接続するようにし、インナーリー
ド先端部の高密度領域では実質的に2層構造のインナー
リードを構成するようにしている。
Therefore, in the present invention, the inner leads near the semiconductor element mounting portion are alternately shortened, and the shortened ones are insulated by being attached to the inner leads. The inner lead is connected to the semiconductor chip through the conductor pattern formed on the flexible film, and the inner lead having a two-layer structure is substantially formed in the high-density region at the tip of the inner lead.

【0008】すなわち、本発明のリードフレームでは、
半導体チップ載置部の周りに配列され、先端が交互に長
短をなすように放射状に延びる複数のインナーリードの
上にインナーリードの内の短いものに対応してインナー
リードとほぼ平行に半導体素子載置部にむけて伸長しか
つこの外方端とインナーリードの内の短いものとが電気
的に接続されている導体パターンを具備した絶縁性フィ
ルムを貼着し、インナーリード先端部で2層構造を構成
している。
That is, in the lead frame of the present invention,
A semiconductor element is mounted on a plurality of inner leads that are arranged around the semiconductor chip mounting portion and extend in a radial pattern so that the tips are alternately long and short, and that the semiconductor elements are mounted substantially parallel to the inner leads in correspondence with the inner leads. An insulating film having a conductor pattern that extends toward the mounting portion and has its outer end electrically connected to the shorter one of the inner leads is attached, and the inner lead tip has a two-layer structure. Is composed of.

【0009】ここで望ましくは絶縁性フィルム上の導体
パターンがインナーリードと重なるように構成する。
Here, it is desirable that the conductor pattern on the insulating film overlaps the inner lead.

【0010】また本発明の方法では、半導体チップ載置
部の周りに配列され、先端が交互に長短をなすように放
射状に延びる複数のインナーリードと、各インナーリー
ドにそれぞれ延設されたアウターリードとを有するリー
ドフレーム本体部を形成し、このリードフレーム本体部
上に、インナーリードの内の短いものに対応してインナ
ーリードとほぼ平行に半導体素子載置部にむけて伸長す
る導体パターンを備えた絶縁性フィルムを貼着すると共
に各導体パターンとインナーリードの内の短いものとを
それぞれ電気的に接続し、リードフレーム本体部の半導
体素子載置部に半導体チップを搭載し、絶縁性フィルム
上の各導体パターンおよび各インナーリードの内の長い
ものとを、ワイヤボンディングにより、半導体チップに
接続するようにしている。
Further, according to the method of the present invention, a plurality of inner leads which are arranged around the semiconductor chip mounting portion and radially extend so that the tips alternately have lengths, and the outer leads which extend respectively to the inner leads. And a conductor pattern that extends toward the semiconductor element mounting portion substantially parallel to the inner lead corresponding to the shorter one of the inner leads. And then electrically connect each conductor pattern to the short one of the inner leads, and mount the semiconductor chip on the semiconductor element mounting part of the lead frame body. Connect each conductor pattern and the long one of each inner lead to the semiconductor chip by wire bonding. There.

【0011】[0011]

【作用】上記構成によれば、インナーリードの長さが交
互に異なるため、インナーリード幅およびインナーリー
ド相互の間隔を大きくすることができるため、機械的強
度が大幅に増大する。
According to the above structure, since the inner leads have different lengths alternately, the inner lead width and the distance between the inner leads can be increased, and the mechanical strength is greatly increased.

【0012】またインナーリード幅およびインナーリー
ド相互の間隔を大きくすることができるため、ワイヤボ
ンディングの作業性が向上し、またボンディングミスが
提言され信頼性が向上する。
Further, since the inner lead width and the distance between the inner leads can be increased, the workability of wire bonding is improved, and a bonding error is suggested, and the reliability is improved.

【0013】望ましくは絶縁性フィルム上の導体パター
ンがインナーリードと重なるように構成すれば、ワイヤ
ボンディング工程に際しキャピラリが安定する。
If the conductor pattern on the insulating film overlaps the inner leads, the capillaries are stabilized during the wire bonding process.

【0014】さらに絶縁性フィルム上の導体パターンは
端部で幅広に形成するようにすればボンディングが容易
となる。
Further, if the conductor pattern on the insulating film is formed wide at the end portion, the bonding becomes easy.

【0015】さらにこの導体パターンは外側に向けて突
出させ、先端にバンプなどを形成すればインナーリード
との接続はダイレクトボンディングによって行うことも
可能である。さらに絶縁性フイルムの対応位置にスルー
ホールを形成し、このスルーホールを介してインナーリ
ードとの電気的接続を行うようにしてもよい。
Further, if the conductor pattern is projected outward and a bump or the like is formed at the tip, the connection with the inner lead can be made by direct bonding. Further, through holes may be formed at corresponding positions of the insulating film, and the inner leads may be electrically connected through the through holes.

【0016】さらにチップの実装に際し、実際にはイン
ナーリード先端位置が交互に形成されているのと同じで
あるため、よりインナーリード先端位置をチップに近接
させることができ、ボンディングワイヤを節減すること
ができる上、ワイヤ同志の接触(ワイヤタッチ)をも防
止することができる。
Further, since the inner lead tip positions are actually formed alternately when mounting the chip, it is possible to bring the inner lead tip positions closer to the chip and save the bonding wire. In addition, it is possible to prevent contact between wires (wire touch).

【0017】また、インナーリードの先端部のうち半分
は絶縁性フィルム上の導電性の膜をエッチングによりパ
ターニングして形成される、または厚膜印刷法によって
形成されるため、導電性の膜は大幅に薄くすることがで
き、パターン精度が極めて良好である。
Further, since half of the tip portion of the inner lead is formed by patterning a conductive film on the insulating film by etching or by a thick film printing method, the conductive film is largely formed. The pattern accuracy is extremely good.

【0018】[0018]

【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0019】図1(a) および(b) は、それぞれ本発明実
施例の方法で形成した半導体装置の平面図および要部拡
大図(モールド樹脂は省略)を示す図、図2(a) 乃至
(c) は、本発明実施例の半導体装置の製造工程図を示す
図である。
FIGS. 1 (a) and 1 (b) are a plan view and an enlarged view of a main part (the mold resin is omitted) of a semiconductor device formed by the method of the present invention, and FIGS.
(c) is a diagram showing a manufacturing process diagram of a semiconductor device of an example of the present invention.

【0020】この半導体装置は、半導体素子搭載部(ダ
イパッド)2から所定の間隔を隔てた位置から放射状に
延び、先端が交互に長短となっている複数のインナーリ
ード1L,1Sと、各インナーリード1に延設して一体
的に形成されたアウターリード3とを有するリードフレ
ーム本体R1と、各インナーリード本体のインナーリー
ドのうちの短いもの1Sに対応して、インナーリードと
平行に伸長する金パターン1Pを備え、中央部に開口部
hを有するポリイミドフィルム11からなるフィルム部
R2と、この開口部h内に露呈する半導体素子搭載部2
に固着された半導体チップ5とから構成され、このフィ
ルム部上の金パターン1Pの1端がそれぞれボンディン
グワイヤ6aを介してリードフレーム本体R1のインナ
ーリードの内の短いものに接続され、多端はボンディン
グワイヤ6bを介して半導体チップに電気的に接続され
ている。また長いインナーリード1Lはこの先端がボン
ディングワイヤ6bを介して半導体チップに電気的に接
続されている。ここで4はサポートバーである。
This semiconductor device has a plurality of inner leads 1L and 1S extending radially from a position spaced from the semiconductor element mounting portion (die pad) 2 by a predetermined distance and having tips alternately long and short, and each inner lead. 1, a lead frame body R1 having an outer lead 3 integrally formed to extend therewith, and a gold extending in parallel with the inner lead corresponding to the shorter one 1S of the inner leads of each inner lead body. A film portion R2 formed of a polyimide film 11 having a pattern 1P and having an opening h in the center, and a semiconductor element mounting portion 2 exposed in the opening h.
And a semiconductor chip 5 fixed to the film chip. One end of the gold pattern 1P on the film portion is connected to a short one of the inner leads of the lead frame body R1 via bonding wires 6a, and the other end is bonded. It is electrically connected to the semiconductor chip via the wire 6b. The tip of the long inner lead 1L is electrically connected to the semiconductor chip via the bonding wire 6b. Here, 4 is a support bar.

【0021】次に、この半導体装置の製造方法について
説明する。
Next, a method of manufacturing this semiconductor device will be described.

【0022】まず、図2(a) に示すように、スタンピン
グ法により、銅合金からなる帯状材料を加工することに
より、十分に大きなサイズをもつように形成した半導体
素子を搭載するための領域(ダイパッド)2と、該ダイ
パッド2から所定の間隔をおいて、このまわりに先端が
交互に長短をなすように配列された多数のインナ−リ―
ド1L,1Sと、各インナ−リ―ドに接続するように配
設せしめられたアウタ−リ―ド3とを含むリードフレー
ム本体R1を成型する。
First, as shown in FIG. 2 (a), a region for mounting a semiconductor element formed to have a sufficiently large size by processing a strip material made of a copper alloy by a stamping method ( Die pad 2 and a large number of inner reels arranged at predetermined intervals from the die pad 2 such that the tips of the die pad 2 are alternately long and short.
The lead frame body R1 including the leads 1L and 1S and the outer lead 3 arranged so as to be connected to the inner leads is molded.

【0023】次いで、図2(b) に示すように、ポリイミ
ド樹脂11の表面に金箔1Pを接合してなる基板を用意
し、これをエッチング法によりパターニングし、各イン
ナーリード本体の先端に対応するように配設され、ダイ
パッド2にむけて伸長する金パターンを形成し、フィル
ム部R2を形成する。
Next, as shown in FIG. 2 (b), a substrate is prepared in which a gold foil 1P is bonded to the surface of the polyimide resin 11 and is patterned by an etching method to correspond to the tips of the inner lead bodies. Thus, a gold pattern that extends toward the die pad 2 is formed to form the film portion R2.

【0024】そして、図2(c) に示すように、フィルム
面が下になるようにフィルム部R2をリードフレーム本
体R1のダイパッド2上に貼着し、ワイヤボンディング
によってフィルム部の金パターン1Pの外側端と短いイ
ンナーリード1Sとを接続しこのリードフレームが完成
する。
Then, as shown in FIG. 2 (c), the film portion R2 is attached to the die pad 2 of the lead frame body R1 so that the film surface faces downward, and the gold pattern 1P of the film portion is attached by wire bonding. The lead frame is completed by connecting the outer end and the short inner lead 1S.

【0025】そしてさらに、リードフレーム本体R1の
ダイパッド2上に半導体チップ5を載置し固着する。
Further, the semiconductor chip 5 is placed and fixed on the die pad 2 of the lead frame body R1.

【0026】そしてさらに、長いインナーリード1Lの
先端とこれに最も近接した位置にあるチップ5のボンデ
ィングパッドとをボンディングワイヤ6bを介して接続
するとともに、この金パターン1Pの内方端とチップ5
のボンディングパッドとを同様にボンディングワイヤ6
bを介して接続する。
Further, the tip of the long inner lead 1L and the bonding pad of the chip 5 closest to this are connected via a bonding wire 6b, and the inner end of the gold pattern 1P and the chip 5 are connected.
Bonding wire 6
Connect via b.

【0027】そしてこの後、モ−ルド工程、タイバーお
よび枠体を切除し、アウターリードを所望の形状に折り
まげる成形工程を経て、半導体装置が完成する。
After this, a semiconductor device is completed through a molding step, a tie bar and a frame body are cut off, and a molding step of folding the outer lead into a desired shape.

【0028】このようにして形成された半導体装置にお
いて、先端部で、インナーリード幅を大きくインナーリ
ード間隔を大きくすることができるため、リードフレー
ムの機械的強度が大幅に増大するため、実装作業性が良
好となる。
In the semiconductor device thus formed, the inner lead width can be increased and the inner lead interval can be increased at the tip portion, so that the mechanical strength of the lead frame is greatly increased. Will be good.

【0029】ワイヤボンディングに際しては、リードフ
レームのボンディング位置が実質的に交互になっている
ためチップにより近接させることができボンディングワ
イヤを節減することができる上、ワイヤ同志の接触をも
防止することができる。
In wire bonding, since the bonding positions of the lead frame are substantially alternating, the lead frame can be brought closer to the chip, the bonding wire can be saved, and the mutual contact of the wires can be prevented. it can.

【0030】さらに導体パターンは、ポリイミドフィル
ム上に形成されているため、十分に薄く形成することが
でき、インナーリード先端の位置精度をより高く維持し
つつ、ボンディングをおこなうことができ、信頼性の高
いものとなる。
Further, since the conductor pattern is formed on the polyimide film, it can be formed sufficiently thin, and the bonding can be performed while maintaining the positional accuracy of the tips of the inner leads at a higher level, which is highly reliable. It will be expensive.

【0031】また、この金パターン1P(インナーリー
ドの先端部)はポリイミドフィルム上に接合された金箔
の膜をエッチングによりパターニングして形成されるた
め、フィルムによって支持されない場合に比べ大幅に薄
くすることができ、パターン精度が極めて良好であり、
コストも大幅に低減することができる。
Since the gold pattern 1P (the tip of the inner lead) is formed by patterning a gold foil film bonded on a polyimide film by etching, it should be made much thinner than when it is not supported by the film. And the pattern accuracy is extremely good,
The cost can also be reduced significantly.

【0032】なお、本発明の他の実施例として図3に示
すように導体パターンの両端を幅広に形成してもよく、
この構造ではボンディング性が向上する。
As another embodiment of the present invention, both ends of the conductor pattern may be formed wide as shown in FIG.
This structure improves the bondability.

【0033】また、前記実施例では、リードフレームと
フィルム部との接続をワイヤボンディングによって行う
ようにしたが、ワイヤボンディングに限定されることな
くダイレクトボンディングを用いても良い。
Further, in the above embodiment, the lead frame and the film portion are connected by wire bonding, but the invention is not limited to wire bonding and direct bonding may be used.

【0034】[0034]

【発明の効果】以上説明したように本発明によれば、半
導体素子載置部近傍のインナーリードを1つ置きに交互
に短くし、短くしたものに対しては、インナーリード上
に貼着した絶縁性フィルム上に形成した導体パターンを
介して半導体チップに接続するようにし、インナーリー
ド先端部の高密度領域では実質的に2層構造のインナー
リードを構成するようにしているため、高密度化に際し
ても、機械的強度が高くかつ薄型のリードフレームを用
いて容易に信頼性の高い半導体装置を得ることができ
る。
As described above, according to the present invention, the inner leads near the semiconductor element mounting portion are alternately shortened, and the shortened ones are attached to the inner leads. Since the inner leads are connected to the semiconductor chip via the conductor pattern formed on the insulating film and the high density area at the tip of the inner leads substantially constitutes the two-layer inner lead, Also in this case, a highly reliable semiconductor device can be easily obtained by using a thin lead frame having high mechanical strength.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明実施例の半導体装置を示す図。FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention.

【図2】本発明実施例の半導体装置の製造工程を示す
図。
FIG. 2 is a diagram showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図3】本発明の他の実施例を示す図。FIG. 3 is a diagram showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1S インナ―リ―ド(短) 1L インナ―リ―ド(長) R1 リードフレーム本体部 R2 フィルム部 1P 金パターン 2 ダイパッド 3 アウタ−リ−ド 4 サポートバー 5 半導体チップ 11 ポリイミドフィルム 1S Inner lead (short) 1L Inner lead (long) R1 Lead frame body R2 Film part 1P Gold pattern 2 Die pad 3 Outer lead 4 Support bar 5 Semiconductor chip 11 Polyimide film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップ載置部の周りに配列され、
先端が交互に長短をなすように放射状に延びる複数のイ
ンナーリードと、各インナーリードにそれぞれ延設され
たアウターリードとを有するリードフレーム本体部と前
記リードフレーム本体部上に貼着され、前記インナーリ
ードの内の短いものに対応して前記インナーリードとほ
ぼ平行に半導体素子載置部にむけて伸長する導体パター
ンを具備した絶縁性フィルムと前記導体パターンの外方
端と前記インナーリードの内の短いものとが電気的に接
続されていることを特徴とするリードフレーム。
1. Arranged around a semiconductor chip mounting portion,
A lead frame main body portion having a plurality of inner leads radially extending so that the tips alternately alternate with each other, and outer leads respectively extended to the respective inner leads, and the lead frame main body portion, the inner surface being attached to the lead frame main body portion, Insulating film provided with a conductor pattern extending toward the semiconductor element mounting portion substantially parallel to the inner lead corresponding to the shorter one of the leads, the outer end of the conductor pattern and the inner lead A lead frame characterized by being electrically connected to a short object.
【請求項2】 半導体チップ載置部の周りに配列され、
先端が交互に長短をなすように放射状に延びる複数のイ
ンナーリードと、各インナーリードにそれぞれ延設され
たアウターリードとを有するリードフレーム本体部を形
成するリードフレーム本体部形成工程と、 前記リードフレーム本体部上に貼着され、前記インナー
リードの内の短いものに対応して前記インナーリードと
ほぼ平行に半導体素子載置部にむけて伸長する導体パタ
ーンを備えた絶縁性フィルムを形成する絶縁性フィルム
形成工程と、 前記リードフレーム本体部上に前記絶縁性フィルムを貼
着すると共に前記各導体パターンと前記インナーリード
の内の短いものとをそれぞれ電気的に接続する絶縁性フ
ィルム貼着工程と、 前記リードフレーム本体部の半導体素子載置部に半導体
チップを搭載する半導体チップ搭載工程と、 前記絶縁性フィルム上の各導体パターンおよび前記各イ
ンナーリードの内の長いものとを、ワイヤボンディング
により、半導体チップに接続するボンディング工程とを
含むことを特徴とする半導体装置の製造方法。
2. Arranged around a semiconductor chip mounting portion,
A lead frame body portion forming step of forming a lead frame body portion having a plurality of inner leads radially extending so that the tips alternately alternate with each other, and outer leads respectively extending to the inner leads; An insulating film that is attached to the main body and forms an insulating film having a conductor pattern that extends toward the semiconductor element mounting portion substantially parallel to the inner leads corresponding to the shorter one of the inner leads. A film forming step, and an insulating film attaching step of electrically connecting each of the conductor patterns and a short one of the inner leads together with attaching the insulating film on the lead frame main body, A semiconductor chip mounting step of mounting a semiconductor chip on a semiconductor element mounting portion of the lead frame body; A method of manufacturing a semiconductor device, comprising: a bonding step of connecting each conductor pattern on the edge film and the long one of the inner leads to a semiconductor chip by wire bonding.
JP3252299A 1991-09-30 1991-09-30 Lead frame and method of manufacturing semiconductor device using the same Pending JPH0590480A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252299A JPH0590480A (en) 1991-09-30 1991-09-30 Lead frame and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252299A JPH0590480A (en) 1991-09-30 1991-09-30 Lead frame and method of manufacturing semiconductor device using the same

Publications (1)

Publication Number Publication Date
JPH0590480A true JPH0590480A (en) 1993-04-09

Family

ID=17235320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252299A Pending JPH0590480A (en) 1991-09-30 1991-09-30 Lead frame and method of manufacturing semiconductor device using the same

Country Status (1)

Country Link
JP (1) JPH0590480A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277145A (en) * 1988-09-13 1990-03-16 Ibiden Co Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277145A (en) * 1988-09-13 1990-03-16 Ibiden Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
JP4173346B2 (en) Semiconductor device
JP4095827B2 (en) Semiconductor device
JPH1168006A (en) Lead frame, semiconductor device using the same, and manufacturing method thereof
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3851845B2 (en) Semiconductor device
JP2005142554A (en) Lead frame and semiconductor package manufacturing method using the same
JP4091050B2 (en) Manufacturing method of semiconductor device
WO1998043297A1 (en) Substrate for semiconductor device, lead frame, semiconductor device and method for manufacturing the same, circuit board, and electronic equipment
EP0210371A1 (en) Semiconductor device having a plurality of leads
JPH04233244A (en) Integrated-circuit assembly
JP2678696B2 (en) Method for manufacturing semiconductor device
JPH0590480A (en) Lead frame and method of manufacturing semiconductor device using the same
JPH07297348A (en) SEMICONDUCTOR DEVICE, LEAD FRAME USED IN MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP3028153B2 (en) Lead frame manufacturing method
JP2667901B2 (en) Method for manufacturing semiconductor device
JPH0821673B2 (en) Lead frame, semiconductor device using the same, and manufacturing method thereof
JP2697743B2 (en) Resin-sealed semiconductor device
JPH0720925Y2 (en) Lead frame
JP2515882B2 (en) Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device
JP2003007954A (en) Method for manufacturing resin-encapsulated semiconductor device
JP2568057B2 (en) Integrated circuit device
JPH0364058A (en) Lead frame, semiconductor device using same and manufacture thereof
JPH07249708A (en) Semiconductor device and its mounting structure
JPS5998544A (en) Semiconductor device and manufacture thereof
JPH1126643A (en) Semiconductor device