JPH0590699A - 多波長半導体レ−ザ装置の製造方法 - Google Patents
多波長半導体レ−ザ装置の製造方法Info
- Publication number
- JPH0590699A JPH0590699A JP24934991A JP24934991A JPH0590699A JP H0590699 A JPH0590699 A JP H0590699A JP 24934991 A JP24934991 A JP 24934991A JP 24934991 A JP24934991 A JP 24934991A JP H0590699 A JPH0590699 A JP H0590699A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stripe
- stop layer
- width
- etching stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012808 vapor phase Substances 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 239000010408 film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000010884 ion-beam technique Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- OWQWEJKPOUNPPG-UHFFFAOYSA-M chloro(dimethyl)gallane Chemical compound C[Ga](C)Cl OWQWEJKPOUNPPG-UHFFFAOYSA-M 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】本発明は、低しきい値で発振波長自由度が有
り、かつ高出力で埋込み界面をクリ−ンにすることを主
要な目的とする。 【構成】基板上に第１ストップ層，不純物含有の成長
層，第２ストップ層及びノンド−プ成長層を介して異な
る幅を有したストライプ状の開口部を有するマスクを形
成する工程と、前記マスクを用いて前記各成長層及び第
２ストップ層を気相エッチングし、各ストップ層に達
し，ストライプ幅，深さが互いに異なるストライプ溝を
形成する工程と、前記ストライプ溝内に下クラッド層，
量子井戸活性層，上クラッド層及びキャップ層を順次形
成する工程と、前記ストライプ溝内の各層の実効的な幅
に対応する領域を除く箇所にＧａイオンを第２ストップ
層まで注入する工程とを具備することを特徴とする多波
長半導体レ−ザ装置の製造方法。
り、かつ高出力で埋込み界面をクリ−ンにすることを主
要な目的とする。 【構成】基板上に第１ストップ層，不純物含有の成長
層，第２ストップ層及びノンド−プ成長層を介して異な
る幅を有したストライプ状の開口部を有するマスクを形
成する工程と、前記マスクを用いて前記各成長層及び第
２ストップ層を気相エッチングし、各ストップ層に達
し，ストライプ幅，深さが互いに異なるストライプ溝を
形成する工程と、前記ストライプ溝内に下クラッド層，
量子井戸活性層，上クラッド層及びキャップ層を順次形
成する工程と、前記ストライプ溝内の各層の実効的な幅
に対応する領域を除く箇所にＧａイオンを第２ストップ
層まで注入する工程とを具備することを特徴とする多波
長半導体レ−ザ装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理用の多波長半
導体レ−ザ装置の製造方法に関する。
導体レ−ザ装置の製造方法に関する。
【０００２】
【従来の技術】周知の如く、光記録分野の波長多重化に
よる記録密度の向上等、半導体レ−ザに求められる機能
として、高性能な波長可変機能が重要である。
よる記録密度の向上等、半導体レ−ザに求められる機能
として、高性能な波長可変機能が重要である。
【０００３】ところで、波長を可変にする半導体レ−ザ
装置として、例えば図７に示すものが知られている（特
開平１−２７６６８６号）。図中の１は、ｎ型のＧａＡ
ｓ基板である。この基板１上には、２つの異なる幅を有
し，断面が逆テ−パ状の第１溝２ａ，第２溝２ｂを有し
た電流ブロック層３が形成されている。前記第１溝２ａ
の前記基板１上には、ｎ型のＡＩ0.3 Ｇａ0.7Ａｓクラ
ッド層（下クラッド層）４，量子井戸活性層５，ｐ型の
ＡＩ0.3 Ｇａ0.7 Ａｓクラッド層（上クラッド層）６及
びｐ+ 型のＧａＡｓキャップ層７が順次形成されてい
る。前記第２溝２ｂの前記基板１上には、ｎ型のＡＩ
0.3 Ｇａ0.7 Ａｓクラッド層（下クラッド層）８，量子
井戸活性層９，ｐ型のＡＩ0.3 Ｇａ0.7 Ａｓクラッド層
（上クラッド層）10及びｐ+ 型のＧａＡｓキャップ層11
が順次形成されている。前記キャップ層７及び電流ブロ
ック層３の一部上にはｐ側電極12ａが形成され、前記キ
ャップ層11及び電流ブロック層３の一部上にはｐ側電極
12ｂが形成されている。前記基板１の裏面にはｎ側電極
13が形成されている。次に、図７の構成のレ−ザ装置の
動作について説明する。
装置として、例えば図７に示すものが知られている（特
開平１−２７６６８６号）。図中の１は、ｎ型のＧａＡ
ｓ基板である。この基板１上には、２つの異なる幅を有
し，断面が逆テ−パ状の第１溝２ａ，第２溝２ｂを有し
た電流ブロック層３が形成されている。前記第１溝２ａ
の前記基板１上には、ｎ型のＡＩ0.3 Ｇａ0.7Ａｓクラ
ッド層（下クラッド層）４，量子井戸活性層５，ｐ型の
ＡＩ0.3 Ｇａ0.7 Ａｓクラッド層（上クラッド層）６及
びｐ+ 型のＧａＡｓキャップ層７が順次形成されてい
る。前記第２溝２ｂの前記基板１上には、ｎ型のＡＩ
0.3 Ｇａ0.7 Ａｓクラッド層（下クラッド層）８，量子
井戸活性層９，ｐ型のＡＩ0.3 Ｇａ0.7 Ａｓクラッド層
（上クラッド層）10及びｐ+ 型のＧａＡｓキャップ層11
が順次形成されている。前記キャップ層７及び電流ブロ
ック層３の一部上にはｐ側電極12ａが形成され、前記キ
ャップ層11及び電流ブロック層３の一部上にはｐ側電極
12ｂが形成されている。前記基板１の裏面にはｎ側電極
13が形成されている。次に、図７の構成のレ−ザ装置の
動作について説明する。
【０００４】まず、レ−ザ装置に電流注入を行なうと、
前記量子井戸活性層５では活性層幅が狭いために縦モ−
ドは量子準位の０次が飽和し、縦モ−ドが量子準位の１
次で発振する。そのため、高エネルギ側，つまり短波長
で発振する。
前記量子井戸活性層５では活性層幅が狭いために縦モ−
ドは量子準位の０次が飽和し、縦モ−ドが量子準位の１
次で発振する。そのため、高エネルギ側，つまり短波長
で発振する。
【０００５】一方、他方の量子井戸活性層９は、普通に
縦モ−ドが量子準位の０次で発振する。例えば、量子井
戸活性層５の幅を１μｍとし、量子井戸活性層９の幅を
２μｍとし、量子井戸幅を１０ｎｍとすれば、発振波長
が量子井戸活性層５では８１０ｎｍ，量子井戸活性層９
では８４０ｎｍで約３０ｎｍの波長差が得られ、しきい
値電流は１次準位発振の方が０次に比べ３割り程度上昇
する。
縦モ−ドが量子準位の０次で発振する。例えば、量子井
戸活性層５の幅を１μｍとし、量子井戸活性層９の幅を
２μｍとし、量子井戸幅を１０ｎｍとすれば、発振波長
が量子井戸活性層５では８１０ｎｍ，量子井戸活性層９
では８４０ｎｍで約３０ｎｍの波長差が得られ、しきい
値電流は１次準位発振の方が０次に比べ３割り程度上昇
する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
レ−ザ装置は、量子井戸幅が同一であるため、量子準位
の０次と１次を利用するしかないため、その波長の自由
度は限定される。また、量子準位を１次，２次と高次準
位を利用すると、発振波長は短波長になるが、動作電流
が上昇してしまう。特に、高出力にする場合、高次準位
の発振では、発振波長がさらに高次へ移行するために出
力効率が低下する。
レ−ザ装置は、量子井戸幅が同一であるため、量子準位
の０次と１次を利用するしかないため、その波長の自由
度は限定される。また、量子準位を１次，２次と高次準
位を利用すると、発振波長は短波長になるが、動作電流
が上昇してしまう。特に、高出力にする場合、高次準位
の発振では、発振波長がさらに高次へ移行するために出
力効率が低下する。
【０００７】一方、ストライプ幅を１μｍ，２μｍと狭
窄化する場合、再成長埋込み時に、再成長界面の結晶が
劣化し、界面に沿って流れる漏れ電流量が増加する。ま
た、活性層幅が狭いため、両側の結晶の劣化が内部に広
がり、信頼性を著しく劣化させる。
窄化する場合、再成長埋込み時に、再成長界面の結晶が
劣化し、界面に沿って流れる漏れ電流量が増加する。ま
た、活性層幅が狭いため、両側の結晶の劣化が内部に広
がり、信頼性を著しく劣化させる。
【０００８】本発明は上記事情に鑑みてなされたもの
で、低しきい値で発振波長自由度が有り、かつ高出力で
埋込み界面がクリ−ンな多波長半導体レ−ザ装置を提供
することを目的とする。
で、低しきい値で発振波長自由度が有り、かつ高出力で
埋込み界面がクリ−ンな多波長半導体レ−ザ装置を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、化合物半導体
基板上に第１エッチングストップ層，不純物を含有した
成長層，第２エッチングストップ層及びノンド−プ成長
層を介して異なる幅を有したストライプ状の開口部を有
するマスクを形成する工程と、前記マスクを用いて前記
各成長層及び第２エッチングストップ層を気相エッチン
グし、第１・第２エッチングストップ層に達し，ストラ
イプ幅及び深さが互いに異なるストライプ溝を形成する
工程と、前記ストライプ溝内に下クラッド層，量子井戸
活性層，上クラッド層及びキャップ層を順次形成する工
程と、前記ストライプ溝内の各層の実効的な幅に対応す
る領域を除く箇所にＧａイオンを第２エッチングストッ
プ層まで注入する工程と、前記各ストライプ溝内の前記
キャップ層に接続する電極を夫々形成する工程とを具備
することを特徴とする多波長半導体レ−ザ装置の製造方
法である。
基板上に第１エッチングストップ層，不純物を含有した
成長層，第２エッチングストップ層及びノンド−プ成長
層を介して異なる幅を有したストライプ状の開口部を有
するマスクを形成する工程と、前記マスクを用いて前記
各成長層及び第２エッチングストップ層を気相エッチン
グし、第１・第２エッチングストップ層に達し，ストラ
イプ幅及び深さが互いに異なるストライプ溝を形成する
工程と、前記ストライプ溝内に下クラッド層，量子井戸
活性層，上クラッド層及びキャップ層を順次形成する工
程と、前記ストライプ溝内の各層の実効的な幅に対応す
る領域を除く箇所にＧａイオンを第２エッチングストッ
プ層まで注入する工程と、前記各ストライプ溝内の前記
キャップ層に接続する電極を夫々形成する工程とを具備
することを特徴とする多波長半導体レ−ザ装置の製造方
法である。
【００１０】
【作用】本発明において、第１・第２エッチングストッ
プ層を含むウェハの表面にａ−Ｓｉ膜又はＳｉＯ2 膜の
極薄膜を形成し、Ｇａ+ イオンビ−ム又は電子ビ−ムを
μｍ以下に絞って直接パタ−ニングすると、物理的なス
パッタを同じ作用で窓開けができる（図２参照）。その
後、図８のようにＡｓ雰囲気中でＨＣＩガスで気相エッ
チングすると、ＡＩ組成によりエッチング速度の選択性
が生じる。この効果と、マスクの窓の幅によりエッチン
グの深さが異なる。この状態でジメチルガリウムクロラ
イド（ＤＭＧａＣＩ）を含むＭＯＶＰＥで、ストライプ
溝内にダブルヘテロ接合構造を選択的に形成する。この
時、溝の深さが深いと成長速度が早く、つまり量子井戸
幅が厚くなる（図４参照）。
プ層を含むウェハの表面にａ−Ｓｉ膜又はＳｉＯ2 膜の
極薄膜を形成し、Ｇａ+ イオンビ−ム又は電子ビ−ムを
μｍ以下に絞って直接パタ−ニングすると、物理的なス
パッタを同じ作用で窓開けができる（図２参照）。その
後、図８のようにＡｓ雰囲気中でＨＣＩガスで気相エッ
チングすると、ＡＩ組成によりエッチング速度の選択性
が生じる。この効果と、マスクの窓の幅によりエッチン
グの深さが異なる。この状態でジメチルガリウムクロラ
イド（ＤＭＧａＣＩ）を含むＭＯＶＰＥで、ストライプ
溝内にダブルヘテロ接合構造を選択的に形成する。この
時、溝の深さが深いと成長速度が早く、つまり量子井戸
幅が厚くなる（図４参照）。
【００１１】そして、ストライプ幅及び深さを変えるこ
とにより、量子井戸幅を変化させることができ、実効的
な活性層幅はＧａ+ イオンビ−ムをウェハ表面から注入
して、幅を制御する。これら一連のプロセスは、炉内で
の一貫プロセスのために例えば通常再成長する場合に
は、下部クラッド層を比較的に厚く成長させて、酸化，
歪を緩和させる必要があるが、本発明のプロセスでは、
直接下部クラッド層無しで光導波路層を形成することも
可能であり、素子の信頼性が優れている。
とにより、量子井戸幅を変化させることができ、実効的
な活性層幅はＧａ+ イオンビ−ムをウェハ表面から注入
して、幅を制御する。これら一連のプロセスは、炉内で
の一貫プロセスのために例えば通常再成長する場合に
は、下部クラッド層を比較的に厚く成長させて、酸化，
歪を緩和させる必要があるが、本発明のプロセスでは、
直接下部クラッド層無しで光導波路層を形成することも
可能であり、素子の信頼性が優れている。
【００１２】
【実施例】以下、本発明の一実施例に係る多波長半導体
レ−ザ装置の製造方法について図１〜図６を参照して説
明する。
レ−ザ装置の製造方法について図１〜図６を参照して説
明する。
【００１３】(1) まず、（１００）ｎ型ＧａＡｓ基板31
上に、ＭＯＶＰＥ技術により、ｎ型ＡＩ0.5 Ｇａ0.5 Ａ
ｓ層32、ｎ型ＡＩ0.3 Ｇａ0.7 Ａｓエッチングストップ
層（以下、第１ストップ層と呼ぶ）33、ｎ型ＧａＡｓ層
34、ｎ型ＡＩ0.5 Ｇａ0.5Ａｓエッチングストップ層
（以下、第２ストップ層と呼ぶ）35、及びノンド−プＧ
ａＡｓ層36を順次成長させた。ここで、前記ＡＩ0.5 Ｇ
ａ0.5 Ａｓ層32はＳｉド−プ，不純物濃度１×1017cm-3
で厚み２．０μｍ、第１ストップ層33はＳｉド−プ，不
純物濃度１×1017cm-3で厚み０．１μｍ、ｎ型ＧａＡｓ
層34はＳｉド−プ，不純物濃度１×1018cm-3で厚み０．
４μｍ、第２ストップ層35の厚み０．０５μｍ、ノンド
−プＧａＡｓ層36の厚みは１．６μｍである。つづい
て、前記ノンド−プＧａＡｓ層36上に、プラズマＣＶＤ
により厚さ３ｎｍのａ−Ｓｉ膜37を成長した（図１）。
上に、ＭＯＶＰＥ技術により、ｎ型ＡＩ0.5 Ｇａ0.5 Ａ
ｓ層32、ｎ型ＡＩ0.3 Ｇａ0.7 Ａｓエッチングストップ
層（以下、第１ストップ層と呼ぶ）33、ｎ型ＧａＡｓ層
34、ｎ型ＡＩ0.5 Ｇａ0.5Ａｓエッチングストップ層
（以下、第２ストップ層と呼ぶ）35、及びノンド−プＧ
ａＡｓ層36を順次成長させた。ここで、前記ＡＩ0.5 Ｇ
ａ0.5 Ａｓ層32はＳｉド−プ，不純物濃度１×1017cm-3
で厚み２．０μｍ、第１ストップ層33はＳｉド−プ，不
純物濃度１×1017cm-3で厚み０．１μｍ、ｎ型ＧａＡｓ
層34はＳｉド−プ，不純物濃度１×1018cm-3で厚み０．
４μｍ、第２ストップ層35の厚み０．０５μｍ、ノンド
−プＧａＡｓ層36の厚みは１．６μｍである。つづい
て、前記ノンド−プＧａＡｓ層36上に、プラズマＣＶＤ
により厚さ３ｎｍのａ−Ｓｉ膜37を成長した（図１）。
【００１４】(2) 次に、前記ａ−Ｓｉ膜37上に、集束Ｇ
ａイオンビ−ム（加速電圧20ＫｅＶ，ド−ズ量５×1014
cm-2）で、幅（Ｗ1 ）４μｍ，幅（Ｗ2 ）８μｍの平行
するストライプを間隔８０μｍで直接描画する（図
２）。
ａイオンビ−ム（加速電圧20ＫｅＶ，ド−ズ量５×1014
cm-2）で、幅（Ｗ1 ）４μｍ，幅（Ｗ2 ）８μｍの平行
するストライプを間隔８０μｍで直接描画する（図
２）。
【００１５】(3) 次に、窓の開いたウェハをＭＯＶＰＥ
炉へ移動させ、８５０℃でＡｓ圧下でＨＣＩガスでエッ
チングした。エッチング深さは、狭いストライプの深さ
が第２ストップ層35で止まる深さとする。この場合、広
いストライプでは、オ−バ−エッチングにより第２スト
ップ層35はエッチング除去され、エッチング速度が早い
ｎ型ＧａＡｓ層34を除去し、第１ストップ層33で止まる
（図３）。なお、図中の38ａを狭いストライプ溝、38ｂ
を広いストライプ溝を示す。
炉へ移動させ、８５０℃でＡｓ圧下でＨＣＩガスでエッ
チングした。エッチング深さは、狭いストライプの深さ
が第２ストップ層35で止まる深さとする。この場合、広
いストライプでは、オ−バ−エッチングにより第２スト
ップ層35はエッチング除去され、エッチング速度が早い
ｎ型ＧａＡｓ層34を除去し、第１ストップ層33で止まる
（図３）。なお、図中の38ａを狭いストライプ溝、38ｂ
を広いストライプ溝を示す。
【００１６】(4) 次に、ＭＯＶＰＥ炉内温度を７００℃
の成長温度に下げ、成長圧力１０Ｔorr 以下で続いて溝
内にＤＥＧａＣＩを含むＭＯＶＰＥ法でダブルヘテロ構
造を成長する。つまり、以下に述べるように、狭いスト
ライプ溝内で層厚を制御する。
の成長温度に下げ、成長圧力１０Ｔorr 以下で続いて溝
内にＤＥＧａＣＩを含むＭＯＶＰＥ法でダブルヘテロ構
造を成長する。つまり、以下に述べるように、狭いスト
ライプ溝内で層厚を制御する。
【００１７】最初、狭いストライプ溝38ａ内へ、ｎ型Ａ
Ｉ0.45Ｇａ0.55Ａｓクラッド層（以下、下部クラッド層
と呼ぶ）39、活性層40、ｐ型ＡＩ0.45Ｇａ0.55Ａｓクラ
ッド層（以下、上部クラッド層と呼ぶ）41、及びｐ+ 型
ＧａＡｓキャップ層42を選択的に成長させた。但し、前
記下部クラッド層39はＳｉド−プ，不純物濃度１×1017
cm-3で厚み０．４μｍ、活性層40は量子井戸幅５ｎｍの
ＧａＡｓ，ＡＩＡｓバリア幅５ｎｍを２周期、上部クラ
ッド層41はＭｇド−プ，不純物濃度７×1017cm-3で厚み
０．４μｍである。
Ｉ0.45Ｇａ0.55Ａｓクラッド層（以下、下部クラッド層
と呼ぶ）39、活性層40、ｐ型ＡＩ0.45Ｇａ0.55Ａｓクラ
ッド層（以下、上部クラッド層と呼ぶ）41、及びｐ+ 型
ＧａＡｓキャップ層42を選択的に成長させた。但し、前
記下部クラッド層39はＳｉド−プ，不純物濃度１×1017
cm-3で厚み０．４μｍ、活性層40は量子井戸幅５ｎｍの
ＧａＡｓ，ＡＩＡｓバリア幅５ｎｍを２周期、上部クラ
ッド層41はＭｇド−プ，不純物濃度７×1017cm-3で厚み
０．４μｍである。
【００１８】ここで、１０Ｔorr 以下の減圧下での選択
成長において、溝幅１０μｍ以下で深さが１．５μｍ以
上では成長速度が深さが１μｍ以下に比べて1.5 〜2.0
倍と早い。本発明では、この性質を利用して狭いストラ
イプ溝38ａ内への選択埋込み成長時の成長層厚みを可変
にしている。従って、広いストライプ溝38ｂ内での各層
厚パラメ−タは次のようになる。
成長において、溝幅１０μｍ以下で深さが１．５μｍ以
上では成長速度が深さが１μｍ以下に比べて1.5 〜2.0
倍と早い。本発明では、この性質を利用して狭いストラ
イプ溝38ａ内への選択埋込み成長時の成長層厚みを可変
にしている。従って、広いストライプ溝38ｂ内での各層
厚パラメ−タは次のようになる。
【００１９】即ち、ｎ型ＡＩ0.45Ｇａ0.55Ａｓ層43は
０．６〜０．８μｍ、活性層44はＧａＡｓ量子井戸幅８
ｎｍ，ＡＩＡｓバリア幅８ｎｍとなり、ｐ型ＡＩ0.45Ｇ
ａ0.55Ａｓクラッド層45は１μｍ、最後のｐ+ 型ＧａＡ
ｓキャップ層46の厚さは変わらず０．４μｍとなる（図
４）。
０．６〜０．８μｍ、活性層44はＧａＡｓ量子井戸幅８
ｎｍ，ＡＩＡｓバリア幅８ｎｍとなり、ｐ型ＡＩ0.45Ｇ
ａ0.55Ａｓクラッド層45は１μｍ、最後のｐ+ 型ＧａＡ
ｓキャップ層46の厚さは変わらず０．４μｍとなる（図
４）。
【００２０】(5) 次に、ＳｉＯ2 からなる絶縁膜47を厚
み５００ｎｍ選択パタ−ニングし、ストライプ中央部の
み幅２μｍ残した。つづいて、前記絶縁膜47の上方より
Ｇａ+ イオンビ−ム（ド−ズ量４×1014cm-2）を第１ス
トップ層33まで注入した（図５）。
み５００ｎｍ選択パタ−ニングし、ストライプ中央部の
み幅２μｍ残した。つづいて、前記絶縁膜47の上方より
Ｇａ+ イオンビ−ム（ド−ズ量４×1014cm-2）を第１ス
トップ層33まで注入した（図５）。
【００２１】(6) 次に、前記絶縁膜47を除去した後、前
記基板31の裏面にｐ側電極48を形成した。つづいて、ノ
ンド−プＧａＡｓ層36及びキャップ層42，46上にｐ側電
極49を形成した。更に、前記ｐ側電極49を絶縁膜50で２
分割してｐ側電極49ａ，49ｂとし、２素子からなる多波
長半導体レ−ザを製造した（図６）。
記基板31の裏面にｐ側電極48を形成した。つづいて、ノ
ンド−プＧａＡｓ層36及びキャップ層42，46上にｐ側電
極49を形成した。更に、前記ｐ側電極49を絶縁膜50で２
分割してｐ側電極49ａ，49ｂとし、２素子からなる多波
長半導体レ−ザを製造した（図６）。
【００２２】こうして得られた多波長半導体レ−ザ装置
の動作は、次に述べる通りである。つまり、ｐ側電極49
ａ，49ｂより注入されたキャリアは、Ｇａ+ イオン注入
領域（図６の点々領域）が高抵抗領域となっているた
め、活性層40，44へ流れ込む。これらの活性層で、キャ
リアの再結合により生じた光は、活性層の両サイドが無
秩序化により屈折率が低下しているために、水平横方向
に拡がり、光吸収されることが小さく、共振器端面で光
帰還を繰り返し、光増幅，やがてレ−ザ発振が生じる。
の動作は、次に述べる通りである。つまり、ｐ側電極49
ａ，49ｂより注入されたキャリアは、Ｇａ+ イオン注入
領域（図６の点々領域）が高抵抗領域となっているた
め、活性層40，44へ流れ込む。これらの活性層で、キャ
リアの再結合により生じた光は、活性層の両サイドが無
秩序化により屈折率が低下しているために、水平横方向
に拡がり、光吸収されることが小さく、共振器端面で光
帰還を繰り返し、光増幅，やがてレ−ザ発振が生じる。
【００２３】しかして、上記実施例によれば、量産性，
制御性に優れたＭＯＶＰＥ技術を利用でき、集束イオン
ビ−ム直接描画，ＨＣＩガスによる気相エッチングでス
トライプ溝38ａ，38ｂを形成した後、それに続くダブル
ヘテロ接合構造の選択成長とで一貫プロセスが可能であ
る。従って、空気中にウェハをさらすことがなく、連続
してプロセスが流れるため、再成長によって生じる結晶
界面の劣化を防止できる。
制御性に優れたＭＯＶＰＥ技術を利用でき、集束イオン
ビ−ム直接描画，ＨＣＩガスによる気相エッチングでス
トライプ溝38ａ，38ｂを形成した後、それに続くダブル
ヘテロ接合構造の選択成長とで一貫プロセスが可能であ
る。従って、空気中にウェハをさらすことがなく、連続
してプロセスが流れるため、再成長によって生じる結晶
界面の劣化を防止できる。
【００２４】
【発明の効果】以上詳述した如く本発明によれば、低し
きい値で発振波長自由度が有り、かつ高出力で埋込み界
面がクリ−ンな多波長半導体レ−ザ装置を提供できる。
きい値で発振波長自由度が有り、かつ高出力で埋込み界
面がクリ−ンな多波長半導体レ−ザ装置を提供できる。
【図１】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、基板上に各成長層
を形成した状態を示す断面図。
置の製造方法に一工程を示すもので、基板上に各成長層
を形成した状態を示す断面図。
【図２】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、集束Ｇａイオンビ
−ムで所定の幅を有するストライプを描画した状態を示
す断面図。
置の製造方法に一工程を示すもので、集束Ｇａイオンビ
−ムで所定の幅を有するストライプを描画した状態を示
す断面図。
【図３】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、ＨＣＩガスを用い
てストライプ溝を形成した状態を示す断面図。
置の製造方法に一工程を示すもので、ＨＣＩガスを用い
てストライプ溝を形成した状態を示す断面図。
【図４】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、ストライプ溝内に
各成長層を形成した状態を示す断面図。
置の製造方法に一工程を示すもので、ストライプ溝内に
各成長層を形成した状態を示す断面図。
【図５】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、実効的な活性層幅
を制御する目的から所定の領域Ｇａイオンを注入した状
態を示す断面図。
置の製造方法に一工程を示すもので、実効的な活性層幅
を制御する目的から所定の領域Ｇａイオンを注入した状
態を示す断面図。
【図６】本発明の一実施例に係る多波長半導体レ−ザ装
置の製造方法に一工程を示すもので、基板の裏面，表面
側に夫々電極を形成した状態を示す断面図。
置の製造方法に一工程を示すもので、基板の裏面，表面
側に夫々電極を形成した状態を示す断面図。
【図７】従来の多波長半導体レ−ザ装置の断面図。
【図８】図２でＨＣＩガスを用いて各成長層をエッチン
グした場合のエッチング深さとエッチング時間との関係
を示す特性図。
グした場合のエッチング深さとエッチング時間との関係
を示す特性図。
31…ｎ型ＧａＡｓ基板、32…ｎ型ＡＩ0.5 Ｇａ0.5 Ａｓ
層、33…第１ストップ層、34…ｎ型ＧａＡｓ層、35…第
２ストップ層、36…ノンド−プＧａＡｓ層、３７…ａ−
Ｓｉ膜、３８ａ，38ｂ…ストライプ溝、39…下部クラッ
ド層、40，44…活性層、41…上部クラッド層、42，46…
ｐ+ 型ＧａＡｓキャップ、43…ｎ型ＡＩ0.45Ｇａ0.55Ａ
ｓ層、45…ｐ型ＡＩ0.45Ｇａ0.55Ａｓクラッド層、47…
絶縁膜、48…ｎ側電極、49ａ，49ｂ…ｐ側電極。
層、33…第１ストップ層、34…ｎ型ＧａＡｓ層、35…第
２ストップ層、36…ノンド−プＧａＡｓ層、３７…ａ−
Ｓｉ膜、３８ａ，38ｂ…ストライプ溝、39…下部クラッ
ド層、40，44…活性層、41…上部クラッド層、42，46…
ｐ+ 型ＧａＡｓキャップ、43…ｎ型ＡＩ0.45Ｇａ0.55Ａ
ｓ層、45…ｐ型ＡＩ0.45Ｇａ0.55Ａｓクラッド層、47…
絶縁膜、48…ｎ側電極、49ａ，49ｂ…ｐ側電極。
Claims (1)
- 【請求項１】 化合物半導体基板上に第１エッチングス
トップ層，不純物を含有した成長層，第２エッチングス
トップ層及びノンド−プ成長層を介して異なる幅を有し
たストライプ状の開口部を有するマスクを形成する工程
と、前記マスクを用いて前記各成長層及び第２エッチン
グストップ層を気相エッチングし、第１・第２エッチン
グストップ層に達し，ストライプ幅及び深さが互いに異
なるストライプ溝を形成する工程と、前記ストライプ溝
内に下クラッド層，量子井戸活性層，上クラッド層及び
キャップ層を順次形成する工程と、前記ストライプ溝内
の各層の実効的な幅に対応する領域を除く箇所にＧａイ
オンを第２エッチングストップ層まで注入する工程と、
前記各ストライプ溝内の前記キャップ層に接続する電極
を夫々形成する工程とを具備することを特徴とする多波
長半導体レ−ザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24934991A JPH0590699A (ja) | 1991-09-27 | 1991-09-27 | 多波長半導体レ−ザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24934991A JPH0590699A (ja) | 1991-09-27 | 1991-09-27 | 多波長半導体レ−ザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590699A true JPH0590699A (ja) | 1993-04-09 |
Family
ID=17191706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24934991A Withdrawn JPH0590699A (ja) | 1991-09-27 | 1991-09-27 | 多波長半導体レ−ザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590699A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982799A (en) * | 1994-09-14 | 1999-11-09 | Xerox Corporation | Multiple-wavelength laser diode array using quantum well band filling |
| WO2007046317A1 (ja) * | 2005-10-21 | 2007-04-26 | Rohm Co., Ltd. | 半導体レーザ発光装置及びその製造方法 |
-
1991
- 1991-09-27 JP JP24934991A patent/JPH0590699A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982799A (en) * | 1994-09-14 | 1999-11-09 | Xerox Corporation | Multiple-wavelength laser diode array using quantum well band filling |
| WO2007046317A1 (ja) * | 2005-10-21 | 2007-04-26 | Rohm Co., Ltd. | 半導体レーザ発光装置及びその製造方法 |
| JP2007115974A (ja) * | 2005-10-21 | 2007-05-10 | Rohm Co Ltd | ２波長型半導体レーザ発光装置及びその製造方法 |
| US7860138B2 (en) | 2005-10-21 | 2010-12-28 | Rohm Co., Ltd. | Semiconductor laser light emitting device and method for manufacturing same |
| KR101006267B1 (ko) * | 2005-10-21 | 2011-01-06 | 로무 가부시키가이샤 | 반도체 레이저 발광 장치 및 그 제조 방법 |
| US8102892B2 (en) | 2005-10-21 | 2012-01-24 | Rohm Co., Ltd. | Semiconductor laser light emitting device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764669A (en) | Semiconductor laser including disordered window regions | |
| US5661743A (en) | Semiconductor laser | |
| US5757835A (en) | Semiconductor laser device | |
| JPH02129986A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3775724B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| US7430228B2 (en) | Semiconductor laser device and method of producing the same | |
| US5588016A (en) | Semiconductor laser device | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JPH0590699A (ja) | 多波長半導体レ−ザ装置の製造方法 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| US7037743B2 (en) | Semiconductor device and method for producing the same | |
| JP4048695B2 (ja) | 半導体混晶層の製造方法、及び半導体デバイスと半導体発光素子 | |
| JPH0149030B2 (ja) | ||
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP2550725B2 (ja) | 半導体レーザとその製造方法 | |
| KR19990009567A (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPH10209562A (ja) | 半導体レーザ素子の製造方法 | |
| JP3238971B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH0923039A (ja) | 半導体レーザの製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2869875B2 (ja) | 光集積回路の製造方法 | |
| JPH05167186A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0125238B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |