JPH0590898A - フイルタ回路 - Google Patents
フイルタ回路Info
- Publication number
- JPH0590898A JPH0590898A JP24624191A JP24624191A JPH0590898A JP H0590898 A JPH0590898 A JP H0590898A JP 24624191 A JP24624191 A JP 24624191A JP 24624191 A JP24624191 A JP 24624191A JP H0590898 A JPH0590898 A JP H0590898A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- pass filter
- characteristic
- emphasis
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】少ない素子数で目的のフィルタ特性を実現す
る。 【構成】原信号と、原信号をハイパスフィルタ６０に通
した信号とを合成して所定のフィルタ特性を得るように
したフィルタ回路において、ハイパスフィルタ６０は、
ＩＩＲ型ハイパスフィルタ６０Ａとこれに縦続接続され
たＦＩＲ型ハイパスフィルタ６０Ｂとで構成され、両ハ
イパスフィルタ６０Ａ，６０Ｂはその振幅特性がほぼ同
じで、位相特性が逆特性のものが使用される。これによ
って、対称型のトランスバーサルフィルタを使用しない
でも目的のフィルタ特性が実現されるので、対称型のト
ランスバーサルフィルタを使用した場合に比し構成素子
数を大幅に削減できる。
る。 【構成】原信号と、原信号をハイパスフィルタ６０に通
した信号とを合成して所定のフィルタ特性を得るように
したフィルタ回路において、ハイパスフィルタ６０は、
ＩＩＲ型ハイパスフィルタ６０Ａとこれに縦続接続され
たＦＩＲ型ハイパスフィルタ６０Ｂとで構成され、両ハ
イパスフィルタ６０Ａ，６０Ｂはその振幅特性がほぼ同
じで、位相特性が逆特性のものが使用される。これによ
って、対称型のトランスバーサルフィルタを使用しない
でも目的のフィルタ特性が実現されるので、対称型のト
ランスバーサルフィルタを使用した場合に比し構成素子
数を大幅に削減できる。
Description
【０００１】
【産業上の利用分野】この発明は、ハイビジョン用アナ
ログＶＴＲのエンファシス回路やデエンファシス回路な
どに適用して好適なフィルタ回路に関する。
ログＶＴＲのエンファシス回路やデエンファシス回路な
どに適用して好適なフィルタ回路に関する。
【０００２】
【従来の技術】ハイビジョン用のアナログＶＴＲは図７
に示すように構成することができる。同図において、１
０Ｒはその記録系を、１０Ｐはその再生系を示す。記録
系１０Ｒから説明する。
に示すように構成することができる。同図において、１
０Ｒはその記録系を、１０Ｐはその再生系を示す。記録
系１０Ｒから説明する。
【０００３】輝度信号Ｙおよび一対の色差信号Ｂ−Ｙ，
Ｒ−Ｙは夫々ローパスフィルタ１，２，３で帯域制限さ
れたのちＡ／Ｄ変換器４，５，６によってディジタル信
号に変換される。ディジタル化された輝度信号Ｙおよび
一対の色差信号Ｂ−Ｙ，Ｒ−Ｙは夫々垂直方向のノンリ
ニアエンファシス回路７，８，９に供給されて、垂直方
向のエッジが強調されると共に、輝度レベル変化の大き
い部分については余りエッジが強調されないようなノン
リニア特性となされる。
Ｒ−Ｙは夫々ローパスフィルタ１，２，３で帯域制限さ
れたのちＡ／Ｄ変換器４，５，６によってディジタル信
号に変換される。ディジタル化された輝度信号Ｙおよび
一対の色差信号Ｂ−Ｙ，Ｒ−Ｙは夫々垂直方向のノンリ
ニアエンファシス回路７，８，９に供給されて、垂直方
向のエッジが強調されると共に、輝度レベル変化の大き
い部分については余りエッジが強調されないようなノン
リニア特性となされる。
【０００４】垂直方向にエンファシスがかけられた輝度
信号および一対の色差信号Ｂ−Ｙ，Ｒ−Ｙは、シャフリ
ング機能をもった時分割多重回路（ＴＤＭ回路）１１に
おいて時分割圧縮多重処理とシャフリング処理が行なわ
れる。すなわち、色差信号が圧縮されて一対の色差信号
が輝度信号Ｙに多重される。映像信号を２チャネル記録
する場合には、例えば、Ａチャネルでは色差信号Ｂ−Ｙ
が時間軸圧縮されて圧縮色差信号と輝度信号Ｙとがこの
順序で時分割多重された映像信号が生成され、Ｂチャネ
ルでは色差信号Ｒ−Ｙが時間軸圧縮されて圧縮色差信号
と輝度信号Ｙとがこの順序で時間軸多重された映像信号
が生成される。その後、各チャネルに対してシャフリン
グ処理が施される。１２は、記録系１０Ｒにおいて使用
される各種クロックを生々するためのクロック発生回路
である。
信号および一対の色差信号Ｂ−Ｙ，Ｒ−Ｙは、シャフリ
ング機能をもった時分割多重回路（ＴＤＭ回路）１１に
おいて時分割圧縮多重処理とシャフリング処理が行なわ
れる。すなわち、色差信号が圧縮されて一対の色差信号
が輝度信号Ｙに多重される。映像信号を２チャネル記録
する場合には、例えば、Ａチャネルでは色差信号Ｂ−Ｙ
が時間軸圧縮されて圧縮色差信号と輝度信号Ｙとがこの
順序で時分割多重された映像信号が生成され、Ｂチャネ
ルでは色差信号Ｒ−Ｙが時間軸圧縮されて圧縮色差信号
と輝度信号Ｙとがこの順序で時間軸多重された映像信号
が生成される。その後、各チャネルに対してシャフリン
グ処理が施される。１２は、記録系１０Ｒにおいて使用
される各種クロックを生々するためのクロック発生回路
である。
【０００５】時分割多重処理およびシャフリング処理が
施された映像信号ＳＡ，ＳＢは夫々水平ノンリニアエン
ファシス回路１３，１４に供給されて、今度は水平方向
におけるノンリニアなエンファシス処理が行なわれる。
その後、これらに信号発生回路１５より出力された同期
信号やバースト信号などが付加され、その状態でＤ／Ａ
変換器１６，１７に供給されてアナログ信号に変換され
る。アナログ化された映像信号ＳＡ，ＳＢはローパスフ
ィルタ１８，１９によって帯域制限されたのち、ＣＲ回
路で構成されたリニアな水平エンファシス回路２０，２
１を経てＦＭ変調器２２，２３に供給されて記録に適す
るようにＦＭ変調が行なわれる。そして、その後記録ア
ンプ２４，２５を介して専用の磁気ヘッド（図示はしな
い）を用いて２チャネル記録される。
施された映像信号ＳＡ，ＳＢは夫々水平ノンリニアエン
ファシス回路１３，１４に供給されて、今度は水平方向
におけるノンリニアなエンファシス処理が行なわれる。
その後、これらに信号発生回路１５より出力された同期
信号やバースト信号などが付加され、その状態でＤ／Ａ
変換器１６，１７に供給されてアナログ信号に変換され
る。アナログ化された映像信号ＳＡ，ＳＢはローパスフ
ィルタ１８，１９によって帯域制限されたのち、ＣＲ回
路で構成されたリニアな水平エンファシス回路２０，２
１を経てＦＭ変調器２２，２３に供給されて記録に適す
るようにＦＭ変調が行なわれる。そして、その後記録ア
ンプ２４，２５を介して専用の磁気ヘッド（図示はしな
い）を用いて２チャネル記録される。
【０００６】水平エンファシス回路として、水平ノンリ
ニアエンファシス回路１３，１４と、リニアな水平エン
ファシス回路２０，２１を設けたのは、リニアな水平エ
ンファシス回路２０，２１だけでは平坦な画面（小振幅
時の画面）でのノイズ軽減効果が少ないため、水平ノン
リニアなエンファシス回路１３，１４を設けて特に平坦
な画面での、つまり小振幅時のエンファシス量を大きく
してノイズ軽減効果を大きくするためである。
ニアエンファシス回路１３，１４と、リニアな水平エン
ファシス回路２０，２１を設けたのは、リニアな水平エ
ンファシス回路２０，２１だけでは平坦な画面（小振幅
時の画面）でのノイズ軽減効果が少ないため、水平ノン
リニアなエンファシス回路１３，１４を設けて特に平坦
な画面での、つまり小振幅時のエンファシス量を大きく
してノイズ軽減効果を大きくするためである。
【０００７】再生系１０Ｐにおいては、まず上述した磁
気ヘッドによって再生された映像信号がヘッドアンプ３
０，３１を介してＦＭ復調器３２，３３に供給されて映
像信号がＦＭ復調されると共に、水平デエンファシス回
路３４，３５、ローパスフィルタ３６，３７を経てＡ／
Ｄ変換器３８，３９に供給されてディジタル変換され
る。
気ヘッドによって再生された映像信号がヘッドアンプ３
０，３１を介してＦＭ復調器３２，３３に供給されて映
像信号がＦＭ復調されると共に、水平デエンファシス回
路３４，３５、ローパスフィルタ３６，３７を経てＡ／
Ｄ変換器３８，３９に供給されてディジタル変換され
る。
【０００８】ローパスフィルタ３６，３７の出力はさら
に再生系１０Ｐのディジタル信号処理で使用されるクロ
ックを生成するために各チャネルごとにクロック発生回
路４３，４４にも供給される。
に再生系１０Ｐのディジタル信号処理で使用されるクロ
ックを生成するために各チャネルごとにクロック発生回
路４３，４４にも供給される。
【０００９】Ａ／Ｄ変換された映像信号は水平ノンリニ
ア・デエンファシス回路４０，４１で水平方向における
デエンファシス処理がなされる。デエンファシス処理が
終了すると、デシャフリング機能をもった時分割分離回
路４２に供給される。
ア・デエンファシス回路４０，４１で水平方向における
デエンファシス処理がなされる。デエンファシス処理が
終了すると、デシャフリング機能をもった時分割分離回
路４２に供給される。
【００１０】時分割分離回路４２では、まず時間軸が補
正されると共に（ＴＢＣ処理）、時間軸圧縮された映像
信号Ａ，Ｂに対するデシャフリング処理と色差信号Ｂ−
Ｙ，Ｒ−Ｙの時間軸伸長分離処理が行なわれて、時間軸
が揃った輝度信号Ｙと一対の色差信号Ｂ−Ｙ，Ｒ−Ｙに
戻される。
正されると共に（ＴＢＣ処理）、時間軸圧縮された映像
信号Ａ，Ｂに対するデシャフリング処理と色差信号Ｂ−
Ｙ，Ｒ−Ｙの時間軸伸長分離処理が行なわれて、時間軸
が揃った輝度信号Ｙと一対の色差信号Ｂ−Ｙ，Ｒ−Ｙに
戻される。
【００１１】これら輝度信号Ｙと一対の色差信号Ｂ−
Ｙ，Ｒ−Ｙは垂直方向のノンリニア・デエンファシス回
路４５，４６，４７で垂直方向におけるデエンファシス
処理が施されて元の周波数特性に戻される。その後、Ｄ
／Ａ変換器４８，４９，５０でアナログ信号となされて
からローパスフィルタ５１，５２，５３で帯域制限処理
されて最終的なハイビジョン用の輝度信号Ｙと一対の色
差信号Ｂ−Ｙ，Ｒ−Ｙとなされる。
Ｙ，Ｒ−Ｙは垂直方向のノンリニア・デエンファシス回
路４５，４６，４７で垂直方向におけるデエンファシス
処理が施されて元の周波数特性に戻される。その後、Ｄ
／Ａ変換器４８，４９，５０でアナログ信号となされて
からローパスフィルタ５１，５２，５３で帯域制限処理
されて最終的なハイビジョン用の輝度信号Ｙと一対の色
差信号Ｂ−Ｙ，Ｒ−Ｙとなされる。
【００１２】ところで、このように構成されたＶＴＲ１
０では、水平方向および垂直方向のエッジ強調のため、
上述したように水平方向あるいは垂直方向についてのエ
ンファシス回路およびデエンファシス回路が複数設けら
れている。そして、それらの処理はディジタル処理であ
る。そのため、これらエンファシス回路やデエンファシ
ス回路は図８に示すように構成される場合が多い。
０では、水平方向および垂直方向のエッジ強調のため、
上述したように水平方向あるいは垂直方向についてのエ
ンファシス回路およびデエンファシス回路が複数設けら
れている。そして、それらの処理はディジタル処理であ
る。そのため、これらエンファシス回路やデエンファシ
ス回路は図８に示すように構成される場合が多い。
【００１３】図８は水平方向のノンリニアエンファシス
回路１６の一例を示す系統図であって、端子５５ａには
輝度信号Ｙが入力する。輝度信号Ｙはディジタルハイパ
スフィルタ６０に供給されて所定周波数以上の輝度信号
ＹＨのみ抽出され、その後で係数乗算器５６において適
当な係数Ｋがかけられ、そしてリミッタ５７で所定レベ
ル以上の高域成分に対してリミッタ処理が施される。リ
ミッタされた高域成分ＹＨが合成器５９で同相加算され
る。これによってノンリニアにエッジ強調された輝度信
号Ｙが端子５５ｂに出力される。
回路１６の一例を示す系統図であって、端子５５ａには
輝度信号Ｙが入力する。輝度信号Ｙはディジタルハイパ
スフィルタ６０に供給されて所定周波数以上の輝度信号
ＹＨのみ抽出され、その後で係数乗算器５６において適
当な係数Ｋがかけられ、そしてリミッタ５７で所定レベ
ル以上の高域成分に対してリミッタ処理が施される。リ
ミッタされた高域成分ＹＨが合成器５９で同相加算され
る。これによってノンリニアにエッジ強調された輝度信
号Ｙが端子５５ｂに出力される。
【００１４】回路５８はディジタルハイパスフィルタ６
０によって時間遅れが発生するため、時間調整用として
設けられた遅延素子である。
０によって時間遅れが発生するため、時間調整用として
設けられた遅延素子である。
【００１５】合成器５９に入力する高域成分ＹＨの極性
を反転して逆相加算すれば、このエンファシス回路はデ
エンファシス回路として機能することになる。
を反転して逆相加算すれば、このエンファシス回路はデ
エンファシス回路として機能することになる。
【００１６】ディジタルハイパスフィルタ６０は図９の
ような非巡回型のＦＩＲ型フィルタを使用することがで
きる。同図は対称型のトランスバーサルフィルタであっ
て、ｎ個（ｎは整数）にわたり縦続接続された単位遅延
素子群（６１ａ〜６１ｎ）と（６２ａ〜６２ｎ）が点ｑ
を中心にして直列接続され、そして夫々のタップに係数
設定用の係数乗算器が接続される。
ような非巡回型のＦＩＲ型フィルタを使用することがで
きる。同図は対称型のトランスバーサルフィルタであっ
て、ｎ個（ｎは整数）にわたり縦続接続された単位遅延
素子群（６１ａ〜６１ｎ）と（６２ａ〜６２ｎ）が点ｑ
を中心にして直列接続され、そして夫々のタップに係数
設定用の係数乗算器が接続される。
【００１７】すなわち、接続点ｑに係数ａ0の係数乗算
器６３が設けられる他、単位遅延素子群（６１ａ〜６１
ｎ）と（６２ａ〜６２ｎ）の各タップには係数がａ1〜
ａnの係数乗算器（６４ａ〜６４ｎ），（６５ａ〜６５
ｎ）が設けられる。６６は加算器を示す。
器６３が設けられる他、単位遅延素子群（６１ａ〜６１
ｎ）と（６２ａ〜６２ｎ）の各タップには係数がａ1〜
ａnの係数乗算器（６４ａ〜６４ｎ），（６５ａ〜６５
ｎ）が設けられる。６６は加算器を示す。
【００１８】このように接続点ｑを中心にして左右対称
に構成されているので、単位遅延素子数は２ｎ個使用さ
れ、係数乗算器の個数は（２ｎ＋１）となる。また、加
算器６６は実際には単位遅延素子数と同数の２ｎ個使用
されている。接続点ｑを中心に左右対称構成とするの
は、周知のようにこのディジタルハイパスフィルタ６０
の位相特性をリニアにするためである。
に構成されているので、単位遅延素子数は２ｎ個使用さ
れ、係数乗算器の個数は（２ｎ＋１）となる。また、加
算器６６は実際には単位遅延素子数と同数の２ｎ個使用
されている。接続点ｑを中心に左右対称構成とするの
は、周知のようにこのディジタルハイパスフィルタ６０
の位相特性をリニアにするためである。
【００１９】
【発明が解決しようとする課題】このように、従来のフ
ィルタ回路ではリニア型であろうと、ノンリニア型であ
ろうと、何れの場合においてもディジタルハイパスフィ
ルタ６０自身の位相特性をリニア特性とするためには、
図９のように左右対称型としなければならないので、上
述したようにフィルタを構成する素子数（単位遅延素
子、係数乗算器および加算器）が多くなり、コストアッ
プを招来する原因となっていた。
ィルタ回路ではリニア型であろうと、ノンリニア型であ
ろうと、何れの場合においてもディジタルハイパスフィ
ルタ６０自身の位相特性をリニア特性とするためには、
図９のように左右対称型としなければならないので、上
述したようにフィルタを構成する素子数（単位遅延素
子、係数乗算器および加算器）が多くなり、コストアッ
プを招来する原因となっていた。
【００２０】そこで、この発明はこのような従来の課題
を解決したものであって、素子数を削減してもリニアな
位相特性が得られるようにしたフィルタ回路を提案する
ものである。
を解決したものであって、素子数を削減してもリニアな
位相特性が得られるようにしたフィルタ回路を提案する
ものである。
【００２１】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、原信号と、原信号をハイパス
フィルタに通した信号とを合成して所定のフィルタ特性
を得るようにしたフィルタ回路において、上記ハイパス
フィルタは、ＩＩＲ型ハイパスフィルタとこれに縦続接
続されたＦＩＲ型ハイパスフィルタとで構成され、両ハ
イパスフィルタはその振幅特性がほぼ同じで、位相特性
が逆特性のものが使用されてなることを特徴とするもの
である。
め、この発明においては、原信号と、原信号をハイパス
フィルタに通した信号とを合成して所定のフィルタ特性
を得るようにしたフィルタ回路において、上記ハイパス
フィルタは、ＩＩＲ型ハイパスフィルタとこれに縦続接
続されたＦＩＲ型ハイパスフィルタとで構成され、両ハ
イパスフィルタはその振幅特性がほぼ同じで、位相特性
が逆特性のものが使用されてなることを特徴とするもの
である。
【００２２】
【作用】図２に示すように、ハイパスフィルタ６０を構
成するＩＩＲ型ハイパスフィルタ６０ＡもＦＩＲ型ハイ
パスフィルタ６０Ｂも、共に構成素子数が少ない。そし
て、両者の振幅特性をほぼ等しくし、位相特性を逆特性
となるように選んであると、位相リニアなハイパスフィ
ルタ特性を持たせることができる。
成するＩＩＲ型ハイパスフィルタ６０ＡもＦＩＲ型ハイ
パスフィルタ６０Ｂも、共に構成素子数が少ない。そし
て、両者の振幅特性をほぼ等しくし、位相特性を逆特性
となるように選んであると、位相リニアなハイパスフィ
ルタ特性を持たせることができる。
【００２３】
【実施例】続いて、この発明に係るフィルタ回路の一例
を上述したハイビジョン用アナログＶＴＲにおいて使用
されるエンファシス回路やデエンファシス回路に適用し
た場合につき、図面を参照して詳細に説明する。
を上述したハイビジョン用アナログＶＴＲにおいて使用
されるエンファシス回路やデエンファシス回路に適用し
た場合につき、図面を参照して詳細に説明する。
【００２４】図１はこの発明に係るフィルタ回路を水平
ノンリニアエンファシス回路１６に適用した場合であっ
て、その基本構成は図８に示す通りであるのでその説明
は省略する。この発明では、同図Ａに示すようにディジ
タルハイパスフィルタ６０がＩＩＲ型ディジタルハイパ
スフィルタ（Infinite Impulse Response HPF）６０Ａ
と、これに縦続接続されたＦＩＲ型ディジタルハイパス
フィルタ（Finite Impulse Response HPF）６０Ｂとで
構成される。
ノンリニアエンファシス回路１６に適用した場合であっ
て、その基本構成は図８に示す通りであるのでその説明
は省略する。この発明では、同図Ａに示すようにディジ
タルハイパスフィルタ６０がＩＩＲ型ディジタルハイパ
スフィルタ（Infinite Impulse Response HPF）６０Ａ
と、これに縦続接続されたＦＩＲ型ディジタルハイパス
フィルタ（Finite Impulse Response HPF）６０Ｂとで
構成される。
【００２５】同図ＢはＩＩＲ型ハイパスフィルタ６０Ａ
とＦＩＲ型ハイパスフィルタ６０Ｂとの接続関係を反転
して構成した場合であって、その場合には図のようにＦ
ＩＲ型ハイパスフィルタ６０Ｂを構成する縦続接続され
た単位遅延素子群からの出力が合成器５９に供給され
る。
とＦＩＲ型ハイパスフィルタ６０Ｂとの接続関係を反転
して構成した場合であって、その場合には図のようにＦ
ＩＲ型ハイパスフィルタ６０Ｂを構成する縦続接続され
た単位遅延素子群からの出力が合成器５９に供給され
る。
【００２６】図２は図１Ａの具体例を示す。ＩＩＲ型ハ
イパスフィルタ６０Ａは図のように１個の単位遅延素子
７１と係数がＫ１（０〈Ｋ１〈１）である係数乗算器７
２と加算器７３および減算器７４とを有し、単位遅延素
子７１で単位時間Ｔ（サンプリング周期）だけ遅延され
た輝度信号が現輝度信号と加算される。そして、この加
算された信号が単位遅延素子７１の入力となると共に、
減算器７４に供給されて遅延輝度信号から減算される。
このように構成することによって所定のハイパスフィル
タ特性となる。
イパスフィルタ６０Ａは図のように１個の単位遅延素子
７１と係数がＫ１（０〈Ｋ１〈１）である係数乗算器７
２と加算器７３および減算器７４とを有し、単位遅延素
子７１で単位時間Ｔ（サンプリング周期）だけ遅延され
た輝度信号が現輝度信号と加算される。そして、この加
算された信号が単位遅延素子７１の入力となると共に、
減算器７４に供給されて遅延輝度信号から減算される。
このように構成することによって所定のハイパスフィル
タ特性となる。
【００２７】その振幅特性は図３の「・」印１１０Ａで
示すようにノンリニア特性となる。またその位相特性も
図４の「・」印１１０Ａで示すようにノンリニア特性と
なる。
示すようにノンリニア特性となる。またその位相特性も
図４の「・」印１１０Ａで示すようにノンリニア特性と
なる。
【００２８】ＦＩＲ型ハイパスフィルタ６０Ｂは非巡回
型であって、しかも非対称型のフィルタ構成が採用され
る。図ではトランスバーサルフィルタ構成のものを使用
した場合であって、ｎ個の単位遅延素子８１ａ〜８１ｎ
が縦続接続され、その夫々より導出されたタップに夫々
値の異なる係数ａ0〜ａnに設定された（ｎ＋１）個の係
数乗算器８２ａ〜８２（ｎ＋１）が接続され、これら係
数乗算器８２ａ〜８２（ｎ＋１）の出力が加算器８３に
供給される。実際の回路構成では、加算器８３はｎ個の
加算器によって構成される。
型であって、しかも非対称型のフィルタ構成が採用され
る。図ではトランスバーサルフィルタ構成のものを使用
した場合であって、ｎ個の単位遅延素子８１ａ〜８１ｎ
が縦続接続され、その夫々より導出されたタップに夫々
値の異なる係数ａ0〜ａnに設定された（ｎ＋１）個の係
数乗算器８２ａ〜８２（ｎ＋１）が接続され、これら係
数乗算器８２ａ〜８２（ｎ＋１）の出力が加算器８３に
供給される。実際の回路構成では、加算器８３はｎ個の
加算器によって構成される。
【００２９】このようにｎ個の単位遅延素子と、（ｎ＋
１）個の係数乗算器とでＦＩＲ型のハイパスフィルタを
構成した場合には、非対称構成であるから、図８の構成
よりも使用素子数が、単位遅延素子、係数乗算器、加算
器ともほぼ１／２となる。
１）個の係数乗算器とでＦＩＲ型のハイパスフィルタを
構成した場合には、非対称構成であるから、図８の構成
よりも使用素子数が、単位遅延素子、係数乗算器、加算
器ともほぼ１／２となる。
【００３０】この構成のときの振幅特性は図３において
「×」印１１０Ｂで示すようなノンリニアな特性となる
が、この発明ではＩＩＲ型ハイパスフィルタ６０Ａとほ
ぼ同じ振幅特性となるように、ＦＩＲ型ハイパスフィル
タ６０Ｂの振幅特性が定められる。
「×」印１１０Ｂで示すようなノンリニアな特性となる
が、この発明ではＩＩＲ型ハイパスフィルタ６０Ａとほ
ぼ同じ振幅特性となるように、ＦＩＲ型ハイパスフィル
タ６０Ｂの振幅特性が定められる。
【００３１】また、その位相特性も図４の「×」印１１
０Ｂで示すようにノンリニア特性となるが、この場合に
はＩＩＲ型ハイパスフィルタ６０Ａの位相特性とは逆特
性となるようにＦＩＲ型ハイパスフィルタ６０Ｂの位相
特性が設定される。
０Ｂで示すようにノンリニア特性となるが、この場合に
はＩＩＲ型ハイパスフィルタ６０Ａの位相特性とは逆特
性となるようにＦＩＲ型ハイパスフィルタ６０Ｂの位相
特性が設定される。
【００３２】このように逆特性に設定すると、両者を合
成したときにはリニアな位相特性となるから、ＩＩＲ型
ハイパスフィルタ６０ＡとＦＩＲ型ハイパスフィルタ６
０Ｂとを組み合わせて使用することによって、図８に示
すハイパスフィルタ６０を対称型に構成したときと同じ
位相特性を実現できる。定量的に説明すると、以下のよ
うになる。
成したときにはリニアな位相特性となるから、ＩＩＲ型
ハイパスフィルタ６０ＡとＦＩＲ型ハイパスフィルタ６
０Ｂとを組み合わせて使用することによって、図８に示
すハイパスフィルタ６０を対称型に構成したときと同じ
位相特性を実現できる。定量的に説明すると、以下のよ
うになる。
【００３３】まず、ＦＩＲ型ハイパスフィルタ６０Ｂの
伝達関数は（数１）のように表わせる。
伝達関数は（数１）のように表わせる。
【００３４】
【数１】
【００３５】そのインパルスレスポンスは（数２）のよ
うになる。
うになる。
【００３６】
【数２】
【００３７】ここで、有限個のインパルス列から次のよ
うにａｉを定める。
うにａｉを定める。
【００３８】
【数３】
【００３９】そうすると、この係数ａｉを用いると、Ｉ
ＩＲ型ハイパスフィルタ６０Ａの伝達関数は次のように
表現できる。
ＩＲ型ハイパスフィルタ６０Ａの伝達関数は次のように
表現できる。
【００４０】
【数４】
【００４１】さて、Ｈ1（ｚ）の複素共役を次のように
定めたとき、両者の積は以下のようになる。
定めたとき、両者の積は以下のようになる。
【００４２】
【数５】
【００４３】（数５）はその位相が零であり、位相直線
であることを示している。次に、複素共役のインパルス
レスレスポンスを求めると次のようになる。
であることを示している。次に、複素共役のインパルス
レスレスポンスを求めると次のようになる。
【００４４】
【数６】
【００４５】したがって、
【００４６】
【数７】
【００４７】（数７）より、
【００４８】
【数８】
【００４９】（数８）において、その第１項は信号遅延
分（Ｚ-n）を除いてその位相が零であることを示してい
る。また、その第２項は次の関係を満たす。
分（Ｚ-n）を除いてその位相が零であることを示してい
る。また、その第２項は次の関係を満たす。
【００５０】
【数９】
【００５１】したがって、今、Ｋ１＝０．４、ｎ＝８
（＝２3）としたときには、（数９）の右辺は、
（＝２3）としたときには、（数９）の右辺は、
【００５２】
【数１０】
【００５３】となることが判る。この値は実用範囲では
十分小さな値であり、したがって振幅や位相特性に与え
る影響は僅少である。
十分小さな値であり、したがって振幅や位相特性に与え
る影響は僅少である。
【００５４】そのため、（数８）は疑似リニア位相特性
となり、ＦＩＲ形ハイパスフィルタ６０Ｂの伝達関数Ｈ
2（ｚ）は、信号遅延分の項を除いて、その振幅特性は
ＩＩＲ形ハイパスフィルタ６０Ａの伝達関数Ｈ1（ｚ）
とほぼ同じで、その位相特性は逆特性となっていること
が判る。
となり、ＦＩＲ形ハイパスフィルタ６０Ｂの伝達関数Ｈ
2（ｚ）は、信号遅延分の項を除いて、その振幅特性は
ＩＩＲ形ハイパスフィルタ６０Ａの伝達関数Ｈ1（ｚ）
とほぼ同じで、その位相特性は逆特性となっていること
が判る。
【００５５】図５はこの発明の他の例を示す。同図はＦ
ＩＲ形ハイパスフィルタ６０Ｂとして縦続型のものを使
用した場合であって、複数本例では、同様に構成された
３個の縦続フィルタ素子９０Ａ，９０Ｂ，９０Ｃを使用
した例を示す。
ＩＲ形ハイパスフィルタ６０Ｂとして縦続型のものを使
用した場合であって、複数本例では、同様に構成された
３個の縦続フィルタ素子９０Ａ，９０Ｂ，９０Ｃを使用
した例を示す。
【００５６】ＩＩＲ型ハイパスフィルタ６０Ａの出力は
ＦＩＲ型ハイパスフィルタ６０Ｂに設けられた係数乗算
器９４（その係数はＫ1−１）を介して初段の縦続フィ
ルタ素子９０Ａに供給される。
ＦＩＲ型ハイパスフィルタ６０Ｂに設けられた係数乗算
器９４（その係数はＫ1−１）を介して初段の縦続フィ
ルタ素子９０Ａに供給される。
【００５７】初段の縦続フィルタ素子９０Ａは１個の遅
延素子９１Ａと１個の係数乗算器９２Ａと１個の加算器
９３Ａとで構成され、単位時間Ｔ（＝Ｚ-1）だけ遅延さ
れた信号と現信号に係数Ｋ1が乗算された信号とが加算
される。この縦続フィルタ素子９０Ａの出力がさらに次
段の縦続フィルタ素子９０Ｂに供給される。
延素子９１Ａと１個の係数乗算器９２Ａと１個の加算器
９３Ａとで構成され、単位時間Ｔ（＝Ｚ-1）だけ遅延さ
れた信号と現信号に係数Ｋ1が乗算された信号とが加算
される。この縦続フィルタ素子９０Ａの出力がさらに次
段の縦続フィルタ素子９０Ｂに供給される。
【００５８】縦続フィルタ素子９０Ｂも初段の縦続フィ
ルタ素子９０Ａと同様に構成されているが、遅延素子９
１Ｂの遅延時間は２Ｔ（＝Ｚ-2）であり、係数乗算器９
２Ｂの係数はＫ1の２乗である。
ルタ素子９０Ａと同様に構成されているが、遅延素子９
１Ｂの遅延時間は２Ｔ（＝Ｚ-2）であり、係数乗算器９
２Ｂの係数はＫ1の２乗である。
【００５９】同様に構成されている終段の縦続フィルタ
素子９０Ｃでは、遅延素子９１Ｃの遅延時間は４Ｔ（＝
Ｚ-4）に選定されており、係数乗算器９２Ｂの係数はＫ
1の４乗に選定されている。遅延素子９５は縦続フィル
タ素子９０Ａ，９０Ｂ，９０Ｃによって生ずる時間遅れ
（＝８Ｔ）を補償するためのものである。時間調整され
た遅延素子９５の出力と終段の縦続フィルタ素子９０Ｃ
の出力とが加算器９６で加算される。
素子９０Ｃでは、遅延素子９１Ｃの遅延時間は４Ｔ（＝
Ｚ-4）に選定されており、係数乗算器９２Ｂの係数はＫ
1の４乗に選定されている。遅延素子９５は縦続フィル
タ素子９０Ａ，９０Ｂ，９０Ｃによって生ずる時間遅れ
（＝８Ｔ）を補償するためのものである。時間調整され
た遅延素子９５の出力と終段の縦続フィルタ素子９０Ｃ
の出力とが加算器９６で加算される。
【００６０】このような縦続型のＦＩＲ型ハイパスフィ
ルタ６０Ｂであっても、その振幅特性はＩＩＲ型のハイ
パスフィルタ６０Ａのそれとほぼ同じで、その位相特性
は逆特性となるようにその伝達関数が選定される。した
がって、このような縦続型のハイパスフィルタ６０Ｂを
使用する場合においても、使用する素子数を削減して目
的とするエンファシス特性を実現できる。縦続接続すべ
きフィルタ素子数は任意である。
ルタ６０Ｂであっても、その振幅特性はＩＩＲ型のハイ
パスフィルタ６０Ａのそれとほぼ同じで、その位相特性
は逆特性となるようにその伝達関数が選定される。した
がって、このような縦続型のハイパスフィルタ６０Ｂを
使用する場合においても、使用する素子数を削減して目
的とするエンファシス特性を実現できる。縦続接続すべ
きフィルタ素子数は任意である。
【００６１】因みに、このように構成したしたときの伝
達関数Ｈ2（ｚ）′は以下のようになる。ただし、（数
１１）は図５に示す縦続フィルタ素子をｍ個（ｍは整
数）縦続接続したときのものである。
達関数Ｈ2（ｚ）′は以下のようになる。ただし、（数
１１）は図５に示す縦続フィルタ素子をｍ個（ｍは整
数）縦続接続したときのものである。
【００６２】
【数１１】
【００６３】図６はＦＩＲ型ハイパスフィルタ６０Ｂと
して図５に示す縦続型のハイパスフィルタを使用したと
きの、図１Ｂに対応した構成の具体例であるが、その詳
細説明は省略する。
して図５に示す縦続型のハイパスフィルタを使用したと
きの、図１Ｂに対応した構成の具体例であるが、その詳
細説明は省略する。
【００６４】
【発明の効果】以上のように、この発明に係るフィルタ
回路では、ハイパスフィルタとして、ＩＩＲ型ハイパス
フィルタとこれに縦続接続されたＦＩＲ型ハイパスフィ
ルタとで構成し、両ハイパスフィルタの振幅特性をほぼ
同じにすると共に位相特性が逆特性のものを使用したも
のである。
回路では、ハイパスフィルタとして、ＩＩＲ型ハイパス
フィルタとこれに縦続接続されたＦＩＲ型ハイパスフィ
ルタとで構成し、両ハイパスフィルタの振幅特性をほぼ
同じにすると共に位相特性が逆特性のものを使用したも
のである。
【００６５】これによれば、使用する素子数（遅延素
子、係数乗算器、加算器など）が少なくても目的のフィ
ルタ特性（エンファシス特性やデエンファシス特性）を
実現できるから、従来よりも大幅にコストダウンを図れ
る特徴を有する。したがって、この発明ではエンファシ
ス回路やデエンファシス回路の使用個数が多いハイビジ
ョン用アナログＶＴＲなどに適用して極めて好適であ
る。
子、係数乗算器、加算器など）が少なくても目的のフィ
ルタ特性（エンファシス特性やデエンファシス特性）を
実現できるから、従来よりも大幅にコストダウンを図れ
る特徴を有する。したがって、この発明ではエンファシ
ス回路やデエンファシス回路の使用個数が多いハイビジ
ョン用アナログＶＴＲなどに適用して極めて好適であ
る。
【図１】この発明に係るフィルタ回路を水平ノンリニア
エンファシス回路に適用した場合を一例を示す系統図で
ある。
エンファシス回路に適用した場合を一例を示す系統図で
ある。
【図２】図１の具体例である。
【図３】図２の振幅特性を示す特性図である。
【図４】図２の位相特性を示す特性図である。
【図５】図２のさらに他の例を示す系統図である。
【図６】図５の他の例を示す系統図である。
【図７】この発明を適用できるハイビジョン用アナログ
ＶＴＲの一例を示す系統図である。
ＶＴＲの一例を示す系統図である。
【図８】従来の水平ノンリニアエンファシス回路の系統
図である。
図である。
【図９】図８に使用されるハイパスフィルタの具体例で
ある。
ある。
１０ ハイビジョン用アナログＶＴＲ １０Ｒ 記録系 １０Ｐ 再生系 ７，８，９ 垂直ノンリニアエンファシス回路 １１ 時間軸圧縮多重回路 １３，１４ 水平ノンリニアエンファシス回路 ４０，４１ 水平ノンリニア・デエンファシス回路 ４２ 時間軸伸長分離回路 ４５，４６，４７ 垂直ノンリニア・デエンファシス回
路 ５７ リミッタ ６０ ディジタルハイパスフィルタ ６０Ａ ＩＩＲ型ハイパスフィルタ ６０Ｂ ＦＩＲ型ハイパスフィルタ
路 ５７ リミッタ ６０ ディジタルハイパスフィルタ ６０Ａ ＩＩＲ型ハイパスフィルタ ６０Ｂ ＦＩＲ型ハイパスフィルタ
Claims (2)
- 【請求項１】 原信号と、原信号をハイパスフィルタに
通した信号とを合成して所定のフィルタ特性を得るよう
にしたフィルタ回路において、 上記ハイパスフィルタは、ＩＩＲ型ハイパスフィルタと
これに縦続接続されたＦＩＲ型ハイパスフィルタとで構
成され、 両ハイパスフィルタはその振幅特性がほぼ同じで、位相
特性が逆特性のものが使用されてなることを特徴とする
フィルタ回路。 - 【請求項２】 ＦＩＲ型フィルタとしてトランスバーサ
ル型フィルタを使用するときには非対称構成のフィルタ
が使用されてなることを特徴とする請求項１記載のフィ
ルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24624191A JPH0590898A (ja) | 1991-09-25 | 1991-09-25 | フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24624191A JPH0590898A (ja) | 1991-09-25 | 1991-09-25 | フイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590898A true JPH0590898A (ja) | 1993-04-09 |
Family
ID=17145609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24624191A Pending JPH0590898A (ja) | 1991-09-25 | 1991-09-25 | フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590898A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1244292A2 (en) | 2001-03-23 | 2002-09-25 | NEC Viewtechnology, Ltd. | Method and apparatus for improving picture quality |
| US6727661B2 (en) | 2001-09-10 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Self-ballasted fluorescent lamp |
| JP2016163117A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社デンソー | 信号歪み補償回路 |
-
1991
- 1991-09-25 JP JP24624191A patent/JPH0590898A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1244292A2 (en) | 2001-03-23 | 2002-09-25 | NEC Viewtechnology, Ltd. | Method and apparatus for improving picture quality |
| US7006704B2 (en) | 2001-03-23 | 2006-02-28 | Nec Viewtechnology, Ltd. | Method of and apparatus for improving picture quality |
| EP1244292B1 (en) * | 2001-03-23 | 2015-10-14 | NEC Display Solutions, Ltd. | Apparatus for improving video picture quality |
| US6727661B2 (en) | 2001-09-10 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Self-ballasted fluorescent lamp |
| JP2016163117A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社デンソー | 信号歪み補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1225739A (en) | Non-linear emphasis circuit | |
| JPH0342527B2 (ja) | ||
| JPH0154915B2 (ja) | ||
| JPS647552B2 (ja) | ||
| JPS6135692A (ja) | ビデオ信号処理システム | |
| US6437827B1 (en) | Filtering video signals containing chrominance information | |
| JPS60229491A (ja) | 画像処理方法及び装置 | |
| JPH0590898A (ja) | フイルタ回路 | |
| EP0408007A1 (en) | Video signal processing device | |
| JPS59205889A (ja) | フイルタ | |
| JP3528868B2 (ja) | デジタルデータのサンプリング位相の変換回路 | |
| US5200812A (en) | Sampling frequency down-converting apparatus | |
| JPS5887990A (ja) | デジタル信号分離回路網 | |
| JPH0810922B2 (ja) | 内挿フィルタ装置 | |
| JPS6216064B2 (ja) | ||
| JPS63103571A (ja) | 画質調整回路 | |
| JP2635910B2 (ja) | 映像信号の再生装置 | |
| JPH0589593A (ja) | 磁気記録再生装置 | |
| JPS6129289A (ja) | 映像信号記録再生装置の信号処理回路 | |
| JPS60127894A (ja) | カラ−映像信号の記録方法 | |
| JPH01245781A (ja) | 映像記録再生装置 | |
| JPS647553B2 (ja) | ||
| JPS6336597B2 (ja) | ||
| JPS6267992A (ja) | 記録再生装置 | |
| JPS61131991A (ja) | ビデオ信号デイジタル処理方法 |