JPH0591080A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH0591080A JPH0591080A JP3250822A JP25082291A JPH0591080A JP H0591080 A JPH0591080 A JP H0591080A JP 3250822 A JP3250822 A JP 3250822A JP 25082291 A JP25082291 A JP 25082291A JP H0591080 A JPH0591080 A JP H0591080A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- unit
- transmission
- reception
- slot number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Computer And Data Communications (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 各回線対応部に対して使用するタイムスロッ
ト番号を割り当てて、回線対応部が送受信するデータの
多重および分離を行ない、内部で折り返し接続をする機
能を具備する通信制御装置に関し、異なる回線対応部間
で折り返し接続をすることを目的とする。 【構成】 折り返し接続を指示するフリップフロップ７
がセットされた場合に、受信フレームを計数する受信タ
イムスロットカウンタ部２の出力値の最下位ビットを反
転するループ制御部６を設けることにより構成する。
ト番号を割り当てて、回線対応部が送受信するデータの
多重および分離を行ない、内部で折り返し接続をする機
能を具備する通信制御装置に関し、異なる回線対応部間
で折り返し接続をすることを目的とする。 【構成】 折り返し接続を指示するフリップフロップ７
がセットされた場合に、受信フレームを計数する受信タ
イムスロットカウンタ部２の出力値の最下位ビットを反
転するループ制御部６を設けることにより構成する。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重化回線への
送信データを自己の受信データへ接続し、あるタイムス
ロットのデータを他のタイムスロットへ折り返し接続す
る通信制御装置に関する。近年、ＩＳＤＮ(Integrated
Services Digital Network) のサービス開始に伴い、複
数の回線を多重化する通信制御装置が普及した。このよ
うな通信制御装置の各回路を検証する手段として従来回
線の検証プログラムをそのまま利用しようという要求が
ある。
送信データを自己の受信データへ接続し、あるタイムス
ロットのデータを他のタイムスロットへ折り返し接続す
る通信制御装置に関する。近年、ＩＳＤＮ(Integrated
Services Digital Network) のサービス開始に伴い、複
数の回線を多重化する通信制御装置が普及した。このよ
うな通信制御装置の各回路を検証する手段として従来回
線の検証プログラムをそのまま利用しようという要求が
ある。
【０００２】
【従来の技術】図１５は、通信制御装置のブロック図で
ある。図１５において、通信制御装置５１をＣＰＵ部２
８と多重分離アダプタ部２７とに大きく分けてある。Ｃ
ＰＵ部２８は、ＣＰＵが処理する形式のデータと回線を
伝送する形式のデータとの変換を行なう回線対応部３２
を有する。回線対応部３２は、同様に機能するものが複
数あり、それぞれが送受信データの分解並びに組立てを
行ない、送受信制御部３１とＣＰＵインタフェースとの
間をとりもつ。多重分離アダプタ部２７は、送受信デー
タの多重並びに分離を行なう送受信制御部３１と、送受
信フレームを制御するフレーム制御部３０と、多重化回
線との電気的インタフェースをとるドライバレシーバ部
２９とを有する。
ある。図１５において、通信制御装置５１をＣＰＵ部２
８と多重分離アダプタ部２７とに大きく分けてある。Ｃ
ＰＵ部２８は、ＣＰＵが処理する形式のデータと回線を
伝送する形式のデータとの変換を行なう回線対応部３２
を有する。回線対応部３２は、同様に機能するものが複
数あり、それぞれが送受信データの分解並びに組立てを
行ない、送受信制御部３１とＣＰＵインタフェースとの
間をとりもつ。多重分離アダプタ部２７は、送受信デー
タの多重並びに分離を行なう送受信制御部３１と、送受
信フレームを制御するフレーム制御部３０と、多重化回
線との電気的インタフェースをとるドライバレシーバ部
２９とを有する。
【０００３】折り返し接続の指定があると、送受信制御
部３１はループ制御信号をオンにする。このオンによっ
てセレクタ５０は、ドライバレシーバ部２９が出力する
受信データと、フレーム制御部３０が出力する送信デー
タとの内、後者のフレーム制御部３０が出力する送信デ
ータを選択して出力する。フレーム制御部３０は、セレ
クタ５０の出力を受信データとして、これを送受信制御
部３１へ送出する。
部３１はループ制御信号をオンにする。このオンによっ
てセレクタ５０は、ドライバレシーバ部２９が出力する
受信データと、フレーム制御部３０が出力する送信デー
タとの内、後者のフレーム制御部３０が出力する送信デ
ータを選択して出力する。フレーム制御部３０は、セレ
クタ５０の出力を受信データとして、これを送受信制御
部３１へ送出する。
【０００４】図１６は、従来技術を説明する図である。
図１６において、送受信制御部を構成する各部３３〜４
２，４３ａ〜４３ｎと回線対応部４４ａ〜４４ｎとが図
示されている。フリップフロップ３８は、ＣＰＵ部の制
御プログラムまたはスイッチによって設定され、折り返
し接続の指定時にセット状態となる。送信タイムスロッ
トカウンタ部３３は、フレーム制御部が送出する送信タ
イミング信号を計数し、その計数値を出力する。受信タ
イムスロットカウンタ部３４は、フレーム制御部が送出
する受信タイミング信号を計数し、その計数値を出力す
る。
図１６において、送受信制御部を構成する各部３３〜４
２，４３ａ〜４３ｎと回線対応部４４ａ〜４４ｎとが図
示されている。フリップフロップ３８は、ＣＰＵ部の制
御プログラムまたはスイッチによって設定され、折り返
し接続の指定時にセット状態となる。送信タイムスロッ
トカウンタ部３３は、フレーム制御部が送出する送信タ
イミング信号を計数し、その計数値を出力する。受信タ
イムスロットカウンタ部３４は、フレーム制御部が送出
する受信タイミング信号を計数し、その計数値を出力す
る。
【０００５】多重分離制御部４３ａ〜４３ｎは、回線対
応部４４ａ〜４４ｎごとに設ける。図１６において、多
重分離制御部および回線対応部の内部構成は、多重分離
制御部４３ａおよび回線対応部４４ａについてのみ示し
てある。その他４３ｂ〜４３ｎ，４４ｂ〜４４ｎについ
ては図示していないが同様の内部構成をとるものとす
る。タイムスロット番号保持部３７は、回線対応部４４
ａが使用するタイムスロット番号を記録する。タイムス
ロット番号比較部３５は、送信タイムスロットカウンタ
部３３の出力とタイムスロット番号保持部３７との内容
を比較する。比較結果が一致した場合は、送信許可信号
をオンにして、そのタイムスロットで回線対応部４４ａ
が送信データを出力するように制御する。タイムスロッ
ト番号比較部３６は、受信タイムスロットカウンタ部３
４の出力とタイムスロット番号保持部３７との内容を比
較する。比較結果が一致した場合は、受信許可信号をオ
ンにして、そのタイムスロットで回線対応部４４ａが受
信データを入力するように制御する。
応部４４ａ〜４４ｎごとに設ける。図１６において、多
重分離制御部および回線対応部の内部構成は、多重分離
制御部４３ａおよび回線対応部４４ａについてのみ示し
てある。その他４３ｂ〜４３ｎ，４４ｂ〜４４ｎについ
ては図示していないが同様の内部構成をとるものとす
る。タイムスロット番号保持部３７は、回線対応部４４
ａが使用するタイムスロット番号を記録する。タイムス
ロット番号比較部３５は、送信タイムスロットカウンタ
部３３の出力とタイムスロット番号保持部３７との内容
を比較する。比較結果が一致した場合は、送信許可信号
をオンにして、そのタイムスロットで回線対応部４４ａ
が送信データを出力するように制御する。タイムスロッ
ト番号比較部３６は、受信タイムスロットカウンタ部３
４の出力とタイムスロット番号保持部３７との内容を比
較する。比較結果が一致した場合は、受信許可信号をオ
ンにして、そのタイムスロットで回線対応部４４ａが受
信データを入力するように制御する。
【０００６】回線対応部４４ａを構成する送信バッファ
４１には、ＣＰＵ部の制御プログラムによって８ビット
の送信文字がセットされる。シフトレジスタ４２は、こ
の８ビットの送信文字を分解して、８ビットのデータを
１ビットずつ回線へ送出する。シフトレジスタ４２が８
ビットのシフト動作を完了すると割込みがかかる。送信
バッファ４１には次の送信文字がセットされる。シフト
レジスタ３９には、回線のデータが１ビットずつシフト
入力される。シフトレジスタ３９が８ビットのシフト動
作を完了すると割込みがかかる。シフトレジスタ３９の
内容は受信バッファ４０に転送され、受信バッファ４０
には受信文字がセットされる。
４１には、ＣＰＵ部の制御プログラムによって８ビット
の送信文字がセットされる。シフトレジスタ４２は、こ
の８ビットの送信文字を分解して、８ビットのデータを
１ビットずつ回線へ送出する。シフトレジスタ４２が８
ビットのシフト動作を完了すると割込みがかかる。送信
バッファ４１には次の送信文字がセットされる。シフト
レジスタ３９には、回線のデータが１ビットずつシフト
入力される。シフトレジスタ３９が８ビットのシフト動
作を完了すると割込みがかかる。シフトレジスタ３９の
内容は受信バッファ４０に転送され、受信バッファ４０
には受信文字がセットされる。
【０００７】
【発明が解決しようとする課題】図１６において、各多
重分離制御部４３ａ〜４３ｎは、対となる回線対応部４
４ａ〜４４ｎが使用するタイムスロット番号を保持して
いる。このタイムスロット番号によって送受信タイミン
グが決まるのでフリップフロップ３８をセットし折り返
し接続をすると、ある回線対応部が送出する送信文字
は、同一の回線対応部が受信する受信文字となる。よっ
て、従来技術では、全二重通信の検証は可能であるが、
同時に両方向の通信ができない半二重通信の検証ができ
ないという問題点があった。
重分離制御部４３ａ〜４３ｎは、対となる回線対応部４
４ａ〜４４ｎが使用するタイムスロット番号を保持して
いる。このタイムスロット番号によって送受信タイミン
グが決まるのでフリップフロップ３８をセットし折り返
し接続をすると、ある回線対応部が送出する送信文字
は、同一の回線対応部が受信する受信文字となる。よっ
て、従来技術では、全二重通信の検証は可能であるが、
同時に両方向の通信ができない半二重通信の検証ができ
ないという問題点があった。
【０００８】本発明は、このような従来の問題点に鑑
み、回線対応部が使用するタイムスロット番号を変換・
変更し、送信側と受信側のタイムスロット番号を異なる
ものとすることによりある回線対応部が送出する送信文
字を、他の回線対応部が受信することが可能となる通信
制御装置を提供することを目的とする。
み、回線対応部が使用するタイムスロット番号を変換・
変更し、送信側と受信側のタイムスロット番号を異なる
ものとすることによりある回線対応部が送出する送信文
字を、他の回線対応部が受信することが可能となる通信
制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、上述の
目的は、特許請求の範囲に記載した手段により達成され
る。
目的は、特許請求の範囲に記載した手段により達成され
る。
【００１０】すなわち、請求項１の発明は、多重化回線
に接続し、ＣＰＵ部と多重分離アダプタ部とで構成し、
前記ＣＰＵ部は送受信データの分解並びに組立てを行な
う複数の回線対応部を有し、前記多重分離アダプタ部は
前記多重化回線との電気的インタフェースをとるドライ
バレシーバ部と、送受信フレームを制御するフレーム制
御部と、送受信データの多重並びに分離を行なう送受信
制御部とを有し、該送受信制御部は送信フレームのタイ
ムスロットを計数する送信タイムスロットカウンタ部
と、受信フレームのタイムスロットを計数する受信タイ
ムスロットカウンタ部と、多重する送信データの折り返
しを指示するレジスタと、前記回線対応部ごとに設ける
複数の多重分離制御部とを擁し、該多重分離制御部は、
対となる回線対応部が使用するタイムスロット番号を記
憶するタイムスロット番号保持部と、該タイムスロット
番号保持部の内容と前記送信タイムスロットカウンタ部
の出力とが一致したときに回線対応部が用意する送信デ
ータを出力するように指示する第一のタイムスロット番
号比較部と、前記タイムスロット番号保持部の内容と前
記受信タイムスロットカウンタ部の出力とが一致したと
きに回線対応部へ受信データを取り込むように指示する
第二のタイムスロット番号比較部とを具備する通信制御
装置において、前記レジスタが折り返しを指示した場合
に、前記送信タイムスロットカウンタ部あるいは前記受
信タイムスロットカウンタ部が出力するいずれかの計数
値の最下位ビットを反転させるループ制御部を設ける通
信制御装置である。
に接続し、ＣＰＵ部と多重分離アダプタ部とで構成し、
前記ＣＰＵ部は送受信データの分解並びに組立てを行な
う複数の回線対応部を有し、前記多重分離アダプタ部は
前記多重化回線との電気的インタフェースをとるドライ
バレシーバ部と、送受信フレームを制御するフレーム制
御部と、送受信データの多重並びに分離を行なう送受信
制御部とを有し、該送受信制御部は送信フレームのタイ
ムスロットを計数する送信タイムスロットカウンタ部
と、受信フレームのタイムスロットを計数する受信タイ
ムスロットカウンタ部と、多重する送信データの折り返
しを指示するレジスタと、前記回線対応部ごとに設ける
複数の多重分離制御部とを擁し、該多重分離制御部は、
対となる回線対応部が使用するタイムスロット番号を記
憶するタイムスロット番号保持部と、該タイムスロット
番号保持部の内容と前記送信タイムスロットカウンタ部
の出力とが一致したときに回線対応部が用意する送信デ
ータを出力するように指示する第一のタイムスロット番
号比較部と、前記タイムスロット番号保持部の内容と前
記受信タイムスロットカウンタ部の出力とが一致したと
きに回線対応部へ受信データを取り込むように指示する
第二のタイムスロット番号比較部とを具備する通信制御
装置において、前記レジスタが折り返しを指示した場合
に、前記送信タイムスロットカウンタ部あるいは前記受
信タイムスロットカウンタ部が出力するいずれかの計数
値の最下位ビットを反転させるループ制御部を設ける通
信制御装置である。
【００１１】請求項２の発明は、多重化回線に接続し、
ＣＰＵ部と多重分離アダプタ部とで構成し、前記ＣＰＵ
部は送受信データの分解並びに組立てを行なう複数の回
線対応部を有し、前記多重分離アダプタ部は前記多重化
回線との電気的インタフェースをとるドライバレシーバ
部と、送受信フレームを制御するフレーム制御部と、送
受信データの多重並びに分離を行なう送受信制御部とを
有し、該送受信制御部は送信フレームのタイムスロット
を計数する送信タイムスロットカウンタ部と、受信フレ
ームのタイムスロットを計数する受信タイムスロットカ
ウンタ部と、多重する送信データの折り返しを指示する
レジスタと、前記回線対応部ごとに設ける複数の多重分
離制御部とを擁し、該多重分離制御部は、対となる回線
対応部が使用するタイムスロット番号を記憶するタイム
スロット番号保持部と、該タイムスロット番号保持部の
内容と前記送信タイムスロットカウンタ部の出力とが一
致したときに回線対応部が用意する送信データを出力す
るように指示する第一のタイムスロット番号比較部と、
前記タイムスロット番号保持部の内容と前記受信タイム
スロットカウンタ部の出力とが一致したときに回線対応
部へ受信データを取り込むように指示する第二のタイム
スロット番号比較部とを具備する通信制御装置におい
て、前記第一のタイムスロット番号比較部が参照する第
一のタイムスロット番号保持部と、前記第二のタイムス
ロット番号比較部が参照する第二のタイムスロット番号
保持部と、前記第一および第二のタイムスロット番号保
持部の内容を任意に変更する手段とを設ける通信制御装
置である。
ＣＰＵ部と多重分離アダプタ部とで構成し、前記ＣＰＵ
部は送受信データの分解並びに組立てを行なう複数の回
線対応部を有し、前記多重分離アダプタ部は前記多重化
回線との電気的インタフェースをとるドライバレシーバ
部と、送受信フレームを制御するフレーム制御部と、送
受信データの多重並びに分離を行なう送受信制御部とを
有し、該送受信制御部は送信フレームのタイムスロット
を計数する送信タイムスロットカウンタ部と、受信フレ
ームのタイムスロットを計数する受信タイムスロットカ
ウンタ部と、多重する送信データの折り返しを指示する
レジスタと、前記回線対応部ごとに設ける複数の多重分
離制御部とを擁し、該多重分離制御部は、対となる回線
対応部が使用するタイムスロット番号を記憶するタイム
スロット番号保持部と、該タイムスロット番号保持部の
内容と前記送信タイムスロットカウンタ部の出力とが一
致したときに回線対応部が用意する送信データを出力す
るように指示する第一のタイムスロット番号比較部と、
前記タイムスロット番号保持部の内容と前記受信タイム
スロットカウンタ部の出力とが一致したときに回線対応
部へ受信データを取り込むように指示する第二のタイム
スロット番号比較部とを具備する通信制御装置におい
て、前記第一のタイムスロット番号比較部が参照する第
一のタイムスロット番号保持部と、前記第二のタイムス
ロット番号比較部が参照する第二のタイムスロット番号
保持部と、前記第一および第二のタイムスロット番号保
持部の内容を任意に変更する手段とを設ける通信制御装
置である。
【００１２】
【作用】図１は、請求項１の発明の原理説明図である。
図１に示す発明構成は、上述した従来技術の構成にルー
プ制御部６を付加した構成になっている。ループ制御部
６以外の図１に示す各部１〜５，７〜１１，１２ａ〜１
２ｎ，１３ａ〜１３ｎは、従来の技術において説明した
のと同様の作用をする。ループ制御部６は、フリップフ
ロップ７がセット状態となり、折り返し接続を指示する
ループ制御信号がオンになると、受信タイムスロットカ
ウンタ部２が出力する受信フレームの計数値を入力し、
入力した計数値の最下位ビットを反転したものを出力す
る。フリップフロップ７がリセット状態となり、折り返
し接続が解除されると、ループ制御部６は受信タイムス
ロットカウンタ部２の出力をそのまま出力する。
図１に示す発明構成は、上述した従来技術の構成にルー
プ制御部６を付加した構成になっている。ループ制御部
６以外の図１に示す各部１〜５，７〜１１，１２ａ〜１
２ｎ，１３ａ〜１３ｎは、従来の技術において説明した
のと同様の作用をする。ループ制御部６は、フリップフ
ロップ７がセット状態となり、折り返し接続を指示する
ループ制御信号がオンになると、受信タイムスロットカ
ウンタ部２が出力する受信フレームの計数値を入力し、
入力した計数値の最下位ビットを反転したものを出力す
る。フリップフロップ７がリセット状態となり、折り返
し接続が解除されると、ループ制御部６は受信タイムス
ロットカウンタ部２の出力をそのまま出力する。
【００１３】タイムスロット番号比較部４は、ループ制
御部６の出力とタイムスロット番号保持部５の内容とを
比較する。タイムスロット番号比較部３は、送信タイム
スロットカウンタ部１の出力とタイムスロット番号保持
部５の内容とを比較する。なお、ループ制御部６は、送
信タイムスロットカウンタ部１側に付加しても同様の作
用効果が生ずる。この場合、タイムスロット番号比較部
３は、ループ制御部６の出力とタイムスロット番号保持
部５の内容とを比較することになる。そして、タイムス
ロット番号比較部４は、受信タイムスロットカウンタ部
２の出力とタイムスロット番号保持部５の内容とを比較
することになる。
御部６の出力とタイムスロット番号保持部５の内容とを
比較する。タイムスロット番号比較部３は、送信タイム
スロットカウンタ部１の出力とタイムスロット番号保持
部５の内容とを比較する。なお、ループ制御部６は、送
信タイムスロットカウンタ部１側に付加しても同様の作
用効果が生ずる。この場合、タイムスロット番号比較部
３は、ループ制御部６の出力とタイムスロット番号保持
部５の内容とを比較することになる。そして、タイムス
ロット番号比較部４は、受信タイムスロットカウンタ部
２の出力とタイムスロット番号保持部５の内容とを比較
することになる。
【００１４】図２は、請求項２の発明の原理説明図であ
る。請求項２の発明では、タイムスロット番号比較部１
６，１７ごとにタイムスロット番号保持部１８，１９を
設けている。二つのタイムスロット番号保持部１８，１
９の内容は、ＣＰＵ部の制御プログラムを介して任意に
変更することができる。図２において、タイムスロット
番号比較部１６は、送信タイムスロットカウンタ部１４
の出力と送信タイムスロット番号保持部１８の内容とを
比較する。タイムスロット番号比較部１７は、受信タイ
ムスロットカウンタ部１５の出力と受信タイムスロット
番号保持部１９の内容とを比較する。
る。請求項２の発明では、タイムスロット番号比較部１
６，１７ごとにタイムスロット番号保持部１８，１９を
設けている。二つのタイムスロット番号保持部１８，１
９の内容は、ＣＰＵ部の制御プログラムを介して任意に
変更することができる。図２において、タイムスロット
番号比較部１６は、送信タイムスロットカウンタ部１４
の出力と送信タイムスロット番号保持部１８の内容とを
比較する。タイムスロット番号比較部１７は、受信タイ
ムスロットカウンタ部１５の出力と受信タイムスロット
番号保持部１９の内容とを比較する。
【００１５】
【実施例】図３〜図５は、非ループ時における図１に示
す発明の動作を説明するタイミングチャートの図であ
る。非ループ時においては、図１に示すフリップフロッ
プ７はリセット状態であり、ループ制御信号はオフであ
る。よって、ループ制御部６は、受信タイムスロットカ
ウンタ部２の出力をそのまま出力する。回線対応部α
は、タイムスロット番号“０”を使用し、回線対応部β
は、タイムスロット番号“１”を使用する。その他の回
線対応部については図示することを省略してある。
す発明の動作を説明するタイミングチャートの図であ
る。非ループ時においては、図１に示すフリップフロッ
プ７はリセット状態であり、ループ制御信号はオフであ
る。よって、ループ制御部６は、受信タイムスロットカ
ウンタ部２の出力をそのまま出力する。回線対応部α
は、タイムスロット番号“０”を使用し、回線対応部β
は、タイムスロット番号“１”を使用する。その他の回
線対応部については図示することを省略してある。
【００１６】図３〜図５に示すクロック信号、送信タイ
ミング信号、受信タイミング信号、多重化受信データ
は、フレーム制御部から送受信制御部へ送出されてい
る。多重化送信データは、送受信制御部からフレーム制
御部へ送出されている。図３において、送信タイミング
信号がオンになると、送信タイムスロットカウンタが送
信フレームの計数を始めている。同時に、送信ビットカ
ウンタが、１タイムスロット８ビット長として、送信ビ
ットの計数を始めている。受信タイミング信号がオンに
なると、受信タイムスロットカウンタが受信フレームの
計数を始めている。同時に、受信ビットカウンタが、１
タイムスロット８ビット長として、受信ビットの計数を
始めている。なお、クロックの周期をτとすると、当実
施例では、送信タイミング信号がオンになってから受信
タイミング信号がオンになるまで４τの遅延がある。
ミング信号、受信タイミング信号、多重化受信データ
は、フレーム制御部から送受信制御部へ送出されてい
る。多重化送信データは、送受信制御部からフレーム制
御部へ送出されている。図３において、送信タイミング
信号がオンになると、送信タイムスロットカウンタが送
信フレームの計数を始めている。同時に、送信ビットカ
ウンタが、１タイムスロット８ビット長として、送信ビ
ットの計数を始めている。受信タイミング信号がオンに
なると、受信タイムスロットカウンタが受信フレームの
計数を始めている。同時に、受信ビットカウンタが、１
タイムスロット８ビット長として、受信ビットの計数を
始めている。なお、クロックの周期をτとすると、当実
施例では、送信タイミング信号がオンになってから受信
タイミング信号がオンになるまで４τの遅延がある。
【００１７】回線対応部αは、タイムスロット番号
“０”を使用する。よって、送信タイムスロットカウン
タが“０”を計数しているとき、回線対応部αに対する
送信許可信号がオンになる。この間、送信バッファにセ
ットされた送信文字がシフトレジスタに転送され、シフ
トレジスタがシフト動作をすることにより回線対応部α
から送信文字が出力される。この送信文字は、送信タイ
ムスロットカウンタが“１”を計数しているときに回線
対応部βが出力する送信文字と共に多重化送信データを
構成している。
“０”を使用する。よって、送信タイムスロットカウン
タが“０”を計数しているとき、回線対応部αに対する
送信許可信号がオンになる。この間、送信バッファにセ
ットされた送信文字がシフトレジスタに転送され、シフ
トレジスタがシフト動作をすることにより回線対応部α
から送信文字が出力される。この送信文字は、送信タイ
ムスロットカウンタが“１”を計数しているときに回線
対応部βが出力する送信文字と共に多重化送信データを
構成している。
【００１８】ループ制御信号がオフのとき、ループ制御
部は受信タイムスロットカウンタの出力をそのまま出力
する。回線対応部αは、ループ制御部の出力が“０”の
とき受信許可信号がオンになるのでそのときに回線上に
現われる多重化受信データを８ビットだけ、シフトレジ
スタを用いて取り込む。シフトレジスタが取り込んだ受
信文字は受信バッファに転送されている。同様に、回線
対応部βは、ループ制御部の出力が“１”のときに受信
動作を行なう。なお、図４は、図３の後部に続く図であ
り、図５は次のフレームが開始するところを示してい
る。
部は受信タイムスロットカウンタの出力をそのまま出力
する。回線対応部αは、ループ制御部の出力が“０”の
とき受信許可信号がオンになるのでそのときに回線上に
現われる多重化受信データを８ビットだけ、シフトレジ
スタを用いて取り込む。シフトレジスタが取り込んだ受
信文字は受信バッファに転送されている。同様に、回線
対応部βは、ループ制御部の出力が“１”のときに受信
動作を行なう。なお、図４は、図３の後部に続く図であ
り、図５は次のフレームが開始するところを示してい
る。
【００１９】図６〜図８は、ループ時における図１に示
す発明の動作を説明するタイミングチャートの図であ
る。ループ時においては、図１に示すフリップフロップ
７はセット状態であり、ループ制御信号はオンである。
従って、ループ制御部６は、受信タイムスロットカウン
タ部２が出力する計数値を入力し、その計数値の最下位
ビットを反転したものを出力する。図６〜図８に示すよ
うに、ループ制御部６は、“０”を入力して“１”を出
力し、“１”を入力して“０”を出力し、“２”を入力
して“３”を出力している。
す発明の動作を説明するタイミングチャートの図であ
る。ループ時においては、図１に示すフリップフロップ
７はセット状態であり、ループ制御信号はオンである。
従って、ループ制御部６は、受信タイムスロットカウン
タ部２が出力する計数値を入力し、その計数値の最下位
ビットを反転したものを出力する。図６〜図８に示すよ
うに、ループ制御部６は、“０”を入力して“１”を出
力し、“１”を入力して“０”を出力し、“２”を入力
して“３”を出力している。
【００２０】その結果、ループ時においては、回線対応
部αの受信許可信号は、受信タイムスロットカウンタが
“１”を計数しているときにオンとなる。また、回線対
応部βの受信許可信号は、受信タイムスロットカウンタ
が“０”を計数しているときにオンとなる。よって、折
り返し接続は、隣合う回線対応部α，β間で成されるこ
とになる。なお、図７は図６の後部に続く図であり、図
８は次のフレームが開始するところを示している。
部αの受信許可信号は、受信タイムスロットカウンタが
“１”を計数しているときにオンとなる。また、回線対
応部βの受信許可信号は、受信タイムスロットカウンタ
が“０”を計数しているときにオンとなる。よって、折
り返し接続は、隣合う回線対応部α，β間で成されるこ
とになる。なお、図７は図６の後部に続く図であり、図
８は次のフレームが開始するところを示している。
【００２１】図９〜図１１は、非ループ時における図２
に示す発明の動作を説明するタイミングチャートの図で
ある。図９〜図１１において、回線対応部γに対する多
重分離制御部の送信タイムスロット番号保持部には
“０”が、受信タイムスロット番号保持部にも“０”が
記憶されている。また、回線対応部δに対する多重分離
制御部の送信タイムスロット番号保持部には“１”が、
受信タイムスロット番号保持部にも“１”が記憶されて
る。その他の回線対応部については図示することを省略
してある。
に示す発明の動作を説明するタイミングチャートの図で
ある。図９〜図１１において、回線対応部γに対する多
重分離制御部の送信タイムスロット番号保持部には
“０”が、受信タイムスロット番号保持部にも“０”が
記憶されている。また、回線対応部δに対する多重分離
制御部の送信タイムスロット番号保持部には“１”が、
受信タイムスロット番号保持部にも“１”が記憶されて
る。その他の回線対応部については図示することを省略
してある。
【００２２】非ループ時においては、図２に示すフリッ
プフロップ２０はリセット状態であり、ループ制御信号
はオフである。回線対応部γは、送信タイムスロットカ
ウンタが“０”のときに送信動作を行ない、受信タイム
スロットカウンタが“０”のときに受信動作を行なう。
回線対応部δは、送信タイムスロットカウンタが“１”
のときに送信動作を行ない、受信タイムスロットカウン
タが“１”のときに受信動作を行なう。なお、図１１
は、図９および図１０に示すフレームの次のフレームが
開始するところを示している。
プフロップ２０はリセット状態であり、ループ制御信号
はオフである。回線対応部γは、送信タイムスロットカ
ウンタが“０”のときに送信動作を行ない、受信タイム
スロットカウンタが“０”のときに受信動作を行なう。
回線対応部δは、送信タイムスロットカウンタが“１”
のときに送信動作を行ない、受信タイムスロットカウン
タが“１”のときに受信動作を行なう。なお、図１１
は、図９および図１０に示すフレームの次のフレームが
開始するところを示している。
【００２３】図１２〜図１４は、ループ時における図２
に示す発明の動作を説明するタイミングチャートの図で
ある。図１２〜図１４において、回線対応部γに対する
多重分離制御部の送信タイムスロット番号保持部には
“０”が、受信タイムスロット番号保持部には“１”が
記憶されている。また、回線対応部δに対する多重分離
制御部の送信タイムスロット番号保持部には“１”が、
受信タイムスロット番号保持部には“０”が記憶されて
いる。ループ時においては、図２に示すフリップフロッ
プ２０はセット状態であり、ループ制御信号はオンであ
る。
に示す発明の動作を説明するタイミングチャートの図で
ある。図１２〜図１４において、回線対応部γに対する
多重分離制御部の送信タイムスロット番号保持部には
“０”が、受信タイムスロット番号保持部には“１”が
記憶されている。また、回線対応部δに対する多重分離
制御部の送信タイムスロット番号保持部には“１”が、
受信タイムスロット番号保持部には“０”が記憶されて
いる。ループ時においては、図２に示すフリップフロッ
プ２０はセット状態であり、ループ制御信号はオンであ
る。
【００２４】従って、送信タイムスロットカウンタが
“０”のときに回線対応部γから出力された送信文字は
折り返され、４τの遅延の後、多重化受信データに現わ
れる。これを受信するのは、受信タイムスロットカウン
タが“０”のときに受信許可信号がオンとなる回線対応
部δである。また、回線対応部δが出力する送信文字
は、同様の原理により、回線対応部δに折り返し接続さ
れる回線対応部γが受信する。
“０”のときに回線対応部γから出力された送信文字は
折り返され、４τの遅延の後、多重化受信データに現わ
れる。これを受信するのは、受信タイムスロットカウン
タが“０”のときに受信許可信号がオンとなる回線対応
部δである。また、回線対応部δが出力する送信文字
は、同様の原理により、回線対応部δに折り返し接続さ
れる回線対応部γが受信する。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
比較対象のタイムスロット番号を変換または変更するこ
とができるので、隣合うまたは任意の回線対応部間を接
続して折り返し試験をすることができる。従って、全二
重通信の検証だけでなく半二重通信の検証をも行なうこ
とができるという効果を奏する。
比較対象のタイムスロット番号を変換または変更するこ
とができるので、隣合うまたは任意の回線対応部間を接
続して折り返し試験をすることができる。従って、全二
重通信の検証だけでなく半二重通信の検証をも行なうこ
とができるという効果を奏する。
【図１】請求項１の発明の原理説明図である。
【図２】請求項２の発明の原理説明図である。
【図３】非ループ時における図１に示す発明の動作を説
明するタイミングチャートの図である。
明するタイミングチャートの図である。
【図４】図３に続くタイミングチャートの図である。
【図５】図４に続くタイミングチャートの図である。
【図６】ループ時における図１に示す発明の動作を説明
するタイミングチャートの図である。
するタイミングチャートの図である。
【図７】図６に続くタイミングチャートの図である。
【図８】図７に続くタイミングチャートの図である。
【図９】非ループ時における図２に示す発明の動作を説
明するタイミングチャートの図である。
明するタイミングチャートの図である。
【図１０】図９に続くタイミングチャートの図である。
【図１１】図１０に続くタイミングチャートの図であ
る。
る。
【図１２】ループ時における図２に示す発明の動作を説
明するタイミングチャートの図である。
明するタイミングチャートの図である。
【図１３】図１２に続くタイミングチャートの図であ
る。
る。
【図１４】図１３に続くタイミングチャートの図であ
る。
る。
【図１５】通信制御装置のブロック図である。
【図１６】従来技術を説明する図である。
１，１４，３３ 送信タイムスロットカウンタ部 ２，１５，３４ 受信タイムスロットカウンタ部 ３，４，１６，１７，３５，３６ タイムスロット番
号比較部 ５，３７ タイムスロット番号保持部 ６ ループ制御部 ７，２０，３８ フリップフロップ ８，１１，２１，２４，３９，４２ シフトレジスタ ９，２２，４０ 受信バッファ １０，２３，４１ 送信バッファ １２ａ〜１２ｎ，２５ａ〜２５ｎ，４３ａ〜４３ｎ
多重分離制御部 １３ａ〜１３ｎ，２６ａ〜２６ｎ，３２，４４ａ〜４４
ｎ 回線対応部 １８ 送信タイムスロット番号保持部 １９ 受信タイムスロット番号保持部 ２７ 多重分離アダプタ部 ２８ ＣＰＵ部 ２９ ドライバレシーバ部 ３０ フレーム制御部 ３１ 送受信制御部 ５０ セレクタ ５１ 通信制御装置
号比較部 ５，３７ タイムスロット番号保持部 ６ ループ制御部 ７，２０，３８ フリップフロップ ８，１１，２１，２４，３９，４２ シフトレジスタ ９，２２，４０ 受信バッファ １０，２３，４１ 送信バッファ １２ａ〜１２ｎ，２５ａ〜２５ｎ，４３ａ〜４３ｎ
多重分離制御部 １３ａ〜１３ｎ，２６ａ〜２６ｎ，３２，４４ａ〜４４
ｎ 回線対応部 １８ 送信タイムスロット番号保持部 １９ 受信タイムスロット番号保持部 ２７ 多重分離アダプタ部 ２８ ＣＰＵ部 ２９ ドライバレシーバ部 ３０ フレーム制御部 ３１ 送受信制御部 ５０ セレクタ ５１ 通信制御装置
Claims (2)
- 【請求項１】 多重化回線に接続し、ＣＰＵ部と多重分
離アダプタ部とで構成し、前記ＣＰＵ部は送受信データ
の分解並びに組立てを行なう複数の回線対応部を有し、
前記多重分離アダプタ部は前記多重化回線との電気的イ
ンタフェースをとるドライバレシーバ部と、送受信フレ
ームを制御するフレーム制御部と、送受信データの多重
並びに分離を行なう送受信制御部とを有し、該送受信制
御部は送信フレームのタイムスロットを計数する送信タ
イムスロットカウンタ部と、受信フレームのタイムスロ
ットを計数する受信タイムスロットカウンタ部と、多重
する送信データの折り返しを指示するレジスタと、前記
回線対応部ごとに設ける複数の多重分離制御部とを擁
し、該多重分離制御部は、対となる回線対応部が使用す
るタイムスロット番号を記憶するタイムスロット番号保
持部と、該タイムスロット番号保持部の内容と前記送信
タイムスロットカウンタ部の出力とが一致したときに回
線対応部が用意する送信データを出力するように指示す
る第一のタイムスロット番号比較部と、前記タイムスロ
ット番号保持部の内容と前記受信タイムスロットカウン
タ部の出力とが一致したときに回線対応部へ受信データ
を取り込むように指示する第二のタイムスロット番号比
較部とを具備する通信制御装置において、 前記レジスタが折り返しを指示した場合に、前記送信タ
イムスロットカウンタ部あるいは前記受信タイムスロッ
トカウンタ部が出力するいずれかの計数値の最下位ビッ
トを反転させるループ制御部を設けることを特徴とする
通信制御装置。 - 【請求項２】 多重化回線に接続し、ＣＰＵ部と多重分
離アダプタ部とで構成し、前記ＣＰＵ部は送受信データ
の分解並びに組立てを行なう複数の回線対応部を有し、
前記多重分離アダプタ部は前記多重化回線との電気的イ
ンタフェースをとるドライバレシーバ部と、送受信フレ
ームを制御するフレーム制御部と、送受信データの多重
並びに分離を行なう送受信制御部とを有し、該送受信制
御部は送信フレームのタイムスロットを計数する送信タ
イムスロットカウンタ部と、受信フレームのタイムスロ
ットを計数する受信タイムスロットカウンタ部と、多重
する送信データの折り返しを指示するレジスタと、前記
回線対応部ごとに設ける複数の多重分離制御部とを擁
し、該多重分離制御部は、対となる回線対応部が使用す
るタイムスロット番号を記憶するタイムスロット番号保
持部と、該タイムスロット番号保持部の内容と前記送信
タイムスロットカウンタ部の出力とが一致したときに回
線対応部が用意する送信データを出力するように指示す
る第一のタイムスロット番号比較部と、前記タイムスロ
ット番号保持部の内容と前記受信タイムスロットカウン
タ部の出力とが一致したときに回線対応部へ受信データ
を取り込むように指示する第二のタイムスロット番号比
較部とを具備する通信制御装置において、 前記第一のタイムスロット番号比較部が参照する第一の
タイムスロット番号保持部と、前記第二のタイムスロッ
ト番号比較部が参照する第二のタイムスロット番号保持
部と、前記第一および第二のタイムスロット番号保持部
の内容を任意に変更する手段とを設けることを特徴とす
る通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250822A JPH0591080A (ja) | 1991-09-30 | 1991-09-30 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250822A JPH0591080A (ja) | 1991-09-30 | 1991-09-30 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591080A true JPH0591080A (ja) | 1993-04-09 |
Family
ID=17213553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250822A Withdrawn JPH0591080A (ja) | 1991-09-30 | 1991-09-30 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110138537A (zh) * | 2018-02-08 | 2019-08-16 | 华为技术有限公司 | 信息发送/接收方法和装置 |
-
1991
- 1991-09-30 JP JP3250822A patent/JPH0591080A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110138537A (zh) * | 2018-02-08 | 2019-08-16 | 华为技术有限公司 | 信息发送/接收方法和装置 |
| CN110138537B (zh) * | 2018-02-08 | 2021-10-15 | 华为技术有限公司 | 信息发送/接收方法和装置 |
| US11456847B2 (en) | 2018-02-08 | 2022-09-27 | Huawei Technologies Co., Ltd. | Information sending/receiving method and apparatus |
| US12273303B2 (en) | 2018-02-08 | 2025-04-08 | Huawei Technologies Co., Ltd. | Information sending/receiving method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6092116A (en) | DMA controller with response message and receive frame action tables | |
| US5550802A (en) | Data communication network with management port for isochronous switch | |
| US5058133A (en) | Method and apparatus for digital communication | |
| US6064670A (en) | Matrix for switching between two multiplex groups | |
| US20020021720A1 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| US5579299A (en) | Communications network, a dual mode data transfer system therefor | |
| WO1996019058A9 (en) | Communications network, a dual mode data transfer system therefor | |
| US6880026B2 (en) | Method and apparatus for implementing chip-to-chip interconnect bus initialization | |
| JPH0591080A (ja) | 通信制御装置 | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| US5043989A (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| JPH08214031A (ja) | 通信システムおよび通信用中継器 | |
| JP3230308B2 (ja) | リング型ｌａｎ | |
| JPH03258132A (ja) | 通信端末装置 | |
| JP3716621B2 (ja) | 中継装置 | |
| US7388880B2 (en) | Data transmission method, transmission circuit, and communication device | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JP3384370B2 (ja) | デジタル信号の多重化・逆多重化方法 | |
| JP2576387B2 (ja) | データ通信装置 | |
| JPS6113728A (ja) | デ−タ交換用デイジタル電子交換機 | |
| KR19990080504A (ko) | 에이티엠 교환기에서 저속 물리층 어셈블리 시스템 | |
| EP1914944A2 (en) | ATM cell data transmission control | |
| JPS62281624A (ja) | マルチフレ−ム方式 | |
| JPH0621994A (ja) | 通信制御装置 | |
| JP2000151532A (ja) | 多重分離方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |