JPH0591161A - 双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニツトを有する情報処理システム - Google Patents

双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニツトを有する情報処理システム

Info

Publication number
JPH0591161A
JPH0591161A JP4055727A JP5572792A JPH0591161A JP H0591161 A JPH0591161 A JP H0591161A JP 4055727 A JP4055727 A JP 4055727A JP 5572792 A JP5572792 A JP 5572792A JP H0591161 A JPH0591161 A JP H0591161A
Authority
JP
Japan
Prior art keywords
transceiver
amplifier
signal
impedance
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4055727A
Other languages
English (en)
Other versions
JPH0714174B2 (ja
Inventor
Roland Marbot
ロラン・マルボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPH0591161A publication Critical patent/JPH0591161A/ja
Publication of JPH0714174B2 publication Critical patent/JPH0714174B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/026—Shaping pulses by amplifying with a bidirectional operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 (修正有) 【目的】双方向動作によりラインの使用効率を向上させ
る。 【構成】トランシーバは、ラインに接続されたライン整
合インピーダンスRと、送信制御され且つ整合インピー
ダンスR及びラインに並列に送信及び給電する第1の発
生器G1と、第1の発生器G1が能動状態にあるときに
は整合インピーダンスRを流れる電流を表し、第1の発
生器G1が非能動状態にあるときには整合インピーダン
スRを流れる電流と補償値との和を表す測定信号Vを供
給するための検出手段G2,rとを含む双方向増幅器を
含む。補償値は、測定信号Vをトランシーバの送信状態
から独立させるように決定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2地点間型の双方向直
列リンクを介する局又はユニット間のディジタルデータ
伝送用装置に係る。これらのリンクは、局に関連する送
信器及び受信器により局の各端部に連結されたツイスト
ペア線、同軸ケーブル又は光ファイバのような伝送媒体
を含む。
【0002】
【従来の技術及び発明が解決しようとする課題】多くの
用途で、ラインの使用効率を向上させるために2地点間
で2方向に同時に動作することが可能な伝送モードを使
用することが好ましい。
【0003】このような方法は、特に多数のユニットを
含む中央情報処理サブシステムのユニットを相互接続す
るのに適している。実際に、現在ではプロセッサ及びメ
モリの数が著しく増加する傾向にあるので、これらの全
ユニット間の情報交換を行うために単一のバスを選択す
るのはもはや適切ではない。この点では、並行処理を増
加するようにシステムの他の全ユニットに各ユニットを
接続する直列リンクを使用することが好ましい。このよ
うなシステムに必要なリンクの数は膨大であるので、双
方向リンクを選択することが好ましい。
【0004】一般に双方向伝送は、整合インピーダンス
によりラインに接続されたトランシーバを各局に配置す
ることが必要である。更に、衝突(即ち相互に接続され
た2つの局の送信器が共通リンクに同時に送信する場
合)を処理するための手段を受信部に備えなければなら
ない。これらの手段は、遠隔局により送信された信号の
存在及び性質を全状況下でラインの電気状態から検出で
きなければならない。
【0005】この問題を解決するために、同一局の送信
器の送信時に該送信器がラインに及ぼす効果を受信器で
補償するという原理が一般に使用されている。従って、
送信の場合にはライン上に存在する信号から送信信号を
減算しなければならない。このとき、得られる差は遠隔
局の送信器により送信される信号を表す。このような解
決方法は、Michael Cooperman名義の
ヨーロッパ特許出願第EP−A−186 142号、発
明の名称”Two wire bidirection
al digital transmission s
ystem”(1984年12月28日付け米国特許出
願第687372号に対応)に記載されている。
【0006】本発明は、該当局の送信器の送信時に送信
信号をライン信号から減算するのでなく、これとは反対
に該局の非送信時に和が他方の局の送信信号を表すよう
に適切に選択された同一極性の補償信号にライン信号を
加算するような別の解決方法を提案する。
【0007】
【課題を解決するための手段】より詳細には本発明は、
少なくとも1つの伝送ラインを含む伝送リンクにより別
の類似のトランシーバに接続されるように構成されたト
ランシーバに係り、該トランシーバは、送信制御信号に
応答して該リンク上に送信信号を発生し、他方のトラン
シーバにより該リンク上に発生される送信信号に応答し
て受信信号を発生するための増幅手段を含んでおり、該
トランシーバは、該増幅手段が各伝送ライン毎に双方向
増幅器を含んでおり、該増幅器が、ラインに接続された
第1のライン整合インピーダンスと、該送信制御信号に
応答して制御され且つ該第1のインピーダンス及び該ラ
インに並列に給電する第1の発生器と、該第1の発生器
が能動状態にあるときには整合インピーダンス内を流れ
る電流を表し、該第1の発生器が非能動状態にあるとき
には整合インピーダンス内を流れる電流と補償値との和
を表す測定信号を供給するための検出手段とを含み、該
補償値は、該測定信号が他方のトランシーバにより発生
される送信信号のみに実質的に依存するような補償条件
を満足するように決定されることを特徴とする。
【0008】2つの電流の和を表す信号を発生するため
には多数の実施態様が想定可能である。しかしながら本
発明は、同一極性の2つの信号を加算するための回路が
差を形成する回路よりも単純であり得るという理由で特
に簡単な実施態様を選択できるという利点を有する。
【0009】回路が複雑であると特に電気リンク及び接
続により常に妨害を生じるので、この利点は非常に高周
波の動作が所望される場合に特に有意義である。
【0010】更に本発明は前記検出手段が整合インピー
ダンスとラインとの共通点に接続された第1の端子と、
該第1の発生器と同一極性であり制御下にある第2の発
生器により給電される受信信号端子と呼称される第2の
端子とを有する第2のインピーダンスを含んでおり、該
第1及び第2の発生器が、交互に一方が能動状態で他方
が非能動状態となるように前記制御信号に応答して制御
され、前記測定信号が前記受信端子に存在する電圧であ
り、前記補償値が前記第2のインピーダンスの端子の電
圧であり、前記発生器及び前記第2のインピーダンスが
前記補償条件を満足するように寸法決定されることを特
徴としており、簡単且つ有効なトランシーバに係る。
【0011】上記補償条件は追って詳述するように、双
方向増幅器に含まれるインピーダンスと電流との値の関
係に関する。別個の回路を用いる場合、双方向増幅器の
コンポーネントの単純な寸法決定によりこの関係を満足
することができる。一方、この方法は製造上のばらつき
及びエージング又は温度変化による特性変化により、集
積回路の場合には適用し難い。
【0012】この問題を解決するために本発明の特定の
実施態様によるトランシーバは、前記第1の発生器が前
記補償条件を満足するように第1の自動制御手段により
制御される可変電流源を含むことを特徴とする。
【0013】他方、例えば1Gbit/sのオーダの高
速で動作することが可能な集積トランシーバを実現する
ためには、集積回路の外部の整合インピーダンスを使用
する方法は、特にインピーダンスと集積回路の端子との
間の接続により導入される寄生インダクタンスによる問
題がある。この問題は、整合インピーダンス自体を集積
するならば解決され得るが、製造上のばらつき及び特性
変化による上記の問題が残る。
【0014】この問題を解決するために本発明の別の実
施態様によると、トランシーバは集積回路の一部を形成
し、第1のインピーダンスは可変であり、且つ該第1の
インピーダンスが集積回路の外部の較正インピーダンス
に等しく且つラインの特性インピーダンスの値を有する
値を取るように第2の自動制御手段により制御されるこ
とを特徴とする。
【0015】本発明のトランシーバのその他の特徴を以
下に記載する。
【0016】特に本発明は、対応する2進論理値を表す
補数電圧を正常動作で伝送するように機能する2つのラ
インから形成される差動リンクに接続されるように構成
された差動型のトランシーバにも係る。このトランシー
バは、特に雑音を少なくし、自動参照比較器を使用する
ことにより受信器を簡単にできるという利点を有する。
【0017】更に本発明は、リンクが2つの伝送ライン
を含み、前記増幅手段が該伝送ラインに夫々関連する2
つの双方向増幅器から形成される2つのチャネルを含
み、該増幅器が前記送信制御信号を形成する2つの差分
送信信号により夫々制御され、差分信号の一方が、第1
の増幅器の第1の電流発生器と第2の増幅器の第2の電
流発生器とを制御し、該差分信号の他方が、第2の増幅
器の第1の電流発生器と第1の増幅器の第2の発生器と
を制御し、前記受信信号が2つの双方向増幅器の受信端
子間に存在する電圧差に依存することを特徴とするトラ
ンシーバに係る。
【0018】本発明は更に、上記特徴を有する複数のト
ランシーバを組み込む集積回路に係る。その場合、自動
制御手段のような所定のエレメントは、同一の集積回路
の複数のトランシーバに共通であり得る。
【0019】本発明は最後に、システムの機能ユニット
間の相互接続がこのシステムのユニットに夫々関連する
本発明の集積回路により行われる情報処理システムに係
る。
【0020】本発明のトランシーバの他の特徴、実施態
様の詳細及び利点は、添付図面に関する以下の説明に明
示される。尚、全図面中同一参照符号は同一部材を表
す。
【0021】
【実施例】図1はトランシーバで使用される双方向増幅
器の概略機能図である。
【0022】図1中、双方向増幅器1は、端子Bにより
伝送ラインLに接続された整合インピーダンスRと、送
信制御信号eにより制御される第1の電流発生器G1と
を含む。発生器G1は、発生器G1と同一極性を有して
おり且つeの補数である信号e*により制御される第2
の発生器G2と直列に接続された第2のインピーダンス
rを含むアセンブリと並列に接続されている。電流発生
器G2に接続されたインピーダンスrの端子VTは、ラ
インLの他端に接続された別の局により送信される信号
を表す電圧を有する受信端子を構成する。インピーダン
スrの他方の端子Uは、インピーダンスR、発生器G1
及びラインLの共通点に接続されている。インピーダン
スRの他方の端子は、回路のアースであり得る固定電位
Vddに接続されている。図示例のように伝送ラインが
同軸ケーブルである場合、ケーブルのシールドはアース
に接続されている。
【0023】第1の電流発生器G1は、変分信号AIに
応じて可変の強度を有する電流Iを供給する第1の電流
源S1から構成される。電流源S1は、信号eにより制
御される電子スイッチT1を介してインピーダンスRに
接続されている。
【0024】同様に第2の発生器G2は、参照電圧Vr
efに応じて調節される電流iを供給する第2の電流源
S2を含み、該電流源は、信号e*により制御される第
2の電子スイッチT2を介してインピーダンスrに接続
されている。
【0025】電流源S1,S2は、アースに対して負の
第2の固定電位Vssにより給電される。インピーダン
スRは、デコーダ8に加えられる変分信号ARに応じて
可変であると仮定する。
【0026】双方向増幅器1の動作原理の説明を簡単に
するために、まずラインLは無損失であり、iはIに対
して非常に小さく、インピーダンスRの値はrに対して
非常に小さいと仮定する。他方、ラインLの他端には遠
隔局の同一構成の双方増幅器が接続されていると仮定す
る。最後に、局の送信状態は、この場合電子スイッチT
1を閉じ且つ電子スイッチT2を開く送信制御信号eの
論理値1設定により表されると仮定する。
【0027】動作中、4種類の状況が生じる。
【0028】a)該当局のみが送信する場合、発生器G
2は非能動状態であり、発生器G1はラインLの特性イ
ンピーダンスに並列なインピーダンスRに電流Iを供給
する。インピーダンスRがラインに整合していると仮定
すると、このインピーダンスには電流I/2が流れ、端
子U及び端子VTに存在する電圧は−RI/2に等し
い。
【0029】b)どちらの局も送信しない場合、各局の
発生器G1は非能動状態であり、発生器G2は能動状態
である。端子VTの電圧Vはこのとき実質的に−riに
等しい。
【0030】c)両方の局が送信する場合、発生器G2
は非能動状態であり、局及び遠隔局の第1の発生器G1
により発生される電流Iは、インピーダンスR及びライ
ンで相互に重畳される。線形動作を仮定するならば、端
子U及び端子VTに存在する電圧は従って−RIに等し
い。
【0031】d)遠隔局のみが送信する場合、インピー
ダンスRには電流I/2が流れ、端子Uに存在する電圧
は−RI/2に等しい。他方、インピーダンスrには電
流iが流れ、端子VTに存在する電圧Vは従って−ri
−RI/2に等しい。
【0032】目的は遠隔局の送信状態のみに依存する信
号を得ることであるので、比がri=RI/2となるよ
うにインピーダンスr及びRと電流i及びIとの値を選
択するならば、受信端子VTの電圧Vはこの条件を満た
すことが明らかである。従って、この電圧は遠隔局が送
信するときは−RIに等しく、遠隔局が送信しないとき
は−RI/2に等しい。
【0033】一方、関係ri=RI/2が成立すると
き、最初の仮定が完全に満たされるという条件下で局の
送信状態から厳密に独立した電圧レベルを端子VTで得
られることに留意すべきである。そうでない場合、受信
端子VTの電圧は送信状態に依存し、その結果として補
償は不完全になるが、適切に選択された閾値に受信電圧
を比較することにより、遠隔局の送信を検出することが
可能な場合もある。
【0034】実条件下で正確に補償を実現するために
は、より正確な計算により、R,I,r,i間の関係を
設定することができる。この関係は、該当送信器のみが
送信するときに観察される直列インピーダンスR及びr
の電圧降下が、どちらの送信器も送信しないときに観察
される電圧降下に等しいという条件を表さなければなら
ない。この条件は線形動作で厳密であり、抵抗r又は電
流iの大きさもラインの特性インピーダンスも仮定する
必要なく有効に維持される。
【0035】従って、電流発生器の理想的動作を仮定す
ると、補償条件は関係式RI/2=(R/2+r)iに
より表される。
【0036】補償条件は、トランシーバの抵抗及び電流
源の適切な寸法決定により満足され得る。しかしなが
ら、集積型の実施例では、製造上のばらつき及び特性変
化を補償するようにコンポーネント及び回路の特性を自
動的に調整するための手段を備えることが必要である。
【0037】このために、図2に示す自動制御手段が配
置される。図2は、複数のトランシーバ(図面には双方
向増幅器1のみを示す)を含む集積回路を示す。各増幅
器1は、集積回路のパッドBを介して関連するラインL
に接続されている。回路は、増幅器1の電流I及び整合
インピーダンスRの自動制御手段を含む。Iの自動制御
は、インピーダンスRに応じて構成及び寸法決定される
自動制御インピーダンスRaに接続された電流制御回路
2により実施される。回路2は、増幅器1の電流源S1
の変分入力に加えられる電流変分信号AIを供給する。
電流制御回路2は、上記補償条件を満たすために電流源
の電流Iを調節するように設計されている。電流制御回
路2の詳細は、図4に関して追って説明する。
【0038】インピーダンスRの自動制御手段は、自動
制御インピーダンスRaと集積回路の外部の較正インピ
ーダンスRcとに接続された抵抗制御回路3を含む。回
路3は、制御インピーダンスRa及び増幅器のインピー
ダンスRの変分信号ARを供給する。回路3は、抵抗R
a及びRの値を、ラインLの特性インピーダンスに等し
い較正抵抗Rcの値に自動的に制御する。抵抗制御回路
3については図6に関して追って詳述する。
【0039】電流強度I及びインピーダンスRの自動制
御手段は、整合インピーダンスの整合条件を維持しなが
ら、製造上のばらつき及び特性変化に関係なく補償条件
をみたすことができる。
【0040】図3は、差動型の双方向増幅器のBiCM
OS技術による実施例を示す。この増幅器は、対称に配
置され且つ差動リンクのラインL,L*に夫々接続され
た図1の2個の双方向増幅器に機能的に等価である。差
動モードでは同時にチャネルの一方しか能動状態になら
ないので、2個のチャネルに関連する電流発生器G1,
G2に共通な単一の電流源S1,S2を備えれば十分で
ある。
【0041】従って、ラインLに関連する左側のチャネ
ルは、点Uを介してラインL及びバイポーラトランジス
タT1のコレクタに接続された整合インピーダンスRを
含み、該トランジスタのエミッタは第1の共通電流源S
1に接続されている。トランジスタT1のベースは、送
信制御信号eを受け取る。トランジスタT1のコレクタ
は、インピーダンスrを介して第2のトランジスタT2
のコレクタに接続されている。トランジスタT2のエミ
ッタは、第2の共通電流源S2に接続されている。対称
的に、差動リンクの第2のラインL*に接続された右側
のチャネルは、点U*を介してトランジスタT1*のコ
レクタに接続された整合インピーダンスR*を含み、該
トランジスタのエミッタは共通電流源S1に接続されて
いる。トランジスタT1*のコレクタは、インピーダン
スrを介してトランジスタT2*のコレクタに接続され
ている。トランジスタT2*のエミッタは、第2の共通
電流源S2に接続されている。トランジスタT1*はそ
のベースで信号eの補数信号e*を受け取る。信号e及
びe*は、送信制御差分信号を構成する。これらの信号
は相互に相補的であり、所定の論理値を表す。信号e及
びe*は、インピーダンスR及びR*の構造容量による
時間定数を補償するように機能する抵抗を介してトラン
ジスタT2*及びT2のベースに夫々加えられる。
【0042】電流源S1は、トランジスタT1及びT1
*のエミッタに接続されたコレクタと、NMOSトラン
ジスタN1のドレイン−ソース経路を介して負電位Vs
sに接続されたエミッタとを有するバイポーラトランジ
スタT3から構成される。トランジスタT3のベースは
変分信号AIにより制御され、トランジスタN1のゲー
トは給電制御信号AUTOを受け取る。同様に第2の電
流源S2は、トランジスタT2及びT2*のエミッタに
接続されたコレクタと、抵抗N2を介して電圧Vssに
接続されたエミッタとを有するバイポーラトランジスタ
T4から構成される。
【0043】図3の回路の動作は、図1の動作を以下の
説明で補うことにより容易に理解される。各チャネル毎
に第1の電流発生器G1は、スイッチとして機能するト
ランジスタT1又はT1*と、第1の共通電流源S1と
から構成される。同様に、第2の電流発生器G2は、ト
ランジスタT2又はT2*と第2の電流源S2とから構
成される。従って、各チャネルは図1の回路と厳密に同
様に動作するが、差動動作モードであるため、該当局の
トランシーバ及び遠隔局のトランシーバのいずれも送信
制御信号e,e*の一方のみが所与の時刻で能動状態で
ある。その結果、上記補償により、測定端子VT及びVT
*に存在する電圧V及びV*は、遠隔局の送信器の左側
のチャネル又は右側のチャネルが能動状態又は非能動状
態であるかに従って、夫々−RI及び−RI/2又はR
I/2及び−RIの値をとる。従って、電圧V及びV*
は、遠隔局の送信差分信号に応じて差分信号を構成し、
適切な波形整形後に増幅器の下流で利用される。
【0044】図4は、図3の差動増幅器を制御するのに
特に適切な電流制御回路2を示す。上述したように補償
条件は、直列抵抗R及びrの電圧降下が、該当送信器の
みが送信する場合とどちらの送信器も送信しない場合と
で同一であることを必要とする。従って、図4の回路
は、これらの2つの場合をシミュレートし、対応する測
定電圧を比較し、これらの電圧を等しくするように電流
Iを調節するように設計される。
【0045】この目的で図4の回路は、図3の差動増幅
器と実質的に同一の構成及び寸法を有するが、2つのチ
ャネルで所望のシミュレーションを実現するように変形
された自動制御回路9を含む。特に、トランジスタT
1,T1*を夫々導通及び非導通にするようにこれらの
トランジスタのベースに固定差分送信制御信号が加えら
れる。このために、トランジスタT1*のエミッタはそ
のベースに接続され、トランジスタT1のベースはVs
sに対して正の電圧を受け取る。この電圧は、アースに
接続されたベース及びコレクタと、適切な抵抗を介して
電位Vssに接続されたエミッタとを有するバイポーラ
トランジスタT5を含むアセンブリにより供給される。
トランジスタT5のエミッタは、トランジスタT1のベ
ースの電圧を供給する。
【0046】他方、整合インピーダンスR及び第2のイ
ンピーダンスrは、夫々自動制御インピーダンスRa,
Ra*及びインピーダンスzにより置き換えられる。R
a,Ra*及びzの値は、回路9と異なり、トランシー
バがラインに接続された整合インピーダンスRを有して
おり、従って、電流源S1が整合インピーダンスの2分
の1に等しい等価的合成インピーダンスを供給するとい
う事実を考慮して選択されなければならない。従って第
1の可能性によると、自動制御インピーダンスRa,R
a*は、トランシーバで使用される整合インピーダンス
Rに等しい2つのインピーダンスを並列に配置すること
により形成される。この場合、インピーダンスzはrに
等しい。
【0047】別の可能性によると、第2のインピーダン
スrの2倍に等しい値をzに選択することにより、整合
インピーダンスRに等しい自動制御インピーダンスR
a,Ra*を使用する。このとき、インピーダンスrは
zに等しい2つのインピーダンスを並列に接続すること
により形成される。この方法は、整合インピーダンスR
と同様に好ましくは可変な制御インピーダンスRa,R
a*の形成を簡単にすることができる。更にこの方法
は、後述するようにインピーダンスRの自動制御を行う
ために左側のチャネルのインピーダンスRaを使用する
ことができる。
【0048】更に別の可能性によると、インピーダンス
R及びRaとr及びzとは同一の値を有するが、自動制
御回路9の電流源S1により供給される電流は、双方向
増幅器の電流源S1により供給される電流の2分の1で
ある。このためには、増幅器の2倍の抵抗を有するよう
に回路9のトランジスタN1を寸法決定すれば十分であ
る。Rがrに対して非常に小さい限り、インピーダンス
Ra*の値はR/2に等しいことが好ましい。
【0049】いずれの場合も、常に線形動作を仮定する
と、電圧V及びV*は夫々一方の送信器のみが送信する
とき及びどちらの送信器も送信しないときに該一方の送
信器のインピーダンスR及びrの端子における電圧降下
に比例する。電圧V及びV*は、高い利得と高い入力イ
ンピーダンスを有する差動増幅器10の直接入力及び反
転入力に加えられ、該増幅器の出力は電流変分信号AI
を供給し、この信号はその後、制御回路9及び双方向増
幅器1の電流源S1のトランジスタT3のベースに加え
られる。
【0050】変形例によると増幅器10は、後に詳述す
るようにインピーダンスの自動制御に使用されるアセン
ブリに類似のディジタルアセンブリにより置き換えるこ
とができる。
【0051】図4の回路が、所望の補償条件を常時維持
するように電流源S1の電流Iを調節することは明らか
である。
【0052】制御回路9は実質的に双方向増幅器1と同
一の構成及び寸法を有するので、製造上のばらつきと無
関係に性能を高精度で再現することができ、スイッチン
グトランジスタT1,T1*,T2,T2*に相当の迷
走電流がある場合はこれを考慮することができる。
【0053】当然のことながら、この回路は補償条件を
静的観点から厳密に満たすことができ、ラインの特性イ
ンピーダンス即ちインピーダンスR及びrは高周波で実
質的に純粋な抵抗であるので一般にはこれで十分であ
る。当業者は当然、個々のケースでラインの実際の特性
を十分に考慮するようにこの実施例を適応させることが
できる。
【0054】有利な実施態様によると双方向増幅器及び
制御回路は、抵抗N2と直列なトランジスタT4から形
成される類似の第2の電流源S2を含む。その結果、ト
ランジスタT4のベースに加えれる電圧Vrefは、抵
抗N2における電圧降下、従って該抵抗を流れる電流i
を固定する。従って、自動制御回路により課される寸法
条件を考慮すると、電圧Vrefの選択は、信号の動特
性を固定するという理由で正確に固定しなければならな
い積RIを間接的に決定する。
【0055】多数のユニットの相互接続を行うために並
列−直列、直列−並列インタフェース回路に適用する範
囲内では、非能動状態の送信器及び受信器の送電回路の
給電を切断できるように構成すると有利である。従っ
て、電流源S1は、電源接続用信号AUTOにより制御
されるNMOSトランジスタN1を備える。このように
構成すると、特に集積回路の場合、インタフェース回路
の電力消費を削減できるという利点がある。
【0056】一方、トランシーバの受信部の設計にこの
可能性を考慮する必要がある。実際に、遠隔局のトラン
シーバが停止状態にある場合、即ち電流源S1が非能動
状態にある場合、差動ラインはこのトランシーバにより
全く給電されない。その結果、差分電圧V,V*は双方
向増幅器の出力に出現せず、受信信号が誤って検出され
る恐れがある。この問題を避けるためには、この状況を
処理するための1組の手段をトランシーバの受信部に備
える。
【0057】図5は受信部全体を示す。同図に明示する
ように双方向増幅器1は、波形整形回路4とライン活動
検出回路5とに関連している。回路5は増幅器1から電
圧V,V*を受け取り、差分電圧V,V*と所定の閾値
の値との比較の結果として形成される差分信号VAL,
VAL*を供給する。回路5は実際に、電圧V及びV*
を、遠隔局の動作時にV及びV*と想定される最大及び
最小電圧間に含まれる閾値と夫々比較するための1組の
比較器から構成される。電圧V又はV*の一方の絶対値
がこの閾値よりも大きいならば、論理回路は夫々回路5
の出力VAL及びVAL*を高レベル及び低レベルに置
く。逆の場合、信号VAL及びVAL*は夫々低レベル
及び高レベルに置かれる。回路5の製造は当業者の能力
の範囲であるので、これ以上詳述しない。
【0058】信号波形整形回路4は、エミッタを介して
相互に接続された2個のトランジスタT6,T7から構
成されるECL技術ANDゲートであり、該トランジス
タのコレクタは抵抗を介してアースVddに各々接続さ
れている。2個の他のトランジスタT8,T9は、抵抗
N3を介して電圧Vssに接続されたエミッタを有する
第5のトランジスタT10のコレクタに共通して接続さ
れたエミッタを有する。トランジスタT8のコレクタは
トランジスタT6及びT7のエミッタに接続されてお
り、トランジスタT9のコレクタはトランジスタT7の
コレクタに接続されている。トランジスタT10のベー
スは、抵抗N3内を流れる電流を固定するように参照電
圧Vrefを受け取る。トランジスタT6及びT7のベ
ースは、夫々電圧V*及びVを受け取る。トランジスタ
T8及びT9のベースは、夫々ライン活動信号VAL及
びVAL*を受け取る。トランジスタT6及びT7のコ
レクタの電圧s*及びsは、下流の回路の残りの部分で
使用可能な差分受信信号を構成する。
【0059】図5の回路は以下のように動作する。遠隔
局が能動状態であるならば、回路5により検出される差
分電圧V,V*が存在し、従って該回路は正の差分信号
VAL,VAL*を発生する。その結果、トランジスタ
T8は導通し、トランジスタT9は遮断される。回路4
は従って、差分電圧V,V*に依存する差分信号をその
出力s,s*から発生する差動増幅器として機能する。
【0060】他方、回路5が遠隔局の非能動状態を検出
するならば、信号VAL及びVAL*は上記の場合の補
数値をとる。トランジスタT8はこうして遮断され、ト
ランジスタT9は導通する。その結果、信号sは低状
態、信号s*は高状態となり、こうして波形整形回路の
差分出力は論理値0となる。
【0061】以上の説明から明らかなように、検出回路
5の比較器の適正な動作を実現するように積RIの値を
十分な精度で固定すると有利である。
【0062】図6は、整合インピーダンスRの自動制御
手段を示す。該手段は、参照インピーダンスRc及び自
動制御インピーダンスRaに接続されたインピーダンス
比較器3を含む。参照インピーダンスRcは集積回路の
外部の較正インピーダンスであり、インピーダンスRa
は調節すべき整合インピーダンスRと同一構成及び寸法
を有する集積可変インピーダンスである。
【0063】インピーダンス比較器3は、インピーダン
スRa及び各整合インピーダンスRに夫々関連するデコ
ーダ7,8に接続されたディジタル変分信号ARを発生
する。各デコーダ7,8は、関連するインピーダンスの
値を制御する。整合インピーダンスRに関連するデコー
ダ8は、後述する試験操作に用いられる補助入力INF
*の存在によりインピーダンスRaに関連するデコーダ
7から区別される。
【0064】電流の自動制御の場合と同様に、以下の実
施例は整合インピーダンスの純抵抗部を調節することが
できる。当業者は必要に応じてラインの実際の特性を考
慮するようにこの実施例を変形することができる。
【0065】インピーダンス比較器3は、夫々Ra及び
Rcに並列に接続された2個の電圧分割ブリッジPa,
Pcを含む。これらの2つの並列なアセンブリは、夫々
類似の電流源Sa及びScにより給電される。インピー
ダンスRaが電流自動制御回路9で使用されるインピー
ダンスである場合、電流源Saは実際に回路9の電流源
S1である。比較器3は更に、分割ブリッジPa及びP
cに接続された電圧比較器11と、双方向カウンタ6と
を含む。電圧比較器11は実際に、双方向カウンタ6の
カウントアップ入力に加えられる増分信号INC及びカ
ウントダウン入力に加えられる減分信号DECを夫々供
給する2個の比較器CL,CHから構成される。抵抗2
Xを有する分割ブリッジPcの中間点cは、比較器CL
の反転入力と比較器CHの直接入力とに接続されてい
る。分割ブリッジPaは、点a及びアース間の抵抗Xと
点b及び電流源Sa間の抵抗とが等しくなるような2個
の中間端子a,bを含み、点a及びb間の抵抗xはXの
一部分に等しい。点aは比較器CHの反転入力に接続さ
れ、点bは比較器CLの直接入力に接続されている。こ
のように構成すると、X及びxの適切な寸法決定によ
り、制御インピーダンスRaの値が夫々所定の閾値を有
する参照インピーダンスRcの値よりも小さいか又は大
きいときに、増分信号INC又は減分信号DECが能動
状態となるようなヒステリシス効果を与えることができ
る。これは、整合インピーダンスの調節における不安定
を避けるという利点がある。
【0066】この閾値はRcの値に関する誤り率により
規定される。他方、比較器3の動作は、XがRcに対し
て十分に大きい限り、常に製造上のばらつきから実質的
に独立している。
【0067】従って、双方向カウンタ6の状態は、誤り
率の誤差内で参照インピーダンスRcの値に等しくなる
ようにインピーダンスR及びRaに加えられるべき変分
値を表す。
【0068】従って、図6の自動制御はディジタル制御
型である。ドレイン−ソース経路の抵抗が可変インピー
ダンスR及びRaを構成し、ゲートが較正インピーダン
スRcの値と制御インピーダンスRaの値との差を表す
アナログ変分信号により制御されるような例えばPMO
Sトランジスタを使用するアナログ方法を想定すること
ができる。しかしながら、この方法は特に多数のトラン
シーバを含む集積回路の場合、回路を通って伝送中にア
ナログ変分信号が変更を受けるという欠点がある。
【0069】従って、図6のディジタル型はこの問題を
解決する。ディジタル−アナログ変換回路を組み合わせ
るならば上記に提案した可変インピーダンスとしてPM
OSトランジスタを使用することが可能である。しかし
ながら、この方法は非常に高周波数の動作を妨害し得る
構造容量を有する大型のトランジスタを使用する必要が
ある。
【0070】従って、完全なディジタル型が好ましい。
このために各可変インピーダンスは、ディジタル変分信
号を介して並列に選択的に接続される複数の抵抗により
形成される。インピーダンスRaが試験操作のために無
限大の値をとることができるように構成する必要はない
ので、インピーダンスRaの場合はインピーダンスRの
場合とやや異なることが注目される。従って、抵抗Ra
の1つは常時接続され得る。
【0071】図7は、各抵抗がPMOSトランジスタP
0〜P6から構成されるこのような実施例を示す。トラ
ンジスタは並列に接続され、そのソースはアースに接続
され、ドレインは関連する電流源に接続されている。ト
ランジスタP0〜P6のゲートは、信号E0〜E6によ
り夫々制御される。各トランジスタのドレイン−ソース
経路の抵抗はこのとき、最も多く発生する場合に対応す
る典型的値に近いマージンで、トランジスタの寸法(例
えばゲートの幅)と製造方法に依存する値をとる。
【0072】2進コードの重み付けを行うように抵抗P
0〜P6の寸法を選択することが想定できる(抵抗はす
べて異なり、2の累乗に比例する)が、この方法はライ
ンのレベルに妨害を生じ得る複数の抵抗の同時スイッチ
ングの問題がある。
【0073】この問題を避けるためには、逐次起動の結
果として等価的合成抵抗の値が規則的に減少するように
寸法決定された抵抗を使用することが好ましい。他方、
この方法は所与の精度で抵抗の数、従って制御信号の数
が増加する。この欠点を補償するためには、コード化さ
れたディジタル変分信号を変分信号ARとして使用し、
対応するデコーダ7,8を調節すべき各インピーダンス
に組み合わせる方法が選択される。使用されるコードは
有利には、双方向カウンタ6により直接供給されるグレ
ーコードである。この双方向カウンタ及び関連するデコ
ーダの詳細な実施例を図8に示す。
【0074】図8について説明する前に、上記回路の詳
細な実施例を与えることが適切である。
【0075】ラインの特性インピーダンスが50Ωであ
るとき、例えばコンポーネントの値の変差を約25%と
すると整合インピーダンスの誤差は5%未満である。
【0076】従って整合インピーダンスは、一般的な場
合で約37〜63Ωの間で規則的に変化可能でなければ
ならない。計算及びシミュレーションの結果、使用され
る方法に応じて容易に計算可能な寸法を有する漸増抵抗
を有する7個のトランジスタP0〜P6を使用すればよ
いことが判明した。
【0077】他方、増分信号INC又は減分信号DEC
は、インピーダンスRaが夫々インピーダンスRcより
も5%低いか又は高いときに能動化されなければならな
い。計算によると、Rc=50ΩならばX=500Ω及
びx=50Ωをとることができることが判明した。従っ
て、RI=0.5Vとすると、3.3mV未満の雑音レ
ベルで雑音の影響を受けない。
【0078】図8は、整合インピーダンスが7個の並列
なPMOSトランジスタを含む特殊な場合における双方
向カウンタ6とデコーダ7及び8を示す。
【0079】Raに関連するデコーダ7は、トランジス
タP1〜P6のゲートに夫々接続された6個の出力C1
〜C6を有する。トランジスタP0は、ゲートの負のバ
イアスにより常時導通される。デコーダ7の出力C1〜
C6が論理値0をとるとき、該出力により制御されるト
ランジスタP1〜P6は導通される。
【0080】デコーダ8は7個の出力E0〜E6を含
み、出力E0が0であるか1であるかに従って第1のト
ランジスタP0が導通又は遮断され得るという点以外は
デコーダ7と同様に動作する。
【0081】双方向カウンタ6は、カウンタ状態を規定
する3個のD型フリップフロップDA,DB,DCを含
む。フリップフロップDA,DB,DCは、信号INC
及びDECとフリップフロップDA,DB,DCの状態
A,B,Cとに応じて1組の論理ゲートにより供給され
る論理信号A+,B+,C+をそれらの入力Dで夫々受け
取る。
【0082】この論理回路は以下の式を演算する。
【0083】 (1)A+=[(A・B*)*・(A・C)*・(C*
・ENC)*]* (2)B+=[(B・C*)*・(A*・INC)*・
(A・C・DEC)*]* (3)C+=[(A*・B*)*・(A*・DEC)*
・(B*・DEC)*・(A・B・INC)*]* 尚、式中符号*は補数演算を表す。
【0084】この制御論理により、カウンタは異なる7
種の状態をとることができ、状態000は禁止される。
各状態A,B,Cは、導通状態にあるべきトランジスタ
の数のグレーコードとしてコード化された値に対応す
る。このように構成すると、調節すべきインピーダンス
の値に加えられるいかなる修正も、所与の時刻にフリッ
プフロップDA,DB,DCのただ1つの状態変化を意
味する。
【0085】双方向カウンタの動作の安定性を改良する
ために、フリップフロップは一次信号H及び補助フリッ
プフロップDHの状態に依存してクロック信号Hoの後
縁により同期される。フリップフロップDHは、反転ク
ロック入力CK*でクロック信号Hを受け取り、入力D
で論理和DEC+INCを受け取る。クロック信号H及
びフリップフロップDHの非反転出力Qは、フリップフ
ロップDA,DB,DCの反転クロック入力CK*に信
号Hoを供給するNANDゲートGHの入力に接続され
ている。
【0086】双方向カウンタ6は以下のように動作す
る。Ra及びRcの値の絶対値の差が閾値よりも小さい
とき、信号DEC及びINCは0に維持される。クロッ
ク信号Hの後縁が現れると、フリップフロップDHは0
となり、ゲートGHの出力Hoは1に維持され、こうし
てフリップフロップDA,DB,DCの全状態変化を禁
止する。逆にRaとRcとの差が閾値を越える場合、信
号DEC又はINCの一方は1であり、フリップフロッ
プDHの入力Dは論理値1を受け取る。次のクロック信
号の後縁が現れると、フリップフロップDHの状態は再
び1となり、ゲートGHの出力はクロック信号Hの補数
信号を発生する。従って、ゲートGHの出力は1である
が、Hの次の前縁が現れると再び0に戻り、フリップフ
ロップDA,DB,DCは上記式(1),(2),
(3)に従って再更新される。
【0087】以上の動作の説明から明らかなように、双
方向カウンタは修正が必要な場合のみに起動され、従っ
て、フリップフロップの制御論理回路を単純にすること
ができる。更に、フリップフロップDH及びゲートGH
により、フリップフロップDA,DB,DCは信号IN
C又はDECの出現により妨害を生じる危険性なしにク
ロック信号Hにより完全に同期される。
【0088】デコーダ7及び8は、フリップフロップD
A,DB,DCの状態信号A,B,C又はその補数を受
け取り、関連する可変インピーダンスを制御する信号C
1〜C6又はE0〜E6を出力から発生する。
【0089】デコーダ7の出力C1〜C6は以下の式を
満たす。
【0090】 (4)C1=(B+C)* C2=(A*+B)* C3=[A*+(B*+C)*]* C4=A C5=(A*・C)* C6=(A*・B*)* デコーダ8は、試験信号INFが1であるときにそのイ
ンピーダンスを無限大の値に制御することができるよう
に構成されている。他方、双方向カウンタ6を集積回路
の種々のデコーダ8に接続するラインの数を制限するた
めに、フリップフロップDA,DB,DCの反転出力か
らの信号A*,B*,C*のみがデコーダ8の入力に加
えられる。これらの制約を考慮して、デコーダ8は以下
の論理式を実行するように設計される。
【0091】 (5)E0=INF E1=(B*・C*・INF*)* E2=(A・B*・INF*)* E3=(A・B*)*・(A・B)*・INF* E4=(A*・INF*)* E5=(A*・C・INF*)* E6=(A*・B*・INF*)* 図9は、本発明が有利に適用される並列−直列、直列−
並列インタフェース回路を示す。この回路は、データラ
インDT及び制御ラインCTから構成される並列入出力
ラインと、直列伝送ラインLとに接続されるように構成
された集積回路であると仮定される。
【0092】この回路は、関連する直列送受信ラインに
より並列入出力DT,CT及び種々のトランシーバ12
に接続された直列化−非直列化手段14を含む。各トラ
ンシーバ12は、上記に説明したような増幅器1を介し
て双方向伝送ラインLに接続されている。各ラインL
は、関連するトランシーバを遠隔局に属する別のトラン
シーバに接続する。
【0093】集積回路は更に、増幅器の電流I及び整合
インピーダンスRの自動制御手段2,3を含む。最後
に、外部クロックにより供給される主クロック信号CL
を受け取るクロック発生器13は、直列化−非直列化手
段14を制御する。送信時に発生器13は、直列データ
の送信速度を並列データの受信速度に適応させるように
周波数逓倍器として機能する。受信時に発生器13は、
これらのデータに基づいて直列データの周波数でクロッ
ク信号を再生し、直列化−非直列化手段の並列部を制御
するために周波数分割を行う。
【0094】回路13及び14は本願出願人名義の19
91年7月9日付け米国特許出願第727430号、発
明の名称”Method and Digital T
ransmission System for Se
rial Data”(1990年7月11日付け仏国
特許出願第90.08811号に対応)、1991年7
月9日付け米国特許出願第727429号、発明の名
称”Arrangement for Seriali
zation and Deserializatio
n of Data and Resultant D
igital Transmission Syste
m for Serial Data”(1990年7
月11日付け仏国特許出願同第90.08812号に対
応)、及び1991年7月9日付け米国特許出願第72
7843号、発明の名称”Arrangement f
or Data Sampling and Resu
ltant Digital Transmissio
n System”(1990年7月11日付け仏国特
許出願同第90.08813号に対応)に詳細に記載さ
れている。
【0095】回路14は更にトランシーバを選択し、試
験操作及び非活動ラインに関連する増幅器の給電切断を
行うために夫々信号INF及びAUTOを供給するため
の手段を含む。
【0096】図9の回路の動作はほぼ従来通りであるの
で、詳細な説明を必要としない。より詳細には、上記特
許出願を参照されたい。
【0097】ただし、直列化−非直列化手段14は、宛
て先局を指示する制御CTに応じてトランシーバの能動
化を制御する回路を含むことを明示すべきである。逆に
これらの回路は、受信時に能動状態のラインの存在に応
答して並列インタフェースに制御信号を発生するように
構成されている。他方、適切な制御CTにより指定され
るトランシーバに信号INF及びAUTOを供給するデ
コーディング回路を配置してもよい。これらの回路の実
際の製造は、選択される並列インタフェースに主に依存
する。
【0098】例えば、制御CTがアドレス部と制御部と
を含む場合、アドレス部はアドレスデコーダの入力とし
て機能する。制御部の試験制御信号及び給電制御信号
は、アドレスデコーダにより選択された信号INF又は
AUTOの一方をバリデートするために使用される。
【0099】図10、図11及び図12は、図9の集積
回路で実施され得る試験操作を示す。これらの図面中、
集積回路16の直列化−非直列化手段14は並列入出力
を介して試験装置15に接続されている。上述のように
回路14は、トランシーバ12(図面には分かり易くす
るために1つだけを示す)に接続されている。
【0100】図10に示した第1の可能性によると、集
積回路16は製造後で且つ直列伝送ラインに接続される
前に試験される。この場合、テスタ15は試験すべきト
ランシーバの信号INFをゼロに設定し、こうして、該
トランシーバの電流源は正常構成で整合インピーダンス
に給電する。テスタ15は次に、回路14の並列入力に
加えられる1組のデータを送信するようにこのトランシ
ーバに指令する。回路14はこれらのデータを直列デー
タに変換し、選択されたトランシーバ12に伝送する。
受信した直列データに応じて、トランシーバ12の増幅
器1は送信制御信号を受け取り、従って、整合インピー
ダンスに給電する電流源を起動する。
【0101】ラインは接続されていないので、電流源S
1は活動チャネルの整合インピーダンスRのみに給電
し、従って、トランシーバが正常動作状態にあるときに
電流源が給電する等価インピーダンスの2倍のインピー
ダンスで出力する。従って、能動チャネルの電圧V又は
V*は値−RIをとる。他方、非能動チャネルの電圧V
*又はVは、値−(R+r)i即ち実質的に−RI/2
をとる。
【0102】従って、増幅器1の受信端子に現れる電圧
V及びV*は送信制御信号を再生し、該信号は波形整形
及び並列データ変換後、試験装置15により受け取られ
る。試験装置はその後、最初に送信された並列データと
受信した並列データとを比較する。両者が一致している
場合、回路13,14及び12は適切に動作したことを
意味する。
【0103】次に、回路の他のトランシーバを逐次選択
することにより同一の操作が実施される。
【0104】こうしてトランシーバの特殊な設計によ
り、集積回路の試験操作は極めて単純であり、トランシ
ーバの適切な動作のみならず、直列化−非直列化手段1
4等、あらゆる付属及び中間回路の適切な動作をも確認
することができる。
【0105】集積回路がシステムに配置されている間に
試験を実施することもでき、トランシーバは伝送ライン
Lに接続されている。
【0106】図11に示す第1の可能性によると、試験
装置15は試験すべきトランシーバの信号INFを1に
設定し、こうして整合インピーダンスを無限大の値にす
る。増幅器1の電流源は伝送ラインLのみに給電する。
整合インピーダンスはラインの特性インピーダンスに等
しい値を有するので、図10と同一の状況となり、同様
に試験を実施することができる。
【0107】この場合、試験はトランシーバ及び集積回
路の端子間の接続と端子及びライン間の接続との完全性
に関する補足指示を与える。
【0108】上記2種の試験は電流無損失伝送の場合に
厳密に正常動作をシミュレートすることが注目される。
【0109】図12に示す別の可能性によると、2つの
集積回路16,16’のトランシーバはラインLにより
相互に接続されており、試験装置は試験すべき集積回路
16のトランシーバの信号INFのゼロ設定と、他方の
集積回路16’の対応するトランシーバの信号INFの
1設定とを指令する。
【0110】この場合、回路16のトランシーバ12は
正常状態であり、回路16’のトランシーバは切断され
た整合インピーダンスを有する。
【0111】こうして、ラインLは回路16’に接続さ
れた末端で開放され、従って、回路16により出力され
る信号はラインを通って回路16’に伝送され、該回路
で反射された後、ラインを通って回路16に再伝送され
る。その結果、信号の反射は回路16’からの送信と、
実際のラインの2倍の長さのラインを通る伝送とをシミ
ュレートし、送信信号と受信信号との間の衝突の可能性
を含む。
【0112】従って、上記のように試験を行うことがで
きるが、ライン及び、ラインと遠隔局のトランシーバと
の間の接続の完全性に関する補足指示を与える。更にこ
の試験は、伝送中に場合により生じる電流の損失を考慮
する。最後に反射の効果を利用して、受信信号及び試験
信号の送受信間の遅延の分析によりライン欠陥を探知す
ることができる。
【0113】欠陥を探知するために最後の2つの試験の
可能性を組み合わせると有利であることに留意すべきで
ある。即ち、図12の試験で欠陥が検出される場合、図
11の試験は欠陥が回路16に起因するか否かを指示す
る。
【0114】並列−直列、直列−並列インタフェース回
路の関係で、上記試験方法は低周波数信号のみが試験装
置と試験すべき集積回路との間で交換されるので、高速
リンクの場合に特に有利である。
【0115】集積回路の変形例では、外部から制御さ
れ、並列試験信号を自動的に発生し、比較を行い、外部
からアクセス可能なレジスタにこれらの比較の結果を記
憶させることが可能な試験回路が含まれる。
【0116】この試験回路は、所定数の試験語の送信を
開始するようにプログラムされた起動回路により制御さ
れる試験信号発生器、例えばランダム信号発生器を含
む。受信クロック信号は受信された直列信号に基づいて
再生されるので、送信クロック信号から独立している。
また、比較回路は送信信号と受信信号との位相偏移を考
慮するように設計されなければならない。これはバッフ
ァメモリにより実現され得る。もっとも、より小型にす
るためには、送信信号発生器に類似し、同様にプログラ
ムされ且つ受信クロック信号により同期される試験信号
発生器を比較回路に組み合わせる。この方法は、他の方
法で必要なバッファメモリ及び再同期回路を省略するこ
とができる。
【0117】集積回路の内部に試験回路を備えると、外
部試験装置が不要であり、充分な試験を実施できるとい
う二重の利点がある。実際に、試験装置を使用すると、
送受信間の非同期により試験操作に著しく時間がかか
り、従って試験装置のメモリ内で多数の読み書き操作が
必要である。
【0118】試験信号発生器、比較手段及び記憶手段の
製造は当業者の能力の範囲内であるので、詳述しない。
【図面の簡単な説明】
【図1】本発明のトランシーバで使用される双方向増幅
器を示す。
【図2】双方向増幅器に関連する自動制御手段を示す。
【図3】差動型双方向増幅器を示す。
【図4】第1の自動制御手段の1実施例を示す。
【図5】本発明のトランシーバの増幅手段の受信部を示
す。
【図6】可変インピーダンスの自動制御手段を示す。
【図7】可変整合インピーダンスの1実施例を示す。
【図8】可変インピーダンスの自動制御手段を構成し得
る回路を示す。
【図9】本発明のトランシーバを使用する並列−直列、
直列−並列インタフェース回路を示す。
【図10】本発明のトランシーバ及び集積回路に適用可
能な試験方法の1実施例を示す。
【図11】本発明のトランシーバ及び集積回路に適用可
能な試験方法の別の実施例を示す。
【図12】本発明のトランシーバ及び集積回路に適用可
能な試験方法の別の実施例を示す。
【符号の説明】
1 増幅器 2,3 自動制御手段 9 自動制御回路 10 電圧比較器 L,L* 伝送ライン e,e* 送信制御信号 s,s* 受信信号 R,r 整合インピーダンス G1,G1*,G2,G2* 電流発生器 VT,VT* 受信端子 S1,S2 電流源 Rc 較正インピーダンス INF 試験信号 P0〜P6 電界効果トランジスタ T1,T1*,T2,T2* スイッチ

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つの伝送ラインを含む伝送
    リンクにより別の類似のトランシーバに接続されるよう
    に構成されたトランシーバであって、該トランシーバ
    が、送信制御信号に応答して該リンク上に送信信号を発
    生し、他方のトランシーバにより該リンク上に発生され
    る送信信号に応答して受信信号を発生するための増幅手
    段を含んでおり、該増幅手段が各伝送ライン毎に双方向
    増幅器を含んでおり、該増幅器が、伝送ラインに接続さ
    れた第1の伝送ライン整合インピーダンス手段と、能動
    及び非能動状態を有しており且つ該第1のインピーダン
    ス手段及び該ラインに並列に給電するために該送信制御
    信号に応答して制御される第1の発生器と、該第1の発
    生器が能動状態にあるときには整合インピーダンス手段
    内を流れる電流を表し、該第1の発生器が非能動状態に
    あるときには整合インピーダンス手段内を流れる電流と
    補償値との和を表す測定信号を供給するための検出手段
    とを含み、該補償値は、該測定信号が他方のトランシー
    バにより発生される送信信号に依存するような補償条件
    を満足するように決定されることを特徴とするトランシ
    ーバ。
  2. 【請求項2】 前記検出手段が、整合インピーダンス手
    段とラインとの共通点に接続された第1の端子及び第2
    の受信信号端子を有する第2のインピーダンス手段と、
    該受信信号端子を、該第1の発生器と同一極性であり制
    御下にある第2の発生器に接続する手段とを含んでお
    り、該第1及び第2の発生器が、交互に一方が能動状態
    で他方が非能動状態となるように該制御信号に応答して
    制御され、該測定信号が該受信信号端子に存在する電圧
    であり、該補償値が該第2のインピーダンス手段の端子
    における電圧であり、該発生器手段及び該第2のインピ
    ーダンス手段が該補償条件を満足するように構成及び配
    置されていることを特徴とする請求項1に記載のトラン
    シーバ。
  3. 【請求項3】 前記第1の発生器が、前記補償条件を満
    足するように第1の自動制御手段により制御される可変
    電流源を含むことを特徴とする請求項2に記載のトラン
    シーバ。
  4. 【請求項4】 該トランシーバが集積回路の一部を形成
    し、第1のインピーダンス手段が可変インピーダンスで
    あり且つ、該第1のインピーダンス手段が集積回路の外
    部の較正インピーダンスに等しく且つラインの特性イン
    ピーダンスに実質的に等しい値を有する値を取るように
    第2の自動制御手段により制御されることを特徴とする
    請求項1に記載のトランシーバ。
  5. 【請求項5】 該トランシーバが集積回路の一部を形成
    し、第1のインピーダンス手段が可変インピーダンスで
    あり且つ、該第1のインピーダンス手段が集積回路の外
    部の較正インピーダンスに実質的に等しく且つラインの
    特性インピーダンスに実質的に等しい値を有する値を取
    るように第2の自動制御手段により制御されることを特
    徴とする請求項2に記載のトランシーバ。
  6. 【請求項6】 試験信号の制御下で前記第1のインピー
    ダンス手段が高インピーダンス状態に転換されることを
    特徴とする請求項4に記載のトランシーバ。
  7. 【請求項7】 試験信号の制御下で該第1のインピーダ
    ンス手段が高インピーダンス状態に転換されることを特
    徴とする請求項5に記載のトランシーバ。
  8. 【請求項8】 前記第1の可変インピーダンス手段が、
    並列に接続され且つ該第2の自動制御手段により選択的
    に導通されるドレイン−ソース経路を有する電界効果ト
    ランジスタから構成されることを特徴とする請求項4に
    記載のトランシーバ。
  9. 【請求項9】 前記第1の可変インピーダンス手段が、
    並列に接続され且つ該第2の自動制御手段により選択的
    に導通されるドレイン−ソース経路を有する電界効果ト
    ランジスタから構成されることを特徴とする請求項5に
    記載のトランシーバ。
  10. 【請求項10】 前記第1の可変インピーダンス手段
    が、並列に接続され且つ該第2の自動制御手段により選
    択的に導通されるドレイン−ソース経路を有する電界効
    果トランジスタから構成されることを特徴とする請求項
    6に記載のトランシーバ。
  11. 【請求項11】 前記第1の可変インピーダンス手段
    が、並列に接続され且つ該第2の自動制御手段により選
    択的に導通されるドレイン−ソース経路を有する電界効
    果トランジスタから構成されることを特徴とする請求項
    7に記載のトランシーバ。
  12. 【請求項12】 コレクタ、エミッタ及びベースを有す
    るバイポーラトランジスタを含んでおり、前記電流源の
    電流が、抵抗を介して第2の電位に接続されたエミッタ
    を有するバイポーラトランジスタのコレクタにより供給
    され、前記第1の自動制御手段が、該バイポーラトラン
    ジスタのベースに印加されるベース電圧を制御すること
    を特徴とする請求項3に記載のトランシーバ。
  13. 【請求項13】 コレクタ、エミッタ及びベースを有す
    るバイポーラトランジスタを含んでおり、前記電流源の
    電流が、抵抗を介して第2の電位に接続されたエミッタ
    を有するバイポーラトランジスタのコレクタにより供給
    され、前記第1の自動制御手段が、該バイポーラトラン
    ジスタのベースに印加されるベース電圧を制御すること
    を特徴とする請求項4に記載のトランシーバ。
  14. 【請求項14】 コレクタ、エミッタ及びベースを有す
    るバイポーラトランジスタを含んでおり、前記電流源の
    電流が、抵抗を介して第2の電位に接続されたエミッタ
    を有するバイポーラトランジスタのコレクタにより供給
    され、前記第1の自動制御手段が、該バイポーラトラン
    ジスタのベースに印加されるベース電圧を制御すること
    を特徴とする請求項6に記載のトランシーバ。
  15. 【請求項15】 コレクタ、エミッタ及びベースを有す
    るバイポーラトランジスタを含んでおり、前記電流源の
    電流が、抵抗を介して第2の電位に接続されたエミッタ
    を有するバイポーラトランジスタのコレクタにより供給
    され、前記第1の自動制御手段が、該バイポーラトラン
    ジスタのベースに印加されるベース電圧を制御すること
    を特徴とする請求項8に記載のトランシーバ。
  16. 【請求項16】 前記抵抗が、前記増幅手段をオンにす
    るための信号によりバイアスされるゲートを有する電界
    効果トランジスタのドレイン−ソース経路により構成さ
    れることを特徴とする請求項12に記載のトランシー
    バ。
  17. 【請求項17】 前記抵抗が、前記増幅手段をオンにす
    るための信号によりバイアスされるゲートを有する電界
    効果トランジスタのドレイン−ソース経路により構成さ
    れることを特徴とする請求項13に記載のトランシー
    バ。
  18. 【請求項18】 前記抵抗が、前記増幅手段をオンにす
    るための信号によりバイアスされるゲートを有する電界
    効果トランジスタのドレイン−ソース経路により構成さ
    れることを特徴とする請求項14に記載のトランシー
    バ。
  19. 【請求項19】 前記抵抗が、前記増幅手段をオンにす
    るための信号によりバイアスされるゲートを有する電界
    効果トランジスタのドレイン−ソース経路により構成さ
    れることを特徴とする請求項15に記載のトランシー
    バ。
  20. 【請求項20】 前記リンクが2つの伝送ラインを含ん
    でおり、前記増幅手段が該伝送ラインに夫々関連する2
    つの双方向増幅器から形成される2つの信号経路を含ん
    でおり、該増幅器が、前記送信制御信号を形成する2つ
    の差分送信信号により夫々制御され、差分信号の一方
    が、第1の増幅器の第1の電流発生器と第2の増幅器の
    第2の電流発生器とを制御し、該差分信号の他方が、第
    2の増幅器の第1の電流発生器と第1の増幅器の第2の
    発生器とを制御し、該受信信号が、2つの双方向増幅器
    の受信端子間に存在する電圧差に依存することを特徴と
    する請求項2に記載のトランシーバ。
  21. 【請求項21】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項3に記載のトランシーバ。
  22. 【請求項22】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項4に記載のトランシーバ。
  23. 【請求項23】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項6に記載のトランシーバ。
  24. 【請求項24】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項8に記載のトランシーバ。
  25. 【請求項25】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項12に記載のトランシーバ。
  26. 【請求項26】 該リンクが2つの伝送ラインを含んで
    おり、前記増幅手段が該伝送ラインに夫々関連する2つ
    の双方向増幅器から形成される2つの信号経路を含んで
    おり、該増幅器が、該送信制御信号を形成する2つの差
    分送信信号により夫々制御され、差分信号の一方が、第
    1の増幅器の第1の電流発生器と第2の増幅器の第2の
    電流発生器とを制御し、該差分信号の他方が、第2の増
    幅器の第1の電流発生器と第1の増幅器の第2の発生器
    とを制御し、該受信信号が、2つの双方向増幅器の受信
    端子間に存在する電圧差に依存することを特徴とする請
    求項16に記載のトランシーバ。
  27. 【請求項27】 前記第1の発生器が電流発生器であ
    り、第1の共通電流源を含んでおり、各第1の電流発生
    器が、該第1の共通電流源を前記第2のインピーダンス
    の前記第1の端子に接続する第1のスイッチを含んでお
    り、該第1のスイッチが夫々前記差分送信信号により制
    御されることを特徴とする請求項20に記載のトランシ
    ーバ。
  28. 【請求項28】 前記第2の発生器が電流発生器であ
    り、第2の共通電流源を含んでおり、該第2の電流発生
    器の各々が該第2の共通電流源を前記受信端子に接続す
    る第2のスイッチを含んでおり、伝送ラインに関連する
    該第2のスイッチが、他方の伝送ラインに関連する第1
    のスイッチを制御する差分送信信号により制御されるこ
    とを特徴とする請求項27に記載のトランシーバ。
  29. 【請求項29】 前記第1の共通電流源が可変であり且
    つ、一方の信号経路上の送信の存在及び他方の信号経路
    上の送信の不在をシミュレートするように寸法決定及び
    バイアスされた前記増幅手段と同一構成の自動制御回路
    を含む第1の自動制御手段により制御され、該第1の自
    動制御手段が更に、該自動制御回路の増幅器の受信端子
    に夫々接続された入力と、該自動制御回路及び該増幅器
    の第1の電流源を制御する出力とを有する電圧比較器を
    含むことを特徴とする請求項28に記載のトランシー
    バ。
  30. 【請求項30】 前記第1及び第2のスイッチが、第1
    及び第2の共通電流源を夫々第2のインピーダンスの前
    記第1の端子及び前記増幅器の前記受信端子に接続する
    エミッタ−コレクタ経路を有するバイポーラトランジス
    タであることを特徴とする請求項29に記載のトランシ
    ーバ。
  31. 【請求項31】 前記第1の共通電流源が、第1の抵抗
    を介して第2の電位に接続されたエミッタと、第1のバ
    イポーラトランジスタのエミッタに接続されたコレクタ
    とを有する第3のバイポーラトランジスタを含んでお
    り、該第3のトランジスタが、前記自動制御手段の比較
    器の出力に接続されたベースを有することを特徴とする
    請求項30に記載のトランシーバ。
  32. 【請求項32】 前記第2の共通電流源が、第2の抵抗
    を介して第2の電位に接続されたエミッタと、第2のバ
    イポーラトランジスタのエミッタに接続されたコレクタ
    とを有する第4のバイポーラトランジスタを含んでお
    り、該第4のトランジスタが、積RI(式中、Rは第1
    のインピーダンスの値であり、Iは第2の共通電流源に
    より供給される電流の値である)の値を設定するように
    バイアスされたベースを有することを特徴とする請求項
    31に記載のトランシーバ。
  33. 【請求項33】 請求項3に記載の複数のトランシーバ
    を含んでおり、前記第1の自動制御手段が複数の該トラ
    ンシーバに共通であることを特徴とする集積回路。
  34. 【請求項34】 請求項4に記載の複数のトランシーバ
    を含んでおり、前記第2の自動制御手段が複数の該トラ
    ンシーバに共通であることを特徴とする集積回路。
  35. 【請求項35】 相互に通信する機能ユニットを含む情
    報処理システムであって、該ユニットのいくつかが請求
    項33に記載の集積回路を少なくとも1つ含んでおり、
    該集積回路の各トランシーバが、伝送リンクを介してシ
    ステムの別の機能ユニットに属する集積回路のトランシ
    ーバに接続されていることを特徴とする情報システム。
  36. 【請求項36】 相互に通信する機能ユニットを含む情
    報処理システムであって、該ユニットのいくつかが請求
    項34に記載の集積回路を少なくとも1つ含んでおり、
    該集積回路の各トランシーバが、伝送リンクを介してシ
    ステムの別の機能ユニットに属する集積回路のトランシ
    ーバに接続されていることを特徴とする情報システム。
  37. 【請求項37】 請求項29に記載の複数のトランシー
    バを含んでおり、該第1の自動制御手段が複数の該トラ
    ンシーバに共通であることを特徴とする集積回路。
JP4055727A 1991-03-14 1992-03-13 双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニットを有する情報処理システム Expired - Lifetime JPH0714174B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9103127 1991-03-14
FR9103127A FR2674083B1 (fr) 1991-03-14 1991-03-14 Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique.

Publications (2)

Publication Number Publication Date
JPH0591161A true JPH0591161A (ja) 1993-04-09
JPH0714174B2 JPH0714174B2 (ja) 1995-02-15

Family

ID=9410748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4055727A Expired - Lifetime JPH0714174B2 (ja) 1991-03-14 1992-03-13 双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニットを有する情報処理システム

Country Status (7)

Country Link
US (1) US5347538A (ja)
EP (1) EP0504063B1 (ja)
JP (1) JPH0714174B2 (ja)
AT (1) ATE154862T1 (ja)
DE (1) DE69220523T2 (ja)
ES (1) ES2104863T3 (ja)
FR (1) FR2674083B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329704A (ja) * 2006-06-08 2007-12-20 Opnext Japan Inc 双方向通信システムおよび校正器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384769A (en) * 1993-03-19 1995-01-24 Apple Computer, Inc. Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme
JP2752030B2 (ja) * 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5535241A (en) * 1994-05-31 1996-07-09 Texas Instruments Incorporated Signal transmission system and method of operation
US5578939A (en) * 1995-01-23 1996-11-26 Beers; Gregory E. Bidirectional transmission line driver/receiver
US5568064A (en) * 1995-01-23 1996-10-22 International Business Machines Corporation Bidirectional transmission line driver/receiver
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Lsiの配線構造の設計方法
KR100386763B1 (ko) * 1999-08-19 2003-06-09 마쯔시다덴기산교 가부시키가이샤 양방향 신호 전송 시스템
US6628721B1 (en) * 1999-11-24 2003-09-30 Agere Systems Inc. Simplified differential signaling
US7009827B1 (en) * 2002-10-15 2006-03-07 Silicon Image, Inc. Voltage swing detection circuit for hot plug event or device detection via a differential link
US6930506B2 (en) * 2002-10-22 2005-08-16 International Business Machines Corporation Terminating resistor driver for high speed data communication
US7460585B2 (en) * 2003-11-04 2008-12-02 Broadcom Corporation Methods and systems for detecting defects in serial link transceivers
US20080018357A1 (en) 2006-07-18 2008-01-24 Honeywell International Inc. Automatic termination circuit
US8212587B2 (en) 2008-10-23 2012-07-03 Pericom Semiconductor Corp. Redriver with output receiver detection that mirrors detected termination on output to input
US7888968B2 (en) * 2009-01-15 2011-02-15 International Business Machines Corporation Configurable pre-emphasis driver with selective constant and adjustable output impedance modes
US10812067B1 (en) * 2019-06-07 2020-10-20 Nxp B.V. Redriver and resistive unit for a redriver

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR14505E (fr) * 1911-05-20 1911-12-30 Saul Des Ballon-réclame
CH502726A (de) * 1969-07-23 1971-01-31 Hasler Ag Einrichtung zur Duplex-Übertragung binärer, durch Gleichstromimpulse dargestellter Signale
NL7000395A (ja) * 1970-01-13 1971-07-15
GB1442151A (en) * 1973-07-03 1976-07-07 Gte International Inc Electronic hybrid
DE2543861C3 (de) * 1975-10-01 1981-06-25 Nixdorf Computer Ag, 4790 Paderborn Schaltung für eine zweirichtungsverstärkeranordnung in Fernmeldeanlagen, insbesondere Datenübertragungsanlagen, zur Sperrung des jeweiligen Verstärkereingangs gegen die Aufnahme abgehender Signale
DE2839875C2 (de) * 1978-09-13 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Prüfung einer Nachrichtenstation
DE2923277A1 (de) * 1979-06-08 1980-12-11 Rohde & Schwarz Anordnung zum selbsttaetigen abstimmen eines transformationsnetzwerkes
IT1118946B (it) * 1979-10-04 1986-03-03 Cselt Centro Studi Lab Telecom Ricetrasmettitore per trasmissione bidirezionale simultanea di segnali numerici su una linea unica
US4445193A (en) * 1981-06-16 1984-04-24 International Business Machines Corporation Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal
US4638473A (en) * 1984-12-28 1987-01-20 Gte Laboratories Incorporated Two wire bidirectional digital transmission system
US4698800A (en) * 1985-10-28 1987-10-06 International Business Machines Corporation Bi-directional transceiver circuit
KR910009672B1 (ko) * 1988-10-14 1991-11-25 삼성전자 주식회사 모뎀의 송출신호 레벨 자동 보상회로 및 방법
US5052039A (en) * 1990-01-16 1991-09-24 Northern Telecom Limited Line interface circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329704A (ja) * 2006-06-08 2007-12-20 Opnext Japan Inc 双方向通信システムおよび校正器

Also Published As

Publication number Publication date
US5347538A (en) 1994-09-13
EP0504063A1 (fr) 1992-09-16
EP0504063B1 (fr) 1997-06-25
JPH0714174B2 (ja) 1995-02-15
ATE154862T1 (de) 1997-07-15
FR2674083B1 (fr) 1994-01-07
ES2104863T3 (es) 1997-10-16
FR2674083A1 (fr) 1992-09-18
DE69220523D1 (de) 1997-07-31
DE69220523T2 (de) 1997-11-13

Similar Documents

Publication Publication Date Title
JP2667606B2 (ja) 可変インピーダンスを有する集積回路
US5504782A (en) Current mode transmitter and receiver for reduced RFI
JPH0714174B2 (ja) 双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニットを有する情報処理システム
CN100525263C (zh) 用于具有匹配阻抗的差分线路的终端对
JP3788928B2 (ja) 抵抗可変器
US7541838B2 (en) Transmitter swing control circuit and method
KR100266747B1 (ko) 임피던스 조정 회로를 구비한 반도체 장치
US6922085B2 (en) Comparator and method for detecting a signal using a reference derived from a differential data signal pair
WO2003017112A2 (en) Circuit and method for interfacing to a bus channel
US20120314816A1 (en) Envelope detector and associated method
CN109565278A (zh) 电压模式驱动器的阻抗和摆幅控制
US10848151B1 (en) Driving systems
Tomita et al. A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11-$\mu {\hbox {m}} $ CMOS
CN100471185C (zh) 差分电流驱动型传送系统
US4611183A (en) Digital decorrelating random data generator
JPH0583169A (ja) 双方向直列伝送トランシーバの試験方法及び該方法を実施するための回路
JPH0591157A (ja) 双方向差動リンクを使用する信号伝送を検出する方法及び回路
US7512183B2 (en) Differential transmitter circuit
US6504405B1 (en) Differential amplifier with selectable hysteresis and buffered filter
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
US7522671B2 (en) Apparatus and method for transmitting and receiving high-speed differential current data between circuit devices
JP4962715B2 (ja) 終端抵抗調整方法および終端抵抗調整回路
KR100678332B1 (ko) 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버
JPWO2009031404A1 (ja) 伝送回路、送信器、受信器、および、試験装置
US7242339B1 (en) Programmable reference voltage generator

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 18

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 18