JPH0583169A

JPH0583169A - 双方向直列伝送トランシーバの試験方法及び該方法を実施するための回路

Info

Publication number: JPH0583169A
Application number: JP5571892A
Authority: JP
Inventors: Roland Marbot; ロラン・マルボ
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1991-03-14
Filing date: 1992-03-13
Publication date: 1993-04-02
Anticipated expiration: 2010-03-06
Also published as: FR2674082B1; EP0504061B1; ES2090537T3; JPH0720082B2; EP0504061A1; US5402440A; DE69211585D1; FR2674082A1; DE69211585T2

Abstract

(57)【要約】（修正有）【目的】直列双方向伝送用回路１６の安全性を検査す
る。【構成】トランシーバ１２の直列出力をラインＬから切
断させるか、又はその整合インピーダンスを切断（ＩＮ
Ｆ）し、信号の送信を指令し、送信信号を同一トランシ
ーバにより検出される受信信号と比較する。【効果】妨害を生じることなく非常に高周波で動作する
トランシーバを試験することを可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２地点間型の双方向直
列リンクを介する局又はユニット間のディジタルデータ
伝送に係る。これらのリンクは、局に関連する送信器及
び受信器により局の各端部に連結されたツイストペア
線、同軸ケーブル又は光ファイバのような伝送媒体を含
む。

【０００２】

【従来の技術及び発明が解決しようとする課題】多くの
用途で、伝送ラインの使用効率を向上させるために２地
点間で２方向に同時に動作することが可能な伝送モード
を使用することが好ましい。

【０００３】この伝送方法は、特に多数のユニットを含
む中央情報処理サブシステムのユニットを相互接続する
のに適している。実際に、現在ではプロセッサ及びメモ
リの数が著しく増加する傾向にあるので、これらの全ユ
ニット間の情報交換を行うために単一のバスを選択する
のはもはや適切ではない。この点では、並行処理を増加
するようにシステムの他の全ユニットに各ユニットを接
続する直列リンクを使用することが好ましい。このよう
なシステムに必要なリンクの数は膨大であるので、双方
向リンクを選択することが好ましい。

【０００４】一般に双方向伝送は、整合インピーダンス
によりラインに接続されたトランシーバを各局に配置す
ることが必要である。更に、衝突（即ち相互に接続され
た２つの局の送信器が共通リンクに同時に送信する場
合）を処理するための手段を受信部に備えなければなら
ない。これらの手段は、遠隔局により送信された信号の
存在及び性質を全状況下でラインの電気状態から検出で
きなければならない。

【０００５】この問題を解決するために、同一局の送信
器の送信時に該送信器がラインに及ぼす効果を受信器で
補償するという原理が一般に使用されている。従って、
送信の場合にはライン上に存在する信号から送信信号を
減算しなければならない。このとき、得られる差は遠隔
局の送信器により送信される信号を表す。このような解
決方法は、ＭｉｃｈａｅｌＣｏｏｐｅｒｍａｎ名義の
ヨーロッパ特許出願第ＥＰ−Ａ−１８６１４２号、発
明の名称”Ｔｗｏｗｉｒｅｂｉｄｉｒｅｃｔｉｏｎ
ａｌｄｉｇｉｔａｌｔｒａｎｓｍｉｓｓｉｏｎｓ
ｙｓｔｅｍ”（１９８４年１２月２８日付け米国特許出
願第６８７３７２号に対応）に記載されている。

【０００６】別の方法は、該当局の送信器の送信時に送
信信号をライン信号から減算するのでなく、それとは反
対に局の非送信時に、和が他方の局の送信信号を表すよ
うに適切に選択された同一極性の補償信号にライン信号
を加算する方法である。

【０００７】性能を改良するために、これらのトランシ
ーバをできるだけ高周波で動作させるようになってい
る。ＢｉＣＭＯＳ技術では１Ｇｂｉｔ／ｓのオーダの出
力に達することが可能であるが、これは超高周波範囲の
動作を意味する。この周波数範囲の動作は接続及びリン
クの点で多くの実施上の困難を伴う。特に、集積回路と
して製造する場合、ラインと集積回路とのリンクは特別
な注意が必要であり、外部妨害を非常に受けやすい。

【０００８】この点で、従来実施されているような試験
操作は重大な困難性がある。トランシーバを試験するた
めには、試験点を介して送信端子及び受信端子に接続さ
れた試験装置が一般に使用され、該試験装置は、送信信
号を送出し、これらの信号をトランシーバの出力端子に
存在する信号、又はトランシーバがラインに接続されて
いる場合はラインの末端に存在する信号に比較するよう
に指令される。トランシーバが並列−直列、直列−並列
インタフェース回路の一部を形成する場合、交換される
信号は低周波であるので、試験装置を並列入出力上に接
続するのにさしたる困難はない。一方、トランシーバの
出力の直列信号の測定は妨害を生じ、試験を誤らせる恐
れがある。

【０００９】本発明の目的は、非常に高周波で動作する
ように構成されたトランシーバに適用可能な試験方法を
提案することによりこの問題を解決することである。当
然のことながら、この方法はより低周波の動作にも適用
できる。

【００１０】

【課題を解決するための手段】双方向リンク用トランシ
ーバの構成及び動作を詳細に分析した処、これらのトラ
ンシーバは送信の場合に該当局から遠隔局に向かって伝
播される所与の極性及び値のライン電流を発生するため
の送信増幅器を含むことが知見された。受信部は、実際
にラインに接続された整合インピーダンスの端子の電圧
に対応するライン電流の測定を行う。上述したように、
受信器は衝突の場合を考慮するための増幅及び補償手段
を含む。どちらの局も送信していないとき、ライン電流
及び整合インピーダンスの端子の電圧はゼロである。遠
隔局のみが送信するならば、整合インピーダンスの端子
に対応する電圧レベルにより測定される所与の極性及び
値のライン電流が存在する。該当局が送信するとき、該
局はライン電流及び整合インピーダンスの電圧変化を発
生し、該電圧変化は、他方の局がそれまで送信していた
場合には他方の局により発生される電流による電圧変化
に場合により重畳され得る。更に、補償手段は一般に、
該当局のみが送信するときに整合インピーダンスにおけ
る電流を表す値からこのインピーダンス内を流れる電流
を表す値を減算するように設計されている。

【００１１】実際に、送信により生成される電流値は、
遠隔局からの送信による電流値に近似する。これは、低
損失ラインを使用する場合には常に真実である。その結
果、補償電流は衝突の場合に整合インピーダンス内を流
れる電流の約２分の１である。従って、ライン又は整合
インピーダンスのいずれかを切断し且つ送信を指令する
場合、受信器は送信信号が正常動作中に受信されると同
一の信号レベルを測定しなければならない。この場合、
受信器は送信信号と実質的に同一の受信信号を供給しな
ければならない。従ってこの特性を利用することによ
り、インピーダンス又はラインの端子で信号を直接測定
することなく送信器と受信器との双方の完全性を同時に
検査するための試験を実施することができる。

【００１２】第１の可能性によると、製造後で伝送ライ
ンに接続する前にトランシーバを試験することができ
る。このために本発明は、少なくとも１つの伝送ライン
により構成される双方向伝送リンクにより別の類似のト
ランシーバに接続されるように構成されたトランシーバ
の試験方法に係り、該トランシーバは、各ラインに接続
された整合インピーダンスと、送信制御信号に応答して
該ライン上に送信信号を発生し、他方のトランシーバに
より該ライン上に発生された送信信号に応答して受信信
号を発生するための増幅手段とを各ライン毎に含んでお
り、該方法は、該トランシーバが該双方向伝送リンクに
接続されていないとき、送信制御信号を発生し、該送信
制御信号を該増幅手段により供給される受信信号と比較
することを特徴とする。

【００１３】更に、トランシーバがラインに接続されて
いる間に試験を実施することもできる。このために本発
明は、少なくとも１つの伝送ラインから構成される双方
向伝送リンクを介して別の類似のトランシーバに接続さ
れたトランシーバの試験方法に係り、該トランシーバ
は、各ラインに接続された整合インピーダンスと、送信
制御信号に応答して該ライン上に送信信号を発生し、他
方のトランシーバにより該ライン上に発生される送信信
号に応答して受信信号を発生するための増幅手段とを各
ライン毎に含んでおり、該方法は、該トランシーバで整
合インピーダンスを各ラインから切断し、送信制御信号
を発生し、該送信制御信号を該増幅手段により供給され
る受信信号と比較することを特徴とする。

【００１４】この試験の結果は、トランシーバとライン
との間の接続及びリンクの完全性の付加的指示を与え
る。

【００１５】双方向増幅器の特性を利用する別の可能性
によると、一端で開いたラインが開放端で生じる反射現
象により遠隔局からの送信をシミュレートするという事
象を利用する。従って本発明は更に、少なくとも１つの
伝送ラインにより構成される双方向伝送リンクにより別
の類似のトランシーバに接続されたトランシーバの試験
方法に係り、該トランシーバは、各ラインに接続された
整合インピーダンスと、送信制御信号に応答して該ライ
ン上に送信信号を発生し、他方のトランシーバにより該
ライン上に発生された送信信号に応答して受信信号を発
生するための増幅手段とを各ライン毎に含んでおり、該
方法は、該別のトランシーバで整合インピーダンスを各
ラインから切断し、送信制御信号を発生し、該送信制御
信号を該増幅手段により供給される受信信号と比較する
ことを特徴とする。

【００１６】更にこの試験によると、ラインと遠隔局と
の間のライン及び接続状態を検査することができる。更
に、ラインに沿って２局の末端回路の電位減衰を考慮す
ることにより、受信器の感度を制御することができる。

【００１７】本発明は更に、双方向トランシーバを使用
する並列−直列及び直列−並列インタフェース回路に適
用される試験方法に係る。この場合、送信制御信号は並
列データ送信信号に応答して回路により自動的に発生さ
れる。他方、これらの信号を並列出力に存在する信号と
比較し、こうしてインタフェース回路全体の完全性に関
する指示を与える低周波試験を実施することができる。

【００１８】本発明は更に、少なくとも１つの双方向ト
ランシーバを含み且つ上記試験方法を実施するように特
別に設計された回路にも係る。より詳細にはこの回路
は、各整合インピーダンスが、整合インピーダンスの該
切断を可能にするために試験信号の指令下に無限大の値
をとることができるように設計されていることを特徴と
する。

【００１９】最後に、特に並列−直列、直列−並列イン
タフェース回路の場合、該回路は並列入力に加えられる
試験信号の発生器と、試験結果の比較及び記憶手段とを
含む。

【００２０】本発明の他の特徴、実施態様の詳細及び利
点は、添付図面に関する以下の説明に明示される。尚、
全図面中同一参照符号は同一部材を表す。

【００２１】

【実施例】図１中、双方向増幅器１は、端子Ｂにより伝
送ラインＬに接続された整合インピーダンスＲと、送信
制御信号ｅにより制御される第１の電流発生器Ｇ１とを
含む。発生器Ｇ１は、発生器Ｇ１と同一極性を有してお
り且つｅの補数である信号ｅ＊により制御される第２の
発生器Ｇ２と直列に接続された第２のインピーダンスｒ
を含むアセンブリと並列に接続されている。電流発生器
Ｇ２に接続されたインピーダンスｒの端子Ｖ_Tは、ライ
ンＬの他端に接続された別の局により送信される信号を
表す電圧を有する受信端子を構成する。インピーダンス
ｒの他方の端子Ｕは、インピーダンスＲ、発生器Ｇ１及
びラインＬの共通点に接続されている。インピーダンス
Ｒの他方の端子は、回路のアースであり得る固定電位Ｖ
ｄｄに接続されている。図示例のように伝送ラインが同
軸ケーブルである場合、ケーブルのシールドはアースに
接続されている。

【００２２】第１の電流発生器Ｇ１は、変分信号ＡＩに
応じて可変の強度を有する電流Ｉを供給する第１の電流
源Ｓ１から構成される。電流源Ｓ１は、信号ｅにより制
御される電子スイッチＴ１を介してインピーダンスＲに
接続されている。

【００２３】同様に第２の発生器Ｇ２は、参照電圧Ｖｒ
ｅｆに応じて調節される電流ｉを供給する第２の電流源
Ｓ２を含み、該電流源は、信号ｅ＊により制御される第
２の電子スイッチＴ２を介してインピーダンスｒに接続
されている。

【００２４】電流源Ｓ１，Ｓ２は、アースに対して負の
第２の固定電位Ｖｓｓにより給電される。インピーダン
スＲは、デコーダ８に加えられる変分信号ＡＲに応じて
可変であると仮定する。

【００２５】双方向増幅器１の動作原理の説明を簡単に
するために、まずラインＬは無損失であり、ｉはＩに対
して非常に小さく、インピーダンスＲの値はｒに対して
非常に小さいと仮定する。他方、ラインＬの他端には遠
隔局の同一構成の双方増幅器が接続されていると仮定す
る。最後に、局の送信状態は、この場合電子スイッチＴ
１を閉じ且つ電子スイッチＴ２を開く送信制御信号ｅの
論理値１設定により表されると仮定する。

【００２６】動作中、４種類の状況が生じる。

【００２７】ａ）該当局のみが送信する場合、発生器Ｇ
２は非能動状態であり、発生器Ｇ１はラインＬの特性イ
ンピーダンスに並列なインピーダンスＲに電流Ｉを供給
する。インピーダンスＲがラインに整合していると仮定
すると、このインピーダンスには電流Ｉ／２が流れ、端
子Ｕ及び端子Ｖ_Tに存在する電圧は−ＲＩ／２に等し
い。

【００２８】ｂ）どちらの局も送信しない場合、各局の
発生器Ｇ１は非能動状態であり、発生器Ｇ２は能動状態
である。端子Ｖ_Tの電圧Ｖはこのとき実質的に−ｒｉに
等しい。

【００２９】ｃ）両方の局が送信する場合、発生器Ｇ２
は非能動状態であり、局及び遠隔局の第１の発生器Ｇ１
により発生される電流Ｉは、インピーダンスＲ及びライ
ンで相互に重畳される。線形動作を仮定するならば、端
子Ｕ及び端子Ｖ_Tに存在する電圧は従って−ＲＩに等し
い。

【００３０】ｄ）遠隔局のみが送信する場合、インピー
ダンスＲには電流Ｉ／２が流れ、端子Ｕに存在する電圧
は−ＲＩ／２に等しい。他方、インピーダンスｒには電
流ｉが流れ、端子Ｖ_Tに存在する電圧Ｖは従って−ｒｉ
−ＲＩ／２に等しい。

【００３１】目的は遠隔局の送信状態のみに依存する信
号を得ることであるので、比がｒｉ＝ＲＩ／２となるよ
うにインピーダンスｒ及びＲと電流ｉ及びＩとの値を選
択するならば、受信端子Ｖ_Tの電圧Ｖはこの条件を満た
すことが明らかである。従って、この電圧は遠隔局が送
信するときは−ＲＩに等しく、遠隔局が送信しないとき
は−ＲＩ／２に等しい。

【００３２】一方、関係ｒｉ＝ＲＩ／２が成立すると
き、最初の仮定が完全に満たされるという条件下で局の
送信状態から厳密に独立した電圧レベルを端子Ｖ_Tで得
られることに留意すべきである。そうでない場合、受信
端子Ｖ_Tの電圧は送信状態に依存し、その結果として補
償は不完全になるが、適切に選択された閾値に受信電圧
を比較することにより、遠隔局の送信を検出することが
可能な場合もある。

【００３３】実条件下で正確に補償を実現するために
は、より正確な計算により、Ｒ，Ｉ，ｒ，ｉ間の関係を
設定することができる。この関係は、該当送信器のみが
送信するときに観察される直列インピーダンスＲ及びｒ
の電圧降下が、どちらの送信器も送信しないときに観察
される電圧降下に等しいという条件を表さなければなら
ない。この条件は線形動作で厳密であり、抵抗ｒ又は電
流ｉの大きさもラインの特性インピーダンスも仮定する
必要なく有効に維持される。

【００３４】従って、電流発生器の理想的動作を仮定す
ると、補償条件は関係式ＲＩ／２＝（Ｒ／２＋ｒ）ｉに
より表される。

【００３５】補償条件は、トランシーバの抵抗及び電流
源の適切な寸法決定により満足され得る。しかしなが
ら、集積型の実施例では、製造上のばらつき及び特性変
化を補償するようにコンポーネント及び回路の特性を自
動的に調整するための手段を備えることが必要である。

【００３６】このために、図２に示す自動制御手段が配
置される。図２は、複数のトランシーバ（図面には双方
向増幅器１のみを示す）を含む集積回路を示す。各増幅
器１は、集積回路のパッドＢを介して関連するラインＬ
に接続されている。回路は、増幅器１の電流Ｉ及び整合
インピーダンスＲの自動制御手段を含む。Ｉの自動制御
は、インピーダンスＲに応じて構成及び寸法決定される
自動制御インピーダンスＲａに接続された電流制御回路
２により実施される。回路２は、増幅器１の電流源Ｓ１
の変分入力に加えられる電流変分信号ＡＩを供給する。
電流制御回路２は、上記補償条件を満たすために電流源
の電流Ｉを調節するように設計されている。電流制御回
路２の詳細は、図４に関して追って説明する。

【００３７】インピーダンスＲの自動制御手段は、自動
制御インピーダンスＲａと集積回路の外部の較正インピ
ーダンスＲｃとに接続された抵抗制御回路３を含む。回
路３は、制御インピーダンスＲａ及び増幅器のインピー
ダンスＲの変分信号ＡＲを供給する。回路３は、抵抗Ｒ
ａ及びＲの値を、ラインＬの特性インピーダンスに等し
い較正抵抗Ｒｃの値に自動的に制御する。抵抗制御回路
３については図６に関して追って詳述する。

【００３８】電流強度Ｉ及びインピーダンスＲの自動制
御手段は、整合インピーダンスの適合条件を維持しなが
ら、製造上のばらつき及び特性変化に関係なく補償条件
をみたすことができる。

【００３９】図３は、差動型の双方向増幅器のＢｉＣＭ
ＯＳ技術による実施例を示す。この増幅器は、対称に配
置され且つ差動リンクのラインＬ，Ｌ＊に夫々接続され
た図１の２個の双方向増幅器に機能的に等価である。差
動モードでは同時にチャネルの一方しか能動状態になら
ないので、２個のチャネルに関連する電流発生器Ｇ１，
Ｇ２に共通な単一の電流源Ｓ１，Ｓ２を備えれば十分で
ある。

【００４０】従って、ラインＬに関連する左側のチャネ
ルは、点Ｕを介してラインＬ及びバイポーラトランジス
タＴ１のコレクタに接続された整合インピーダンスＲを
含み、該トランジスタのエミッタは第１の共通電流源Ｓ
１に接続されている。トランジスタＴ１のベースは、送
信制御信号ｅを受け取る。トランジスタＴ１のコレクタ
は、インピーダンスｒを介して第２のトランジスタＴ２
のコレクタに接続されている。トランジスタＴ２のエミ
ッタは、第２の共通電流源Ｓ２に接続されている。対称
的に、差動リンクの第２のラインＬ＊に接続された右側
のチャネルは、点Ｕ＊を介してトランジスタＴ１＊のコ
レクタに接続された整合インピーダンスＲ＊を含み、該
トランジスタのエミッタは共通電流源Ｓ１に接続されて
いる。トランジスタＴ１＊のコレクタは、インピーダン
スｒを介してトランジスタＴ２＊のコレクタに接続され
ている。トランジスタＴ２＊のエミッタは、第２の共通
電流源Ｓ２に接続されている。トランジスタＴ１＊はそ
のベースで信号ｅの補数信号ｅ＊を受け取る。信号ｅ及
びｅ＊は、送信制御差分信号を構成する。これらの信号
は相互に相補的であり、所定の論理値を表す。信号ｅ及
びｅ＊は、インピーダンスＲ及びＲ＊の構造容量による
時間定数を補償するように機能する抵抗を介してトラン
ジスタＴ２＊及びＴ２のベースに夫々加えられる。

【００４１】電流源Ｓ１は、トランジスタＴ１及びＴ１
＊のエミッタに接続されたコレクタと、ＮＭＯＳトラン
ジスタＮ１のドレイン−ソース経路を介して負電位Ｖｓ
ｓに接続されたエミッタとを有するバイポーラトランジ
スタＴ３から構成される。トランジスタＴ３のベースは
変分信号ＡＩにより制御され、トランジスタＮ１のゲー
トは給電制御信号ＡＵＴＯを受け取る。同様に第２の電
流源Ｓ２は、トランジスタＴ２及びＴ２＊のエミッタに
接続されたコレクタと、抵抗Ｎ２を介して電圧Ｖｓｓに
接続されたエミッタとを有するバイポーラトランジスタ
Ｔ４から構成される。

【００４２】図３の回路の動作は、図１の動作を以下の
説明で補うことにより容易に理解される。各チャネル毎
に第１の電流発生器Ｇ１は、スイッチとして機能するト
ランジスタＴ１又はＴ１＊と、第１の共通電流源Ｓ１と
から構成される。同様に、第２の電流発生器Ｇ２は、ト
ランジスタＴ２又はＴ２＊と第２の電流源Ｓ２とから構
成される。従って、各チャネルは図１の回路と厳密に同
様に動作するが、差動動作モードであるため、該当局の
トランシーバ及び遠隔局のトランシーバのいずれも送信
制御信号ｅ，ｅ＊の一方のみが所与の時刻で能動状態で
ある。その結果、上記補償により、測定端子Ｖ_T及びＶ_T
＊に存在する電圧Ｖ及びＶ＊は、遠隔局の送信器の左側
のチャネル又は右側のチャネルが能動状態又は非能動状
態であるかに従って、夫々−ＲＩ及び−ＲＩ／２又はＲ
Ｉ／２及び−ＲＩの値をとる。従って、電圧Ｖ及びＶ＊
は、遠隔局の送信差分信号に応じて差分信号を構成し、
適切な波形整形後に増幅器の下流で利用される。

【００４３】図４は、図３の差動増幅器を制御するのに
特に適切な電流制御回路２を示す。上述したように補償
条件は、直列抵抗Ｒ及びｒの電圧降下が、該当送信器の
みが送信する場合とどちらの送信器も送信しない場合と
で同一であることを必要とする。従って、図４の回路
は、これらの２つの場合をシミュレートし、対応する測
定電圧を比較し、これらの電圧を等しくするように電流
Ｉを調節するように設計される。

【００４４】この目的で図４の回路は、図３の差動増幅
器と実質的に同一の構成及び寸法を有するが、２つのチ
ャネルで所望のシミュレーションを実現するように変形
された自動制御回路９を含む。特に、トランジスタＴ
１，Ｔ１＊を夫々導通及び非導通にするようにこれらの
トランジスタのベースに固定差分送信制御信号が加えら
れる。このために、トランジスタＴ１＊のエミッタはそ
のベースに接続され、トランジスタＴ１のベースはＶｓ
ｓに対して正の電圧を受け取る。この電圧は、アースに
接続されたベース及びコレクタと、適切な抵抗を介して
電位Ｖｓｓに接続されたエミッタとを有するバイポーラ
トランジスタＴ５を含むアセンブリにより供給される。
トランジスタＴ５のエミッタは、トランジスタＴ１のベ
ースの電圧を供給する。

【００４５】他方、整合インピーダンスＲ及び第２のイ
ンピーダンスｒは、夫々自動制御インピーダンスＲａ，
Ｒａ＊及びインピーダンスｚにより置き換えられる。Ｒ
ａ，Ｒａ＊及びｚの値は、回路９と異なり、トランシー
バがラインに接続された整合インピーダンスＲを有して
おり、従って、電流源Ｓ１が整合インピーダンスの２分
の１に等しい等価的合成インピーダンスを供給するとい
う事実を考慮して選択されなければならない。従って第
１の可能性によると、自動制御インピーダンスＲａ，Ｒ
ａ＊は、トランシーバで使用される整合インピーダンス
Ｒに等しい２つのインピーダンスを並列に配置すること
により形成される。この場合、インピーダンスｚはｒに
等しい。

【００４６】別の可能性によると、第２のインピーダン
スｒの２倍に等しい値をｚに選択することにより、整合
インピーダンスＲに等しい自動制御インピーダンスＲ
ａ，Ｒａ＊を使用する。このとき、インピーダンスｒは
ｚに等しい２つのインピーダンスを並列に接続すること
により形成される。この方法は、整合インピーダンスＲ
と同様に好ましくは可変な制御インピーダンスＲａ，Ｒ
ａ＊の形成を簡単にすることができる。更にこの方法
は、後述するようにインピーダンスＲの自動制御を行う
ために左側のチャネルのインピーダンスＲａを使用する
ことができる。

【００４７】更に別の可能性によると、インピーダンス
Ｒ及びＲａとｒ及びｚとは同一の値を有するが、自動制
御回路９の電流源Ｓ１により供給される電流は、双方向
増幅器の電流源Ｓ１により供給される電流の２分の１で
ある。このためには、増幅器の２倍の抵抗を有するよう
に回路９のトランジスタＮ１を寸法決定すれば十分であ
る。Ｒがｒに対して非常に小さい限り、インピーダンス
Ｒａ＊の値はＲ／２に等しいことが好ましい。

【００４８】いずれの場合も、常に線形動作を仮定する
と、電圧Ｖ及びＶ＊は夫々一方の送信器のみが送信する
とき及びどちらの送信器も送信しないときに該一方の送
信器のインピーダンスＲ及びｒの端子における電圧降下
に比例する。電圧Ｖ及びＶ＊は、高い利得と高い入力イ
ンピーダンスを有する差動増幅器１０の直接入力及び反
転入力に加えられ、該増幅器の出力は電流変分信号ＡＩ
を供給し、この信号はその後、制御回路９及び双方向増
幅器１の電流源Ｓ１のトランジスタＴ３のベースに加え
られる。

【００４９】変形例によると増幅器１０は、後に詳述す
るようにインピーダンスの自動制御に使用されるアセン
ブリに類似のディジタルアセンブリにより置き換えるこ
とができる。

【００５０】図４の回路が、所望の補償条件を常時維持
するように電流源Ｓ１の電流Ｉを調節することは明らか
である。

【００５１】制御回路９は実質的に双方向増幅器１と同
一の構成及び寸法を有するので、製造上のばらつきと無
関係に性能を高精度で再現することができ、スイッチン
グトランジスタＴ１，Ｔ１＊，Ｔ２，Ｔ２＊に相当の迷
走電流がある場合はこれを考慮することができる。

【００５２】当然のことながら、この回路は補償条件を
静的観点から厳密に満たすことができ、ラインの特性イ
ンピーダンス即ちインピーダンスＲ及びｒは高周波で実
質的に純粋な抵抗であるので一般にはこれで十分であ
る。当業者は当然、個々のケースでラインの実際の特性
を十分に考慮するようにこの実施例を適応させることが
できる。

【００５３】有利な実施態様によると双方向増幅器及び
制御回路は、抵抗Ｎ２と直列なトランジスタＴ４から形
成される類似の第２の電流源Ｓ２を含む。その結果、ト
ランジスタＴ４のベースに加えれる電圧Ｖｒｅｆは、抵
抗Ｎ２における電圧降下、従って該抵抗を流れる電流ｉ
を固定する。従って、自動制御回路により課される寸法
条件を考慮すると、電圧Ｖｒｅｆの選択は、信号の動特
性を固定するという理由で正確に固定しなければならな
い積ＲＩを間接的に決定する。

【００５４】多数のユニットの相互接続を行うために並
列−直列、直列−並列インタフェース回路に適用する範
囲内では、非能動状態の送信器及び受信器の送電回路の
給電を切断できるように構成すると有利である。従っ
て、電流源Ｓ１は、電源接続用信号ＡＵＴＯにより制御
されるＮＭＯＳトランジスタＮ１を備える。このように
構成すると、特に集積回路の場合、インタフェース回路
の電力消費を削減できるという利点がある。

【００５５】一方、トランシーバの受信部の設計にこの
可能性を考慮する必要がある。実際に、遠隔局のトラン
シーバが停止状態にある場合、即ち電流源Ｓ１が非能動
状態にある場合、差動ラインはこのトランシーバにより
全く給電されない。その結果、差分電圧Ｖ，Ｖ＊は双方
向増幅器の出力に出現せず、受信信号が誤って検出され
る恐れがある。この問題を避けるためには、この状況を
処理するための１組の手段をトランシーバの受信部に備
える。

【００５６】図５は受信部全体を示す。同図に明示する
ように双方向増幅器１は、波形整形回路４とライン活動
検出回路５とに関連している。回路５は増幅器１から電
圧Ｖ，Ｖ＊を受け取り、差分電圧Ｖ，Ｖ＊と所定の閾値
の値との比較の結果として形成される差分信号ＶＡＬ，
ＶＡＬ＊を供給する。回路５は実際に、電圧Ｖ及びＶ＊
を、遠隔局の動作時にＶ及びＶ＊と想定される最大及び
最小電圧間に含まれる閾値と夫々比較するための１組の
比較器から構成される。電圧Ｖ又はＶ＊の一方の絶対値
がこの閾値よりも大きいならば、論理回路は夫々回路５
の出力ＶＡＬ及びＶＡＬ＊を高レベル及び低レベルに置
く。逆の場合、信号ＶＡＬ及びＶＡＬ＊は夫々低レベル
及び高レベルに置く。回路５の製造は当業者の能力の範
囲であるので、これ以上詳述しない。

【００５７】信号波形整形回路４は、エミッタを介して
相互に接続された２個のトランジスタＴ６，Ｔ７から構
成されるＥＣＬ技術ＡＮＤゲートであり、該トランジス
タのコレクタは抵抗を介してアースＶｄｄに各々接続さ
れている。２個の他のトランジスタＴ８，Ｔ９は、抵抗
Ｎ３を介して電圧Ｖｓｓに接続されたエミッタを有する
第５のトランジスタＴ１０のコレクタに共通して接続さ
れたエミッタを有する。トランジスタＴ８のコレクタは
トランジスタＴ６及びＴ７のエミッタに接続されてお
り、トランジスタＴ９のコレクタはトランジスタＴ７の
コレクタに接続されている。トランジスタＴ１０のベー
スは、抵抗Ｎ３内を流れる電流を固定するように参照電
圧Ｖｒｅｆを受け取る。トランジスタＴ６及びＴ７のベ
ースは、夫々電圧Ｖ＊及びＶを受け取る。トランジスタ
Ｔ８及びＴ９のベースは、夫々ライン活動信号ＶＡＬ及
びＶＡＬ＊を受け取る。トランジスタＴ６及びＴ７のコ
レクタの電圧ｓ＊及びｓは、下流の回路の残りの部分で
使用可能な差分受信信号を構成する。

【００５８】図５の回路は以下のように動作する。遠隔
局が能動状態であるならば、回路５により検出される差
分電圧Ｖ，Ｖ＊が存在し、従って該回路は正の差分信号
ＶＡＬ，ＶＡＬ＊を発生する。その結果、トランジスタ
Ｔ８は導通し、トランジスタＴ９は遮断される。回路４
は従って、差分電圧Ｖ，Ｖ＊に依存する差分信号をその
出力ｓ，ｓ＊から発生する差動増幅器として機能する。

【００５９】他方、回路５が遠隔局の非能動状態を検出
するならば、信号ＶＡＬ及びＶＡＬ＊は上記の場合の補
数値をとる。トランジスタＴ８はこうして遮断され、ト
ランジスタＴ９は導通する。その結果、信号ｓは低状
態、信号ｓ＊は高状態となり、こうして波形整形回路の
差分出力は論理値０となる。

【００６０】以上の説明から明らかなように、検出回路
５の比較器の適正な動作を実現するように積ＲＩの値を
十分な精度で固定すると有利である。

【００６１】図６は、整合インピーダンスＲの自動制御
手段を示す。該手段は、参照インピーダンスＲｃ及び自
動制御インピーダンスＲａに接続されたインピーダンス
比較器３を含む。参照インピーダンスＲｃは集積回路の
外部の較正インピーダンスであり、インピーダンスＲａ
は調節すべき整合インピーダンスＲと同一構成及び寸法
を有する集積可変インピーダンスである。

【００６２】インピーダンス比較器３は、インピーダン
スＲａ及び各整合インピーダンスＲに夫々関連するデコ
ーダ７，８に接続されたディジタル変分信号ＡＲを発生
する。各デコーダ７，８は、関連するインピーダンスの
値を制御する。整合インピーダンスＲに関連するデコー
ダ８は、後述する試験操作に用いられる補助入力ＩＮＦ
＊の存在によりインピーダンスＲａに関連するデコーダ
７から区別される。

【００６３】電流の自動制御の場合と同様に、以下の実
施例は整合インピーダンスの純抵抗部を調節することが
できる。当業者は必要に応じてラインの実際の特性を考
慮するようにこの実施例を変形することができる。

【００６４】インピーダンス比較器３は、夫々Ｒａ及び
Ｒｃに並列に接続された２個の電圧分割ブリッジＰａ，
Ｐｃを含む。これらの２つの並列なアセンブリは、夫々
類似の電流源Ｓａ及びＳｃにより給電される。インピー
ダンスＲａが電流自動制御回路９で使用されるインピー
ダンスである場合、電流源Ｓａは実際に回路９の電流源
Ｓ１である。比較器３は更に、分割ブリッジＰａ及びＰ
ｃに接続された電圧比較器１１と、双方向カウンタ６と
を含む。電圧比較器１１は実際に、双方向カウンタ６の
カウントアップ入力に加えられる増分信号ＩＮＣ及びカ
ウントダウン入力に加えられる減分信号ＤＥＣを夫々供
給する２個の比較器ＣＬ，ＣＨから構成される。抵抗２
Ｘを有する分割ブリッジＰｃの中間点ｃは、比較器ＣＬ
の反転入力と比較器ＣＨの直接入力とに接続されてい
る。分割ブリッジＰａは、点ａ及びアース間の抵抗Ｘと
点ｂ及び電流源Ｓａ間の抵抗とが等しくなるような２個
の中間端子ａ，ｂを含み、点ａ及びｂ間の抵抗ｘはＸの
一部分に等しい。点ａは比較器ＣＨの反転入力に接続さ
れ、点ｂは比較器ＣＬの直接入力に接続されている。こ
のように構成すると、Ｘ及びｘの適切な寸法決定によ
り、制御インピーダンスＲａの値が夫々所定の閾値を有
する参照インピーダンスＲｃの値よりも小さいか又は大
きいときに、増分信号ＩＮＣ又は減分信号ＤＥＣが能動
状態となるようなヒステリシス効果を与えることができ
る。これは、整合インピーダンスの調節における不安定
を避けるという利点がある。

【００６５】この閾値はＲｃの値に関する誤り率により
規定される。他方、比較器３の動作は、ＸがＲｃに対し
て十分に大きい限り、常に製造上のばらつきから実質的
に独立している。

【００６６】従って、双方向カウンタ６の状態は、誤り
率の誤差内で参照インピーダンスＲｃの値に等しくなる
ようにインピーダンスＲ及びＲａに加えられるべき変分
値を表す。

【００６７】従って、図６の自動制御はディジタル制御
型である。ドレイン−ソース経路の抵抗が可変インピー
ダンスＲ及びＲａを構成し、ゲートが較正インピーダン
スＲｃの値と制御インピーダンスＲａの値との差を表す
アナログ変分信号により制御されるような例えばＰＭＯ
Ｓトランジスタを使用するアナログ方法を想定すること
ができる。しかしながら、この方法は特に多数のトラン
シーバを含む集積回路の場合、回路を通って伝送中にア
ナログ変分信号が変更を受けるという欠点がある。

【００６８】従って、図６のディジタル型はこの問題を
解決する。ディジタル−アナログ変換回路を組み合わせ
るならば上記に提案した可変インピーダンスとしてＰＭ
ＯＳトランジスタを使用することが可能である。しかし
ながら、この方法は非常に高周波数の動作を妨害し得る
構造容量を有する大型のトランジスタを使用する必要が
ある。

【００６９】従って、完全なディジタル型が好ましい。
このために各可変インピーダンスは、ディジタル変分信
号を介して並列に選択的に接続される複数の抵抗により
形成される。インピーダンスＲａが試験操作のために無
限大の値をとることができるように構成する必要はない
ので、インピーダンスＲａの場合はインピーダンスＲの
場合とやや異なることが注目される。従って、抵抗Ｒａ
の１つは常時接続され得る。

【００７０】図７は、各抵抗がＰＭＯＳトランジスタＰ
０〜Ｐ６から構成されるこのような実施例を示す。トラ
ンジスタは並列に接続され、そのソースはアースに接続
され、ドレインは関連する電流源に接続されている。ト
ランジスタＰ０〜Ｐ６のゲートは、信号Ｅ０〜Ｅ６によ
り夫々制御される。各トランジスタのドレイン−ソース
経路の抵抗はこのとき、最も多く発生する場合に対応す
る典型的値に近いマージンで、トランジスタの寸法（例
えばゲートの幅）と製造方法に依存する値をとる。

【００７１】２進コードの重み付けを行うように抵抗Ｐ
０〜Ｐ６の寸法を選択することが想定できる（抵抗はす
べて異なり、２の累乗に比例する）が、この方法はライ
ンのレベルに妨害を生じ得る複数の抵抗の同時スイッチ
ングの問題がある。

【００７２】この問題を避けるためには、逐次起動の結
果として等価的合成抵抗の値が規則的に減少するように
寸法決定された抵抗を使用することが好ましい。他方、
この方法は所与の精度で抵抗の数、従って制御信号の数
が増加する。この欠点を補償するためには、コード化さ
れたディジタル変分信号を変分信号ＡＲとして使用し、
対応するデコーダ７，８を調節すべき各インピーダンス
に組み合わせる方法が選択される。使用されるコードは
有利には、双方向カウンタ６により直接供給されるグレ
ーコードである。この双方向カウンタ及び関連するデコ
ーダの詳細な実施例を図８に示す。

【００７３】図８について説明する前に、上記回路の詳
細な実施例を与えることが適切である。

【００７４】ラインの特性インピーダンスが５０Ωであ
るとき、例えばコンポーネントの値の変差を約２５％と
すると整合インピーダンスの誤差は５％未満である。

【００７５】従って整合インピーダンスは、一般的な場
合で約３７〜６３Ωの間で規則的に変化可能でなければ
ならない。計算及びシミュレーションの結果、使用され
る方法に応じて容易に計算可能な寸法を有する漸増抵抗
を有する７個のトランジスタＰ０〜Ｐ６を使用すればよ
いことが判明した。

【００７６】他方、増分信号ＩＮＣ又は減分信号ＤＥＣ
は、インピーダンスＲａが夫々インピーダンスＲｃより
も５％低いか又は高いときに能動化されなければならな
い。計算によると、Ｒｃ＝５０ΩならばＸ＝５００Ω及
びｘ＝５０Ωをとることができることが判明した。従っ
て、ＲＩ＝０．５Ｖとすると、３．３ｍＶ未満の雑音レ
ベルで雑音の影響を受けない。

【００７７】図８は、整合インピーダンスが７個の並列
なＰＭＯＳトランジスタを含む特殊な場合における双方
向カウンタ６とデコーダ７及び８を示す。

【００７８】Ｒａに関連するデコーダ７は、トランジス
タＰ１〜Ｐ６のゲートに夫々接続された６個の出力Ｃ１
〜Ｃ６を有する。トランジスタＰ０は、ゲートの負のバ
イアスにより常時導通される。デコーダ７の出力Ｃ１〜
Ｃ６が論理値０をとるとき、該出力により制御されるト
ランジスタＰ１〜Ｐ６は導通される。

【００７９】デコーダ８は７個の出力Ｅ０〜Ｅ６を含
み、出力Ｅ０が０であるか１であるかに従って第１のト
ランジスタＰ０が導通又は遮断され得るという点以外は
デコーダ７と同様に動作する。

【００８０】双方向カウンタ６は、カウンタ状態を規定
する３個のＤ型フリップフロップＤＡ，ＤＢ，ＤＣを含
む。フリップフロップＤＡ，ＤＢ，ＤＣは、信号ＩＮＣ
及びＤＥＣとフリップフロップＤＡ，ＤＢ，ＤＣの状態
Ａ，Ｂ，Ｃとに応じて１組の論理ゲートにより供給され
る論理信号Ａ₊，Ｂ₊，Ｃ₊をそれらの入力Ｄで夫々受け
取る。

【００８１】この論理回路は以下の式を演算する。

【００８２】（１）Ａ₊＝［（Ａ・Ｂ＊）＊・（Ａ・Ｃ）＊・（Ｃ＊・ＥＮＣ）＊］＊（２）Ｂ₊＝［（Ｂ・Ｃ＊）＊・（Ａ＊・ＩＮＣ）＊・（Ａ・Ｃ・ＤＥＣ）＊］＊（３）Ｃ₊＝［（Ａ＊・Ｂ＊）＊・（Ａ＊・ＤＥＣ）＊・（Ｂ＊・ＤＥＣ）＊・（Ａ・Ｂ・ＩＮＣ）＊］＊尚、式中符号＊は補数演算を表す。

【００８３】この制御論理により、カウンタは異なる７
種の状態をとることができ、状態０００は禁止される。
各状態Ａ，Ｂ，Ｃは、導通状態にあるべきトランジスタ
の数のグレーコードとしてコード化された値に対応す
る。このように構成すると、調節すべきインピーダンス
の値に加えられるいかなる修正も、所与の時刻にフリッ
プフロップＤＡ，ＤＢ，ＤＣのただ１つの状態変化を意
味する。

【００８４】双方向カウンタの動作の安定性を改良する
ために、フリップフロップは一次信号Ｈ及び補助フリッ
プフロップＤＨの状態に依存してクロック信号Ｈｏの後
縁により同期される。フリップフロップＤＨは、反転ク
ロック入力ＣＫ＊でクロック信号Ｈを受け取り、入力Ｄ
で論理和ＤＥＣ＋ＩＮＣを受け取る。クロック信号Ｈ及
びフリップフロップＤＨの非反転出力Ｑは、フリップフ
ロップＤＡ，ＤＢ，ＤＣの反転クロック入力ＣＫ＊に信
号Ｈｏを供給するＮＡＮＤゲートＧＨの入力に接続され
ている。

【００８５】双方向カウンタ６は以下のように動作す
る。Ｒａ及びＲｃの値の絶対値の差が閾値よりも小さい
とき、信号ＤＥＣ及びＩＮＣは０に維持される。クロッ
ク信号Ｈの後縁が現れると、フリップフロップＤＨは０
となり、ゲートＧＨの出力Ｈｏは１に維持され、こうし
てフリップフロップＤＡ，ＤＢ，ＤＣの全状態変化を禁
止する。逆にＲａとＲｃとの差が閾値を越える場合、信
号ＤＥＣ又はＩＮＣの一方は１であり、フリップフロッ
プＤＨの入力Ｄは論理値１を受け取る。次のクロック信
号の後縁が現れると、フリップフロップＤＨの状態は再
び１となり、ゲートＧＨの出力はクロック信号Ｈの補数
信号を発生する。従って、ゲートＧＨの出力は１である
が、Ｈの次の前縁が現れると再び０に戻り、フリップフ
ロップＤＡ，ＤＢ，ＤＣは上記式（１），（２），
（３）に従って再更新される。

【００８６】以上の動作の説明から明らかなように、双
方向カウンタは修正が必要な場合のみに起動され、従っ
て、フリップフロップの制御論理回路を単純にすること
ができる。更に、フリップフロップＤＨ及びゲートＧＨ
により、フリップフロップＤＡ，ＤＢ，ＤＣは信号ＩＮ
Ｃ又はＤＥＣの出現により妨害を生じる危険性なしにク
ロック信号Ｈにより完全に同期される。

【００８７】デコーダ７及び８は、フリップフロップＤ
Ａ，ＤＢ，ＤＣの状態信号Ａ，Ｂ，Ｃ又はその補数を受
け取り、関連する可変インピーダンスを制御する信号Ｃ
１〜Ｃ６又はＥ０〜Ｅ６を出力から発生する。

【００８８】デコーダ７の出力Ｃ１〜Ｃ６は以下の式を
満たす。

【００８９】（４）Ｃ１＝（Ｂ＋Ｃ）＊Ｃ２＝（Ａ＊＋Ｂ）＊Ｃ３＝［Ａ＊＋（Ｂ＊＋Ｃ）＊］＊Ｃ４＝ＡＣ５＝（Ａ＊・Ｃ）＊Ｃ６＝（Ａ＊・Ｂ＊）＊デコーダ８は、試験信号ＩＮＦが１であるときにそのイ
ンピーダンスを無限大の値に制御することができるよう
に構成されている。他方、双方向カウンタ６を集積回路
の種々のデコーダ８に接続するラインの数を制限するた
めに、フリップフロップＤＡ，ＤＢ，ＤＣの反転出力か
らの信号Ａ＊，Ｂ＊，Ｃ＊のみがデコーダ８の入力に加
えられる。これらの制約を考慮して、デコーダ８は以下
の論理式を実行するように設計される。

【００９０】（５）Ｅ０＝ＩＮＦＥ１＝（Ｂ＊・Ｃ＊・ＩＮＦ＊）＊Ｅ２＝（Ａ・Ｂ＊・ＩＮＦ＊）＊Ｅ３＝（Ａ・Ｂ＊）＊・（Ａ・Ｂ）＊・ＩＮＦ＊Ｅ４＝（Ａ＊・ＩＮＦ＊）＊Ｅ５＝（Ａ＊・Ｃ・ＩＮＦ＊）＊Ｅ６＝（Ａ＊・Ｂ＊・ＩＮＦ＊）＊図９は、本発明が有利に適用される並列−直列、直列−
並列インタフェース回路を示す。この回路は、データラ
インＤＴ及び制御ラインＣＴから構成される並列入出力
ラインと、直列伝送ラインＬとに接続されるように構成
された集積回路であると仮定される。

【００９１】この回路は、関連する直列送受信ラインに
より並列入出力ＤＴ，ＣＴ及び種々のトランシーバ１２
に接続された直列化−非直列化手段１４を含む。各トラ
ンシーバ１２は、上記に説明したような増幅器１を介し
て双方向伝送ラインＬに接続されている。各ラインＬ
は、関連するトランシーバを遠隔局に属する別のトラン
シーバに接続する。

【００９２】集積回路は更に、増幅器の電流Ｉ及び整合
インピーダンスＲの自動制御手段２，３を含む。最後
に、外部クロックにより供給される主クロック信号ＣＬ
を受け取るクロック発生器１３は、直列化−非直列化手
段１４を制御する。送信時に発生器１３は、直列データ
の送信速度を並列データの受信速度に適応させるように
周波数逓倍器として機能する。受信時に発生器１３は、
これらのデータに基づいて直列データの周波数でクロッ
ク信号を再生し、直列化−非直列化手段の並列部を制御
するために周波数分割を行う。

【００９３】回路１３及び１４は本願出願人名義の１９
９１年７月９日付け米国特許出願第７２７４３０号、発
明の名称”ＭｅｔｈｏｄａｎｄＤｉｇｉｔａｌＴ
ｒａｎｓｍｉｓｓｉｏｎＳｙｓｔｅｍｆｏｒＳｅ
ｒｉａｌＤａｔａ”（１９９０年７月１１日付け仏国
特許出願第９０．０８８１１号に対応）、１９９１年７
月９日付け米国特許出願第７２７４２９号、発明の名
称”ＡｒｒａｎｇｅｍｅｎｔｆｏｒＳｅｒｉａｌｉ
ｚａｔｉｏｎａｎｄＤｅｓｅｒｉａｌｉｚａｔｉｏ
ｎｏｆＤａｔａａｎｄＲｅｓｕｌｔａｎｔＤ
ｉｇｉｔａｌＴｒａｎｓｍｉｓｓｉｏｎＳｙｓｔｅ
ｍｆｏｒＳｅｒｉａｌＤａｔａ”（１９９０年７
月１１日付け仏国特許出願同第９０．０８８１２号に対
応）、及び１９９１年７月９日付け米国特許出願第７２
７８４３号、発明の名称”Ａｒｒａｎｇｅｍｅｎｔｆ
ｏｒＤａｔａＳａｍｐｌｉｎｇａｎｄＲｅｓｕ
ｌｔａｎｔＤｉｇｉｔａｌＴｒａｎｓｍｉｓｓｉｏ
ｎＳｙｓｔｅｍ”（１９９０年７月１１日付け仏国特
許出願同第９０．０８８１３号に対応）に詳細に記載さ
れている。

【００９４】回路１４は更にトランシーバを選択し、試
験操作及び非活動ラインに関連する増幅器の給電切断を
行うために夫々信号ＩＮＦ及びＡＵＴＯを供給するため
の手段を含む。

【００９５】図９の回路の動作はほぼ従来通りであるの
で、詳細な説明を必要としない。より詳細には、上記特
許出願を参照されたい。

【００９６】ただし、直列化−非直列化手段１４は、宛
て先局を指示する制御ＣＴに応じてトランシーバの能動
化を制御する回路を含むことを明示すべきである。逆に
これらの回路は、受信時に能動状態のラインの存在に応
答して並列インタフェースに制御信号を発生するように
構成されている。他方、適切な制御ＣＴにより指定され
るトランシーバに信号ＩＮＦ及びＡＵＴＯを供給するデ
コーディング回路を配置してもよい。これらの回路の実
際の製造は、選択される並列インタフェースに主に依存
する。

【００９７】例えば、制御ＣＴがアドレス部と制御部と
を含む場合、アドレス部はアドレスデコーダの入力とし
て機能する。制御部の試験制御信号及び給電制御信号
は、アドレスデコーダにより選択された信号ＩＮＦ又は
ＡＵＴＯの一方をバリデートするために使用される。

【００９８】図１０、図１１及び図１２は、図９の集積
回路で実施され得る試験操作を示す。これらの図面中、
集積回路１６の直列化−非直列化手段１４は並列入出力
を介して試験装置１５に接続されている。上述のように
回路１４は、トランシーバ１２（図面には分かり易くす
るために１つだけを示す）に接続されている。

【００９９】図１０に示した第１の可能性によると、集
積回路１６は製造後で且つ直列伝送ラインに接続される
前に試験される。この場合、テスタ１５は試験すべきト
ランシーバの信号ＩＮＦをゼロに設定し、こうして、該
トランシーバの電流源は正常構成で整合インピーダンス
に給電する。テスタ１５は次に、回路１４の並列入力に
加えられる１組のデータを送信するようにこのトランシ
ーバに指令する。回路１４はこれらのデータを直列デー
タに変換し、選択されたトランシーバ１２に伝送する。
受信した直列データに応じて、トランシーバ１２の増幅
器１は送信制御信号を受け取り、従って、整合インピー
ダンスに給電する電流源を起動する。

【０１００】ラインは接続されていないので、電流源Ｓ
１は活動チャネルの整合インピーダンスＲのみに給電
し、従って、トランシーバが正常動作状態にあるときに
電流源が給電する等価インピーダンスの２倍のインピー
ダンスで出力する。従って、能動チャネルの電圧Ｖ又は
Ｖ＊は値−ＲＩをとる。他方、非能動チャネルの電圧Ｖ
＊又はＶは、値−（Ｒ＋ｒ）ｉ即ち実質的に−ＲＩ／２
をとる。

【０１０１】従って、増幅器１の受信端子に現れる電圧
Ｖ及びＶ＊は送信制御信号を再生し、該信号は波形整形
及び並列データ変換後、試験装置１５により受け取られ
る。試験装置はその後、最初に送信された並列データと
受信した並列データとを比較する。両者が一致している
場合、回路１３，１４及び１２は適切に動作したことを
意味する。

【０１０２】次に、回路の他のトランシーバを逐次選択
することにより同一の操作が実施される。

【０１０３】こうしてトランシーバの特殊な設計によ
り、集積回路の試験操作は極めて単純であり、トランシ
ーバの適切な動作のみならず、直列化−非直列化手段１
４等、あらゆる付属及び中間回路の適切な動作をも確認
することができる。

【０１０４】集積回路がシステムに配置されている間に
試験を実施することもでき、トランシーバは伝送ライン
Ｌに接続されている。

【０１０５】図１１に示す第１の可能性によると、試験
装置１５は試験すべきトランシーバの信号ＩＮＦを１に
設定し、こうして整合インピーダンスを無限大の値にす
る。増幅器１の電流源は伝送ラインＬのみに給電する。
整合インピーダンスはラインの特性インピーダンスに等
しい値を有するので、図１０と同一の状況となり、同様
に試験を実施することができる。

【０１０６】この場合、試験はトランシーバ及び集積回
路の端子間の接続と端子及びライン間の接続との完全性
に関する補足指示を与える。

【０１０７】上記２種の試験は電流無損失伝送の場合に
厳密に正常動作をシミュレートすることが注目される。

【０１０８】図１２に示す別の可能性によると、２つの
集積回路１６，１６’のトランシーバはラインＬにより
相互に接続されており、試験装置は試験すべき集積回路
１６のトランシーバの信号ＩＮＦのゼロ設定と、他方の
集積回路１６’の対応するトランシーバの信号ＩＮＦの
１設定とを指令する。

【０１０９】この場合、回路１６のトランシーバ１２は
正常状態にあり、回路１６’のトランシーバは切断され
た整合インピーダンスを有する。

【０１１０】こうして、ラインＬは回路１６’に接続さ
れた末端で開放され、従って、回路１６により出力され
る信号はラインを通って回路１６’に伝送され、該回路
で反射された後、ラインを通って回路１６に再伝送され
る。その結果、信号の反射は回路１６’からの送信と、
実際のラインの２倍の長さのラインを通る伝送とをシミ
ュレートし、送信信号と受信信号との間の衝突の可能性
を含む。

【０１１１】従って、上記のように試験を行うことがで
きるが、ライン及び、ラインと遠隔局のトランシーバと
の間の接続の完全性に関する補足指示を与える。更にこ
の試験は、伝送中に場合により生じる電流の損失を考慮
する。最後に反射の効果を利用して、受信信号及び試験
信号の送受信間の遅延の分析によりライン欠陥を探知す
ることができる。

【０１１２】欠陥を探知するために最後の２つの試験の
可能性を組み合わせると有利であることに留意すべきで
ある。即ち、図１２の試験で欠陥が検出される場合、図
１１の試験は欠陥が回路１６に起因するか否かを指示す
る。

【０１１３】並列−直列、直列−並列インタフェース回
路の関係で、上記試験方法は低周波数信号のみが試験装
置と試験すべき集積回路との間で交換されるので、高速
リンクの場合に特に有利である。

【０１１４】集積回路の変形例では、外部から制御さ
れ、並列試験信号を自動的に発生し、比較を行い、外部
からアクセス可能なレジスタにこれらの比較の結果を記
憶させることが可能な試験回路が含まれる。

【０１１５】この試験回路は、所定数の試験語の送信を
開始するようにプログラムされた起動回路により制御さ
れる試験信号発生器、例えばランダム信号発生器を含
む。受信クロック信号は受信された直列信号に基づいて
再生されるので、送信クロック信号から独立している。
また、比較回路は送信信号と受信信号との位相偏移を考
慮するように設計されなければならない。これはバッフ
ァメモリにより実現され得る。もっとも、より小型にす
るためには、送信信号発生器に類似し、同様にプログラ
ムされ且つ受信クロック信号により同期される試験信号
発生器を比較回路に組み合わせる。この方法は、他の方
法で必要なバッファメモリ及び再同期回路を省略するこ
とができる。

【０１１６】集積回路の内部に試験回路を備えると、外
部試験装置が不要であり、充分な試験を実施できるとい
う二重の利点がある。実際に、試験装置を使用すると、
送受信間の非同期により試験操作に著しく時間がかか
り、従って試験装置のメモリ内で多数の読み書き操作が
必要である。

【０１１７】試験信号発生器、比較手段及び記憶手段の
製造は当業者の能力の範囲内であるので、詳述しない。

【図面の簡単な説明】

【図１】本発明の集積回路の一部を形成し得る双方向増
幅器を示す。

【図２】双方向増幅器に関連する自動制御手段を示す。

【図３】差動型双方向増幅器を示す。

【図４】自動制御手段の１実施例を示す。

【図５】トランシーバの受信部を示す。

【図６】可変インピーダンスの自動制御手段を示す。

【図７】可変インピーダンスの１実施例を示す。

【図８】可変インピーダンスの自動制御手段を構成し得
る回路を示す。

【図９】本発明の集積回路の一部を形成し且つ情報処理
システムのユニット間の相互接続を行うために使用可能
な並列−直列、直列−並列インタフェース回路を示す。

【図１０】本発明の集積回路に適用可能な試験方法の１
実施例を示す。

【図１１】本発明の集積回路に適用可能な試験方法の別
の実施例を示す。

【図１２】本発明の集積回路に適用可能な試験方法の別
の実施例を示す。

【符号の説明】

１増幅器２，３自動制御手段９自動制御回路１０電圧比較器Ｌ，Ｌ＊伝送ラインｅ，ｅ＊送信制御信号ｓ，ｓ＊受信信号Ｒ，ｒ整合インピーダンスＧ１，Ｇ１＊，Ｇ２，Ｇ２＊電流発生器Ｖ_T，Ｖ_T＊受信端子Ｓ１，Ｓ２電流源Ｒｃ較正インピーダンスＩＮＦ試験信号Ｐ０〜Ｐ６電界効果トランジスタＴ１，Ｔ１＊，Ｔ２，Ｔ２＊スイッチ

Claims

【特許請求の範囲】

【請求項１】少なくとも１つの伝送ラインにより構成
される双方向伝送リンクにより第２の類似のトランシー
バに接続されるように構成された第１のトランシーバの
試験方法であって、該トランシーバが、該トランシーバ
に接続された整合インピーダンスと、送信制御信号に応
答して該ライン上に送信信号を発生し、第２の類似のト
ランシーバにより該ライン上に発生された送信信号に応
答して受信信号を発生するための増幅手段とを各ライン
毎に含んでおり、該第１のトランシーバが該双方向伝送
リンクから切断されているとき、送信制御信号を発生
し、該送信制御信号を該増幅手段により供給される受信
信号と比較することを特徴とするトランシーバの試験方
法。
【請求項２】少なくとも１つの伝送ラインにより構成
される双方向伝送リンクにより第２の類似のトランシー
バに接続された第１のトランシーバの試験方法であっ
て、該トランシーバが、該トランシーバに接続された整
合インピーダンスと、送信制御信号に応答して該ライン
上に送信信号を発生し、第２の類似のトランシーバによ
り該ライン上に発生された送信信号に応答して受信信号
を発生するための増幅手段とを各ライン毎に含んでお
り、前記各トランシーバで整合インピーダンスから各ラ
インを切断し、送信制御信号を発生し、該送信制御信号
を該増幅手段により供給される受信信号と比較すること
を特徴とするトランシーバの試験方法。
【請求項３】少なくとも１つの伝送ラインにより構成
される双方向伝送リンクにより第２の類似のトランシー
バに接続された第１のトランシーバの試験方法であっ
て、該トランシーバが、該トランシーバに接続された整
合インピーダンスと、送信制御信号に応答して該ライン
上に送信信号を発生し、第２の類似のトランシーバによ
り該ライン上に発生された送信信号に応答して受信信号
を発生するための増幅手段とを各ライン毎に含んでお
り、該第２のトランシーバで整合インピーダンスを各ラ
インから切断し、送信制御信号を発生し、該送信制御信
号を該増幅手段により供給される受信信号と比較するこ
とを特徴とするトランシーバの試験方法。
【請求項４】少なくとも１つのトランシーバに接続さ
れた並列入出力及び直列入出力を有する直列化−非直列
化手段を含む並列−直列及び直列−並列インタフェース
回路の試験方法であって、各トランシーバが双方向伝送
リンクにより第２の類似のトランシーバに接続されるよ
うに構成されており、該リンクが少なくとも１つの伝送
ラインにより構成されており、該トランシーバが、該ト
ランシーバに接続された整合インピーダンスと、該直列
化−非直列化手段から供給される送信制御信号に応答し
て該ライン上に送信信号を発生し、第２の類似のトラン
シーバにより該ライン上に発生された送信信号に応答し
て該直列化−非直列化手段に向けられる受信信号を発生
するための増幅手段とを各ライン毎に含んでおり、該ト
ランシーバの少なくとも１つが該双方向伝送リンクに接
続されていないとき、接続されていない該トランシーバ
の１つに関するデータ送信信号を該並列入力に加え、該
データ送信信号を該並列出力に存在する信号と比較する
ことを特徴とするインタフェース回路の試験方法。
【請求項５】少なくとも１つのトランシーバに接続さ
れた並列入出力及び直列入出力を有する直列化−非直列
化手段を含む並列−直列及び直列−並列インタフェース
回路の試験方法であって、該トランシーバの少なくとも
１つが双方向伝送リンクにより別の類似のトランシーバ
に接続されており、該リンクが少なくとも１つの伝送ラ
インにより構成されており、該トランシーバが、該トラ
ンシーバに接続された整合インピーダンスと、該直列化
−非直列化手段から供給される送信制御信号に応答して
該ライン上に送信信号を発生し、他の類似のトランシー
バにより該ライン上に発生された送信信号に応答して該
直列化−非直列化手段に向けられる受信信号を発生する
ための増幅手段とを各ライン毎に含んでおり、該トラン
シーバの少なくとも１つに接続された各ラインから整合
インピーダンスを切断し、接続され且つ整合インピーダ
ンスを切断された該トランシーバの１つに関するデータ
送信信号を該並列入力に加え、該データ送信信号を該並
列出力に存在する信号と比較することを特徴とするイン
タフェース回路の試験方法。
【請求項６】少なくとも１つのトランシーバに接続さ
れた並列入出力及び直列入出力を有する直列化−非直列
化手段を含む並列−直列及び直列−並列インタフェース
回路の試験方法であって、該トランシーバの少なくとも
１つが双方向伝送リンクにより同一構成の別のトランシ
ーバに接続されており、該リンクが少なくとも１つの伝
送ラインにより構成され、該トランシーバが、該トラン
シーバに接続された整合インピーダンスと、該直列化−
非直列化手段から供給される送信制御信号に応答して該
ライン上に送信信号を発生し、該別のトランシーバによ
り該ライン上に発生された送信信号に応答して該直列化
−非直列化手段に向けられる受信信号を発生するための
増幅手段とを各ライン毎に含んでおり、該別のトランシ
ーバの少なくとも１つに接続された各ラインから整合イ
ンピーダンスを切断し、整合インピーダンスを切断され
ている該別の接続されたトランシーバの１つに向けられ
るデータ送信信号を該並列入力に加え、該データ送信信
号を該並列出力に存在する信号と比較することを特徴と
するインタフェース回路の試験方法。
【請求項７】各整合インピーダンスが、整合インピー
ダンスの前記切断を実施できるようにするために試験信
号の指令下に無限大の値をとることができるように設計
されていることを特徴とする請求項２に記載の方法を実
施するための回路。
【請求項８】各整合インピーダンスが、整合インピー
ダンスの前記切断を実施できるようにするために試験信
号の指令下に無限大の値をとることができるように設計
されていることを特徴とする請求項３に記載の方法を実
施するための回路。
【請求項９】各整合インピーダンスが、整合インピー
ダンスの前記切断を実施できるようにするために試験信
号の指令下に無限大の値をとることができるように設計
されていることを特徴とする請求項５に記載の方法を実
施するための回路。
【請求項１０】各整合インピーダンスが、整合インピ
ーダンスの前記切断を実施できるようにするために試験
信号の指令下に無限大の値をとることができるように設
計されていることを特徴とする請求項６に記載の方法を
実施するための回路。
【請求項１１】前記回路が集積回路であって、１つ又
は複数の整合インピーダンスを含むことを特徴とする請
求項７に記載の回路。
【請求項１２】前記回路が集積回路であって、１つ又
は複数の整合インピーダンスを含むことを特徴とする請
求項８に記載の回路。
【請求項１３】前記回路が集積回路であって、１つ又
は複数の整合インピーダンスを含むことを特徴とする請
求項９に記載の回路。
【請求項１４】前記回路が集積回路であって、１つ又
は複数の整合インピーダンスを含むことを特徴とする請
求項１０に記載の回路。
【請求項１５】請求項４に記載の方法を実施するため
の並列−直列及び直列−並列インタフェース回路であっ
て、前記並列入力に接続された試験信号発生器と、前記
試験信号を該並列出力に存在する信号と比較するための
手段と、該比較手段により実施された比較の結果を記憶
するための手段とを含むことを特徴とするインタフェー
ス回路。
【請求項１６】前記直列化手段が送信クロック信号に
より同期され、該非直列化手段が受信された直列信号か
ら再生されたクロック信号により同期され、前記試験信
号発生器が該送信クロック信号により同期される第１の
ランダム信号発生器であり、前記比較手段が第１の信号
発生器と同様であり且つ前記再生されたクロック信号に
より同期される第２のランダム信号発生器を含むことを
特徴とする請求項１５に記載の回路。
【請求項１７】請求項５に記載の方法を実施するため
の並列−直列及び直列−並列インタフェース回路であっ
て、前記並列入力に接続された試験信号発生器と、前記
試験信号を該並列出力に存在する信号と比較するための
手段と、該比較手段により実施された比較の結果を記憶
するための手段とを含むことを特徴とするインタフェー
ス回路。
【請求項１８】前記直列化手段が送信クロック信号に
より同期され、該非直列化手段が受信された直列信号か
ら再生されたクロック信号により同期され、前記試験信
号発生器が該送信クロック信号により同期される第１の
ランダム信号発生器であり、前記比較手段が第１の信号
発生器と同様であり且つ前記再生されたクロック信号に
より同期される第２のランダム信号発生器を含むことを
特徴とする請求項１７に記載の回路。
【請求項１９】請求項６に記載の方法を実施するため
の並列−直列及び直列−並列インタフェース回路であっ
て、前記並列入力に接続された試験信号発生器と、該試
験信号を前記並列出力に存在する信号と比較するための
手段と、該比較手段により実施された比較の結果を記憶
するための手段とを含むことを特徴とするインタフェー
ス回路。
【請求項２０】前記直列化手段が送信クロック信号に
より同期され、該非直列化手段が受信された直列信号か
ら再生されたクロック信号により同期され、前記試験信
号発生器が該送信クロック信号により同期される第１の
ランダム信号発生器であり、前記比較手段が第１の信号
発生器と同様であり且つ前記再生されたクロック信号に
より同期される第２のランダム信号発生器を含むことを
特徴とする請求項１９に記載の回路。