JPH0591454A - Video signal storage input / output device - Google Patents
Video signal storage input / output deviceInfo
- Publication number
- JPH0591454A JPH0591454A JP3250586A JP25058691A JPH0591454A JP H0591454 A JPH0591454 A JP H0591454A JP 3250586 A JP3250586 A JP 3250586A JP 25058691 A JP25058691 A JP 25058691A JP H0591454 A JPH0591454 A JP H0591454A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- frame
- input
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 あるトリガ点の前後のビデオ信号を読み出す
ことを可能とした記憶入出力装置を得ること。
【構成】 ビデオ信号の1または複数フィールド分の情
報を1コマとして、古いコマから順次新しいコマのデー
タに更新するようにして複数コマ分の入力データを記憶
装置1に記憶する手段2,3と、トリガ信号が入力され
たとき、この入力時点から予め定めたコマ数だけデータ
を更新したのち上記記憶手段1へのデータの書き込みを
停止させる手段2,3と、上記記憶装置1に記憶されて
いる複数コマ分のデータを所望回数づつ順次読み出す手
段2,3とを備えたものである。
(57) [Summary] [Purpose] To obtain a memory input / output device capable of reading a video signal before and after a certain trigger point. [Structure] Means 2 and 3 for storing input data for a plurality of frames in a storage device 1 by sequentially updating information of one frame or a plurality of fields of a video signal from one frame to a new frame data. When a trigger signal is input, the data is updated by a predetermined number of frames from the time of this input, and then means 2 and 3 for stopping the writing of data to the storage means 1 and the storage means 1 are stored. Means 2 and 3 for sequentially reading the data for a plurality of frames for each desired number of times are provided.
Description
【0001】[0001]
【産業上の利用分野】この発明は、指令を受けたときの
ビデオ信号を記憶しておき、後刻、そのビデオ信号を繰
り返し再生できるようにしたモーションアナライザなど
に用いられるビデオ信号記憶入出力装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal storage input / output device for use in a motion analyzer or the like, which stores a video signal when a command is received and can reproduce the video signal repeatedly later. ..
【0002】[0002]
【従来の技術】従来のこの種の装置では、ビデオ信号を
デジタルデータに変換して記憶する方式が一般的である
ので、ここではデジタル方式の装置について説明する。2. Description of the Related Art In this type of conventional device, a system for converting a video signal into digital data and storing the data is generally used. Therefore, a digital system will be described here.
【0003】図4は従来装置のブロック回路図である。
図において、1は入力されたデータを記憶する記憶装置
で、第1のメモリ11と第2のメモリ12で構成され、
各メモリは、1または複数フレーム分のデータを1コマ
分としてそれぞれ記憶する。2はメモリコントローラ、
3は外部入力制御手段で、メモリ11を選択する信号を
送出するスイッチ31およびメモリ12を選択する信号
を送出するスイッチ32で構成された選択スイッチ3s
と、メモリ11,12へデータを書き込む書込信号を送
出する書き込みスイッチ3wと、メモリ11,12から
データを読み出す読出信号を送出する読み出しスイッチ
3rで構成され、外部から入力される「書込指令」およ
び「読出指令」をうけてメモリコントローラ2にそれぞ
れ所定のタイミングで信号を送出し、メモリコントロー
ラ2は所定のタイミングでメモリ選択信号S1,S2、
書込信号wおよび読出信号rを送出してメモリ11,1
2へのデータ書き込み、およびデータの読み出しを制御
する。4はデータ入力端子、5は読み出されたデータの
出力端子である。FIG. 4 is a block circuit diagram of a conventional device.
In the figure, reference numeral 1 is a storage device for storing input data, which is composed of a first memory 11 and a second memory 12,
Each memory stores data for one or a plurality of frames as one frame. 2 is a memory controller,
Reference numeral 3 denotes an external input control means, which is a selection switch 3s including a switch 31 for transmitting a signal for selecting the memory 11 and a switch 32 for transmitting a signal for selecting the memory 12.
And a read switch 3r for transmitting a write signal for writing data to the memories 11 and 12 and a read switch 3r for transmitting a read signal for reading data from the memories 11 and 12, which is inputted from the outside. "And a read command", the signals are sent to the memory controller 2 at predetermined timings, and the memory controller 2 sends the memory selection signals S1, S2,
Sending the write signal w and the read signal r, the memories 11, 1
Controls data writing to and reading from 2. Reference numeral 4 is a data input terminal, and 5 is an output terminal for the read data.
【0004】次に、図5のタイミング図を参照して書き
込み動作を説明する。入力端子4には、量子化されたビ
デオ信号が所定数のフィールドごとに分割され、さらに
所定の間隔で間引かれたデータ(以下、「1コマのデー
タ」という)が入力される。この入力データを図5
(a)に示す。図中、上段の数字は、コマ番号を示して
いる。Next, the write operation will be described with reference to the timing chart of FIG. The input terminal 4 receives data (hereinafter referred to as "one frame data") in which the quantized video signal is divided into a predetermined number of fields and further thinned out at predetermined intervals. This input data is shown in Figure 5.
It shows in (a). In the figure, the numbers in the upper row indicate frame numbers.
【0005】いま、外部から外部入力制御手段3に、書
込指令が5コマ目の途中で入力されたとすると、外部入
力制御手段2はスイッチ31を作動させてメモリ11選
択信号をメモリコントローラ2に送出し、メモリコント
ローラ2からメモリ選択信号s1が図5(b)のタイミ
ングで送出されてメモリ11が能動状態となり、次の6
コマ目のタイミングでスイッチ3wが作動して、メモリ
コントローラ2から書込信号wが図5(c)のタイミン
グで送出されてメモリ11に6コマ目のデータが書き込
まれ、書き込みが終了すると、メモリ11は書込禁止状
態となる。If a write command is input from the outside to the external input control means 3 in the middle of the fifth frame, the external input control means 2 actuates the switch 31 to send a memory 11 selection signal to the memory controller 2. Then, the memory controller 2 sends the memory selection signal s1 at the timing shown in FIG.
The switch 3w operates at the timing of the frame, the write signal w is sent from the memory controller 2 at the timing of FIG. 5C, the data of the sixth frame is written in the memory 11, and when the writing is completed, the memory 11 is in a write-protected state.
【0006】次に、外部から16コマ目の途中で書込指
令が入力されると、外部入力制御手段3はスイッチ32
を作動させ、メモリコントローラ2はメモリ選択信号s
2 を図5(c)のタイミングで送出し、ついで図5
(d)のタイミングで書込スイッチ3wを作動させ、メ
モリコントローラ2から書込信号wを送出させてメモリ
12に17コマ目のデータが書き込まれ、書き込みが終
了するとメモリ12は書込禁止状態となる。Next, when a write command is input from the outside during the 16th frame, the external input control means 3 switches the switch 32.
, And the memory controller 2 causes the memory selection signal s
2 is sent out at the timing shown in FIG.
At the timing of (d), the write switch 3w is actuated, the write signal w is sent from the memory controller 2, the data of the 17th frame is written in the memory 12, and when the writing is completed, the memory 12 is set to the write prohibited state. Become.
【0007】次に、図6のタイミング図を参照して、メ
モリ11,12からのデータ読み出し動作を説明する。
外部入力制御手段3に読出指令が入力されると、スイッ
チ31を作動させ、メモリコントローラ2から、図6
(b)に示すようにメモリ選択信号s1を送出させてメ
モリ11を能動状態にするともに、読出スイッチ3rを
作動させてメモリコントローラ2から読出信号rを送出
させ、メモリ11内の6コマ目のデータを図6(a)の
前半に示すように所定の回数繰返し読み出し、ついで、
スイッチ32を作動させて、メモリコントローラ2から
メモリ選択信号s2を図6(c)のように送出させてメ
モリ12を能動状態にするとともに、読出スイッチ3r
を作動させて図6(a)後半に示すように17コマ目の
データを所定回数読み出し、ついで、メモリ11から6
コマ目のデータを所定回数読み出す、という動作を、読
出指令が解除されるまで繰り返す。Next, the data read operation from the memories 11 and 12 will be described with reference to the timing chart of FIG.
When a read command is input to the external input control means 3, the switch 31 is operated and the memory controller 2 causes
As shown in (b), the memory selection signal s1 is sent to activate the memory 11, and the read switch 3r is operated to send the read signal r from the memory controller 2 to read the sixth frame in the memory 11. Data is repeatedly read a predetermined number of times as shown in the first half of FIG.
The switch 32 is operated so that the memory controller 2 sends out the memory selection signal s2 as shown in FIG. 6C to make the memory 12 active, and at the same time, the read switch 3r.
Is operated to read the data of the 17th frame a predetermined number of times as shown in the latter half of FIG.
The operation of reading the data of the frame a predetermined number of times is repeated until the read command is released.
【0008】[0008]
【発明が解決しようとする課題】従来のビデオ信号記憶
入出力装置は、書込指令が入力された時点の1コマ分の
データを書き込むように構成されているので、書込指令
を入力した時点より前のデータを記憶することができな
い。このため、モーションアナライザ等に用いた場合、
書込指令を入力するタイミングが少しでも遅れると、再
生したい場面の映像が得られないという問題点があっ
た。Since the conventional video signal storage input / output device is configured to write the data for one frame at the time when the write command is input, the time when the write command is input is set. No earlier data can be stored. Therefore, when used in a motion analyzer, etc.,
If the timing of inputting the write command is delayed even a little, there is a problem that the image of the scene to be reproduced cannot be obtained.
【0009】この発明は、上記のような課題を解決する
ためになされたもので、書込指令を入力した時点の前後
のコマのビデオ信号を再生できるビデオ信号記憶入出力
装置を得ることを目的とする。The present invention has been made to solve the above problems, and an object thereof is to obtain a video signal storage input / output device capable of reproducing video signals of frames before and after a write command is input. And
【0010】[0010]
【課題を解決するための手段】この発明に係る装置は、
書込指令をうけると、複数コマ分のデータを、古いもの
から順次更新するようにして記憶装置に書き込んでゆく
手段と、外部からトリガ信号が入力されたとき、予め定
めたコマ数だけデータを更新したのち記憶装置への書き
込みを停止させる手段と、読出指令が入力されたとき、
上記記憶装置に書き込まれている複数コマのデータを所
定の回数づつ順次読み出す手段とを備えたものである。The device according to the present invention comprises:
When a write command is received, data for a plurality of frames is written to the storage device by sequentially updating the data from the oldest one, and when a trigger signal is input from the outside, the data is stored for a predetermined number of frames. A means for stopping writing to the storage device after updating, and a read command input,
It is provided with a unit for sequentially reading the data of a plurality of frames written in the storage device a predetermined number of times.
【0011】[0011]
【作用】記憶装置には、現時点から所定のコマ数だけ前
までのデータが書き込まれており、トリガ信号が入力さ
れると、その入力時点から所定のコマ数分だけデータの
更新がなされたのち、データの書き込みが停止される。
このため、記憶装置には、トリガ信号入力時点の前後の
データがそれぞれ所定のコマ数づつ記憶される。したが
って、この記憶装置に記憶されているデータを順次読み
出すと、トリガ信号入力時点の前後所定のコマ数のデー
タを得ることができる。In the storage device, data up to a predetermined number of frames before is written from the present time, and when the trigger signal is input, the data is updated by the predetermined number of frames after the input time. , Data writing is stopped.
Therefore, the storage device stores the data before and after the trigger signal is input for each predetermined number of frames. Therefore, by sequentially reading the data stored in this storage device, it is possible to obtain data of a predetermined number of frames before and after the trigger signal is input.
【0012】[0012]
【実施例】実施例1.図1はこの発明の実施例1のブロ
ック回路図、図2はこの実施例1の書込動作を説明する
ためのタイミング図である。図において、記憶装置1
は、16個のメモリ11〜116で構成されており、各
メモリは、それぞれ1コマ分のデータを記憶する。外部
入力制御手段3のメモリ選択スイッチ3sは、メモリ1
1〜116をそれぞれ選択するスイッチ31〜316を
備えており、メモリコントローラ2は、スイッチ31〜
316のいずれかが作動したとき、対応するメモリ選択
信号s1〜s16のうちの一つを当該メモリに送出して
能動状態にする。EXAMPLES Example 1. 1 is a block circuit diagram of a first embodiment of the present invention, and FIG. 2 is a timing chart for explaining a write operation of the first embodiment. In the figure, storage device 1
Is composed of 16 memories 11 to 116, and each memory stores data for one frame. The memory selection switch 3s of the external input control means 3 is the memory 1
The memory controller 2 includes switches 31 to 316 for selecting 1 to 116, respectively.
When any one of 316 is activated, one of the corresponding memory selection signals s1 to s16 is sent to the memory to be activated.
【0013】6は第1のタイマで、選択されたメモリが
能動状態となる期間T1を決定し、この実施例では、
(T1=1コマ)である。7は第2のタイマで、外部か
らトリガ信号が入力されたとき、記憶装置1へのデータ
の書込動作を続行する時間T2、すなわち、何コマ分の
データを更新するかを決定し、この実施例では(T2=
8コマ)である。8は第3のタイマで、記憶装置1から
データを読み出すとき、各メモリに記憶されているデー
タを読み出す時間T3、すなわち、1つのメモリから何
回同じデータを読み出すかを決定し、この実施例では
(T3=2コマ)である。A first timer 6 determines a period T1 during which the selected memory is in an active state. In this embodiment,
(T1 = 1 frame). Reference numeral 7 denotes a second timer which, when a trigger signal is input from the outside, determines a time T2 for continuing the data writing operation to the storage device 1, that is, how many frames of data are updated. In the embodiment, (T2 =
8 frames). Reference numeral 8 denotes a third timer which, when reading data from the storage device 1, determines a time T3 for reading the data stored in each memory, that is, how many times the same data is read from one memory. Then, (T3 = 2 frames).
【0014】次に、書込動作を図2のタイミング図を参
照して説明する。いま、外部から書込指令が外部入力制
御手段3に入力され、従来例と同様の手順でメモリコン
トローラ2からメモリ選択信号s1が図2(b)のタイ
ミングで送出され、メモリ11に図2(a)に示す1番
目のコマのデータが書き込まれ、ついで、図2(c)の
タイミングでメモリ選択示すs2が送出されてメモリ1
2に2番目のコマのデータが書き込まれ、以下、同様の
手順を繰り返して、16番目のコマのデータがメモリ1
16に書き込まれると、次はメモリ11のデータが17
番目のコマのデータに更新される、というように、古い
データから順次現時点のデータに更新されてゆく書込動
作が続行される。Next, the write operation will be described with reference to the timing chart of FIG. Now, a write command is input to the external input control means 3 from the outside, the memory selection signal s1 is sent from the memory controller 2 at the timing of FIG. The data of the first frame shown in a) is written, and then s2 indicating the memory selection is sent at the timing of FIG.
The data of the second frame is written in 2, and the same procedure is repeated thereafter, so that the data of the 16th frame is stored in the memory 1
When the data in the memory 11 is written to the memory 16,
The writing operation is continued by sequentially updating the data from the old data to the current data, such as updating to the data of the th frame.
【0015】次に、17番目のコマのデータがメモリ1
1に書き込まれているとき、図2(e)に示すタイミン
グで外部からトリガ信号が入力されると、外部入力制御
手段3は、メモリコントローラ2を介してトリガ信号入
力時点の次の18番目のコマから25番目のコマまでの
8コマ分のデータを記憶装置1のメモリ12〜19まで
古いデータを更新して書き込んだ後、書込動作を停止さ
せる。このとき、記憶装置1内のメモリ11〜19に
は、18番目から25番目のコマまでデータが書き込ま
れており、メモリ110〜116には、10番目から1
7番目のコマまでのデータが書き込まれている。Next, the data of the 17th frame is stored in the memory 1
When a trigger signal is input from the outside at the timing shown in FIG. 2E while being written in 1, the external input control means 3 causes the memory controller 2 to input the 18th signal next to the trigger signal input time. After writing 8 frames of data from the frame to the 25th frame to the memories 12 to 19 of the storage device 1 by updating the old data, the writing operation is stopped. At this time, data is written from the 18th to the 25th frames in the memories 11 to 19 in the storage device 1, and the 10th to 1st frames are written in the memories 110 to 116.
The data up to the 7th frame is written.
【0016】次に、読出動作を図3を参照して説明す
る。外部入力制御手段3に読出指令が入力されると、外
部入力制御手段3は、メモリコントローラ2を介して記
憶装置1内の各メモリのうち、最も古いデータが書き込
まれているメモリ110から順に、それぞれ2回ずつ同
じコマのデータを読み出してゆき、メモリ19の読み出
しが終ると、再びメモリ110に移るという手順で、読
出指令が解除されるまで読出動作を続行する。Next, the read operation will be described with reference to FIG. When a read command is input to the external input control unit 3, the external input control unit 3 sequentially performs, via the memory controller 2, the memory 110 in which the oldest data is written among the memories in the storage device 1 in order. The data of the same frame is read twice each, and when the reading of the memory 19 is completed, the reading operation is continued until the reading command is canceled by the procedure of moving to the memory 110 again.
【0017】図3は、このようにして読み出された出力
データを示した図で、上段の数字はコマ番号を示してお
り、T3は2コマに設定されているので、それぞれ2回
ずつ同じデータが読み出されたものとなっている。この
ように、この実施例1によれば、トリガ信号入力時点の
前後のコマのデータを再生できる。FIG. 3 is a diagram showing the output data read out in this way. The numbers in the upper row show the frame numbers, and T3 is set to 2 frames, so that each is the same twice. The data has been read. As described above, according to the first embodiment, it is possible to reproduce the data of the frames before and after the trigger signal is input.
【0018】実施例2.上記実施例1では、メモリの数
を16としたが、目的に応じて適当な数に設定できる。
また、上記実施例1では、T1を1コマ分としたが、メ
モリの容量に応じて設定すればよい。また、上記実施例
1では、T2を8コマ分,T3を2コマ分としたが、ど
ちらも任意のコマ数に設定できることはいうまでもな
い。さらに、上記実施例1では、ビデオ信号を符号化し
てメモリに記憶させるようにしたが、アナログ信号のま
ま記録媒体に記録し、再生するようにしてもよい。Example 2. Although the number of memories is 16 in the first embodiment, it can be set to an appropriate number according to the purpose.
Further, although T1 is set to one frame in the first embodiment, it may be set according to the capacity of the memory. Further, although T2 is set to 8 frames and T3 is set to 2 frames in the first embodiment, it goes without saying that both can be set to an arbitrary number of frames. Further, although the video signal is coded and stored in the memory in the first embodiment, the analog signal may be recorded as it is on the recording medium and reproduced.
【0019】[0019]
【発明の効果】この発明によれば、ビデオ信号の1また
は複数のフィールド分の情報を1コマとして、古いコマ
から順次更新するようにして所定のコマ数分の情報を記
憶させる手段と、トリガ信号が入力されたとき、上記記
憶手段に記憶される情報を所定のコマ数だけ更新したの
ち記憶動作を停止させる手段と、上記記憶手段に記憶さ
れている所定コマ数の情報を、それぞれ所定回数づつ順
次読み出す手段とを備えたものであるから、トリガ信号
を入力した時点の前後の複数コマの情報を、上記記憶手
段から再生することができるビデオ信号記憶入出力装置
が得られる効果がある。According to the present invention, the information for one or a plurality of fields of the video signal is set as one frame, and the information for a predetermined number of frames is stored by sequentially updating from the old frame and the trigger. When a signal is input, the means for updating the information stored in the storage means by a predetermined number of frames and then stopping the storage operation, and the information of the predetermined number of frames stored in the storage means are respectively stored a predetermined number of times. Since it is provided with a means for sequentially reading the video signals, it is possible to obtain a video signal storage input / output device capable of reproducing the information of a plurality of frames before and after the time point when the trigger signal is input from the storage means.
【図1】この発明の実施例1を示すブロック回路図であ
る。FIG. 1 is a block circuit diagram showing a first embodiment of the present invention.
【図2】この実施例1の書込動作を説明するためのタイ
ミング図である。FIG. 2 is a timing chart for explaining the write operation of the first embodiment.
【図3】この実施例1の出力データを示す図である。FIG. 3 is a diagram showing output data of the first embodiment.
【図4】従来のビデオ信号記憶入出力装置のブロック回
路図である。FIG. 4 is a block circuit diagram of a conventional video signal storage input / output device.
【図5】この従来例の書込動作を説明するためのタイミ
ング図である。FIG. 5 is a timing chart for explaining the write operation of this conventional example.
【図6】この従来例の読出動作を説明するためのタイミ
ング図である。FIG. 6 is a timing chart for explaining a read operation of this conventional example.
1 記憶装置2 メモリコントローラ 3 外部入力制御手段 6 第1のタイマ 7 第2のタイマ 8 第3のタイマ 1 Storage Device 2 Memory Controller 3 External Input Control Means 6 First Timer 7 Second Timer 8 Third Timer
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成3年12月9日[Submission date] December 9, 1991
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0003[Name of item to be corrected] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0003】図4は従来装置のブロック回路図である。
図において、1は入力されたデータを記憶する記憶装置
で、第1のメモリ11と第2のメモリ12で構成され、
各メモリは、1または複数フィールド分のデータを1コ
マ分としてそれぞれ記憶する。2はメモリコントロー
ラ、3は外部入力制御手段で、メモリ11を選択する信
号を送出するスイッチ31およびメモリ12を選択する
信号を送出するスイッチ32で構成された選択スイッチ
3sと、メモリ11,12へデータを書き込む書込信号
を送出する書き込みスイッチ3wと、メモリ11,12
からデータを読み出す読出信号を送出する読み出しスイ
ッチ3rで構成され、外部から入力される「書込指令」
および「読出指令」をうけてメモリコントローラ2にそ
れぞれ所定のタイミングで信号を送出し、メモリコント
ローラ2は所定のタイミングでメモリ選択信号S1,S
2、書込信号wおよび読出信号rを送出してメモリ1
1,12へのデータ書き込み、およびデータの読み出し
を制御する。4はデータ入力端子、5は読み出されたデ
ータの出力端子である。FIG. 4 is a block circuit diagram of a conventional device.
In the figure, reference numeral 1 is a storage device for storing input data, which is composed of a first memory 11 and a second memory 12,
Each memory stores data for one or a plurality of fields as one frame. 2 is a memory controller, 3 is an external input control means, and a selection switch 3 s composed of a switch 31 for sending a signal for selecting the memory 11 and a switch 32 for sending a signal for selecting the memory 12, and to the memories 11 and 12. Write switch 3w for sending a write signal for writing data, and memories 11 and 12
"Write command" which is composed of a read switch 3r which sends out a read signal for reading data from
And a "read command", signals are sent to the memory controller 2 at predetermined timings, and the memory controller 2 outputs the memory selection signals S1, S at predetermined timings.
2. Sending the write signal w and the read signal r to the memory 1
Data writing to and reading from the data 1 and 12 are controlled. Reference numeral 4 is a data input terminal, and 5 is an output terminal for the read data.
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0014[Correction target item name] 0014
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0014】次に、書込動作を図2のタイミング図を参
照して説明する。いま、外部から書込指令が外部入力制
御手段3に入力され、従来例と同様の手順でメモリコン
トローラ2からメモリ選択信号s1が図2(b)のタイ
ミングで送出され、メモリ11に図2(a)に示す1番
目のコマのデータが書き込まれ、ついで、図2(c)の
タイミングでメモリ選択信号s2が送出されてメモリ1
2に2番目のコマのデータが書き込まれ、以下、同様の
手順を繰り返して、16番目のコマのデータがメモリ1
16に書き込まれると、次はメモリ11のデータが17
番目のコマのデータに更新される、というように、古い
データから順次現時点のデータに更新されてゆく書込動
作が続行される。Next, the write operation will be described with reference to the timing chart of FIG. Now, a write command is input to the external input control means 3 from the outside, the memory selection signal s1 is sent from the memory controller 2 at the timing of FIG. The data of the first frame shown in a) is written, and then the memory selection signal s2 is transmitted at the timing of FIG.
The data of the second frame is written in 2, and the same procedure is repeated thereafter, so that the data of the 16th frame is stored in the memory 1
When the data in the memory 11 is written to the memory 16,
The writing operation is continued by sequentially updating the data from the old data to the current data, such as updating to the data of the th frame.
【手続補正3】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0018[Correction target item name] 0018
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0018】実施例2.上記実施例1では、メモリの数
を16としたが、目的に応じて適当な数に設定できる。
また、上記実施例1では、T1を1コマ分としたが、必
要に応じて、任意に設定すればよい。また、T1の期間
はメモリに記憶可能な期間より長くてもよい。つまり、
T1の期間はメモリの容量に応じてのみ決めるのでな
く、例えば、T1を5フィールドに設定しておき、1つ
のメモリの容量は1フィールド分しかなくてもよい。メ
モリの容量をオーバーした場合は、T1の期間は同じメ
モリに再度、上書き込み(オーバライト)を行なう。ま
た、上記実施例1では、T2を8コマ分,T3を2コマ
分としたが、どちらも任意のコマ数に設定できることは
いうまでもない。さらに、上記実施例1では、ビデオ信
号を符号化してメモリに記憶させるようにしたが、アナ
ログ信号のまま記録媒体に記録し、再生するようにして
もよい。Example 2. Although the number of memories is 16 in the first embodiment, it can be set to an appropriate number according to the purpose.
Further, although T1 is set to one frame in the first embodiment, it is necessary.
It may be arbitrarily set as necessary. Also, the period of T1
May be longer than can be stored in memory. That is,
The period of T1 is determined only according to the memory capacity.
For example, set T1 to 5 fields and set 1
The memory capacity of may have only one field. Me
If the memory capacity is exceeded, the same
Overwrite the memory again. Further, although T2 is set to 8 frames and T3 is set to 2 frames in the first embodiment, it goes without saying that both can be set to an arbitrary number of frames. Further, although the video signal is coded and stored in the memory in the first embodiment, the analog signal may be recorded as it is on the recording medium and reproduced.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲富 孝文 尼崎市南塚口町1丁目16番12号 サンテツ ク株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Takafumi Inatomi 1-16-12 Minamitsukaguchi-cho, Amagasaki City Suntec Corporation
Claims (1)
の情報を1コマとして古いコマから順次更新するように
して所定のコマ数分の情報を記憶する手段と、トリガ信
号が入力されたときその時点から所定のコマ数だけ上記
記憶手段に記憶されている情報を更新したのち書き込み
動作を停止させる手段と、この記憶手段に記憶されてい
る複数コマ分の情報を各コマごとに所定回数ずつ順次読
み出す手段とを備えたビデオ信号記憶入出力装置。1. A means for storing information for a predetermined number of frames by sequentially updating information for one or more fields of a video signal as one frame from an old frame, and a point of time when a trigger signal is input. Means for updating the information stored in the storage means by a predetermined number of frames, and then stopping the writing operation, and the information for a plurality of frames stored in this storage means are sequentially read a predetermined number of times for each frame. A video signal storage input / output device having a means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250586A JPH0591454A (en) | 1991-09-30 | 1991-09-30 | Video signal storage input / output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250586A JPH0591454A (en) | 1991-09-30 | 1991-09-30 | Video signal storage input / output device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591454A true JPH0591454A (en) | 1993-04-09 |
Family
ID=17210094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250586A Pending JPH0591454A (en) | 1991-09-30 | 1991-09-30 | Video signal storage input / output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591454A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180740A (en) * | 2005-12-27 | 2007-07-12 | Sony Corp | Image data recording apparatus, setting state display method, and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6434075A (en) * | 1987-07-29 | 1989-02-03 | Pioneer Electronic Corp | System for recording and reproducing video signal |
-
1991
- 1991-09-30 JP JP3250586A patent/JPH0591454A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6434075A (en) * | 1987-07-29 | 1989-02-03 | Pioneer Electronic Corp | System for recording and reproducing video signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180740A (en) * | 2005-12-27 | 2007-07-12 | Sony Corp | Image data recording apparatus, setting state display method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931878A (en) | Recording apparatus which is capable of recording two kinds of signals by operation of a single member | |
| TW329587B (en) | Television receiver, data recording method and data replaying method | |
| JPH04504642A (en) | Recording by command recording in solid-state high-speed frame recorders | |
| EP0510968B1 (en) | An image memorizing device | |
| US6490407B2 (en) | Recording and reproduction of mixed moving and still images | |
| US6006007A (en) | Optical disk apparatus for recording and reproducing compression encoded video signal | |
| EP0553730B1 (en) | Digital recording and reproducing apparatus | |
| WO1998044730A1 (en) | Recording and reproducing device and method for reproducing video information at variable speed | |
| US6278835B1 (en) | Method of controlling repetitive reading of group of pictures (GOP) data from a storage medium, and an apparatus therefor | |
| JPH01166679A (en) | television receiver | |
| JPS63211923A (en) | Error correction decoder | |
| JP2661354B2 (en) | Image adjustment device | |
| JPH0278385A (en) | Still picture processing circuit | |
| JPH0525234B2 (en) | ||
| JP3141421B2 (en) | Image storage device | |
| JP3156556B2 (en) | Digital recording and playback device | |
| JPS59212061A (en) | Out pulse dial circuit | |
| JP2000244911A (en) | Signal processing circuit | |
| JPS5919376B2 (en) | Buffer memory control method | |
| US5610840A (en) | Signal processing device | |
| JPH04293378A (en) | Picture memory device | |
| JPH1023368A (en) | Video playback device and baseband memory device | |
| JPH06333381A (en) | Digital signal processor | |
| JPH0315776B2 (en) | ||
| JPH0580864B2 (en) |