JPH0591721A - チヤージポンプ装置 - Google Patents
チヤージポンプ装置Info
- Publication number
- JPH0591721A JPH0591721A JP7141891A JP7141891A JPH0591721A JP H0591721 A JPH0591721 A JP H0591721A JP 7141891 A JP7141891 A JP 7141891A JP 7141891 A JP7141891 A JP 7141891A JP H0591721 A JPH0591721 A JP H0591721A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- capacitor
- voltage
- charge pump
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 153
- 238000005086 pumping Methods 0.000 claims abstract description 22
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000009471 action Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Cookers (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＭＯＳコンデンサのゲート端子およびソース
・ドレイン端子にかかる酸化物破壊電圧より高い出力に
到達可能なチャージポンプ回路。 【構成】 第１のＭＯＳＦＥＴコンデンサＣ1（ポンプ
動作のコンデンサ）、ポンプ動作のコンデンサに直列の
バック・ツー・バックコンデンサの共通の接合点で共に
接続される２つの他のＭＯＳＦＥＴコンデンサＣ3，Ｃ4
（バック・ツー・バックコンデンサ）、全３つのＭＯＳ
ＦＥＴコンデンサの共通ノードに接続される電圧クラン
プＭ1、およびポンプ動作されるチャージの出力のため
のダイオード３５０を含む。これら多くのチャージポン
プ回路は多段階チャージポンプ回路を形成するためカス
ケードにされてもよい。各チャージポンプ回路は各個々
のＭＯＳコンデンサの酸化物破壊電圧より高い出力電圧
に到達してもよい。
・ドレイン端子にかかる酸化物破壊電圧より高い出力に
到達可能なチャージポンプ回路。 【構成】 第１のＭＯＳＦＥＴコンデンサＣ1（ポンプ
動作のコンデンサ）、ポンプ動作のコンデンサに直列の
バック・ツー・バックコンデンサの共通の接合点で共に
接続される２つの他のＭＯＳＦＥＴコンデンサＣ3，Ｃ4
（バック・ツー・バックコンデンサ）、全３つのＭＯＳ
ＦＥＴコンデンサの共通ノードに接続される電圧クラン
プＭ1、およびポンプ動作されるチャージの出力のため
のダイオード３５０を含む。これら多くのチャージポン
プ回路は多段階チャージポンプ回路を形成するためカス
ケードにされてもよい。各チャージポンプ回路は各個々
のＭＯＳコンデンサの酸化物破壊電圧より高い出力電圧
に到達してもよい。
Description
【０００１】
【０００２】
【発明の分野】この発明はチャージポンプの設計に関す
るものであり、特に高電圧集積回路技術におけるチャー
ジポンプの設計に関するものである。この発明はまた低
スタートアップ電圧状態が望まれる他の集積回路技術に
適用可能である。
るものであり、特に高電圧集積回路技術におけるチャー
ジポンプの設計に関するものである。この発明はまた低
スタートアップ電圧状態が望まれる他の集積回路技術に
適用可能である。
【０００３】
【先行技術の説明】チャージポンプは電源よりより高電
圧の電源を提供するためダイオード接続のＭＯＳＦＥＴ
およびＭＯＳコンデンサのポンプ作用を用いる回路要素
である。チャージポンプ効果はＭＯＳコンデンサにより
達成されることができ、それはソース端子およびドレイ
ン端子が相互にショートされた状態、およびゲート端子
がダイオード接続のＭＯＳＦＥＴ（ＭＯＳＦＥＴダイオ
ードとしても知られている）に接続される状態のＭＯＳ
ＦＥＴである。ダイオード接続のＭＯＳＦＥＴは、その
ゲート端子およびソース端子が相互にショートされる状
態のＭＯＳＦＥＴである。ＭＯＳコンデンサに結合され
たソース端子およびドレイン端子に発振電圧を印加する
により、連続的により高い電圧が定常状態の電圧に到達
するまで時間と共にＭＯＳＦＥＴダイオードのソース端
子に誘起される。
圧の電源を提供するためダイオード接続のＭＯＳＦＥＴ
およびＭＯＳコンデンサのポンプ作用を用いる回路要素
である。チャージポンプ効果はＭＯＳコンデンサにより
達成されることができ、それはソース端子およびドレイ
ン端子が相互にショートされた状態、およびゲート端子
がダイオード接続のＭＯＳＦＥＴ（ＭＯＳＦＥＴダイオ
ードとしても知られている）に接続される状態のＭＯＳ
ＦＥＴである。ダイオード接続のＭＯＳＦＥＴは、その
ゲート端子およびソース端子が相互にショートされる状
態のＭＯＳＦＥＴである。ＭＯＳコンデンサに結合され
たソース端子およびドレイン端子に発振電圧を印加する
により、連続的により高い電圧が定常状態の電圧に到達
するまで時間と共にＭＯＳＦＥＴダイオードのソース端
子に誘起される。
【０００４】図１は先行技術における２段チャージポン
プ回路を示す。図１に示されるように、かつ以下の説明
を通じて、ＭＯＳコンデンサ（たとえばコンデンサ１２
０および１３０）はｎ−ＭＯＳＦＥＴとして示される。
この説明におけるｎ−ＭＯＳＦＥＴトの使用は例示だけ
の目的のためのものである。当業者は以下の説明および
添付の図面からｐ−ＭＯＳＦＥＴを用いる対応の回路を
推測することができるであろう。
プ回路を示す。図１に示されるように、かつ以下の説明
を通じて、ＭＯＳコンデンサ（たとえばコンデンサ１２
０および１３０）はｎ−ＭＯＳＦＥＴとして示される。
この説明におけるｎ−ＭＯＳＦＥＴトの使用は例示だけ
の目的のためのものである。当業者は以下の説明および
添付の図面からｐ−ＭＯＳＦＥＴを用いる対応の回路を
推測することができるであろう。
【０００５】図１で、ＭＯＳコンデンサ１２０のソース
・ドレイン端子はクロック入力φに接続され、ＭＯＳコ
ンデンサ１２０のゲート端子はノード１２５に接続さ
れ、それはＮＭＯＳトランジスタ１１０のゲート端子お
よびドレイン端子に、およびＮＭＯＳトランジスタ１０
０のソース端子に接続される。ＮＭＯＳトランジスタ１
００のドレイン端子は供給電圧Ｖp p に接続される。Ｎ
ＭＯＳトランジスタ１１０のソース端子はノード１３５
に接続され、それはＭＯＳコンデンサ１３０のゲート端
子である。ＮＭＯＳトランジスタ１４０のゲート端子お
よびドレイン端子はまたノード１３５に接続される。Ｍ
ＯＳコンデンサ１３０はクロック入力φ！（！は反転記
号を意味する。ただし図面ではφの上に反転を表わす横
棒が付してある。）によりソース・ドレイン端子で駆動
され、それはクロック信号φ（図２参照）に対する非重
畳相互信号である。ＭＯＳコンデンサ１２０およびＭＯ
ＳＦＥＴダイオード１１０はこのチャージポンプ回路の
第１の段を形成する。ＭＯＳコンデンサ１３０およびＭ
ＯＳＦＥＴダイオード１４０は第２の段を形成し、かつ
この実現化例ではチャージポンプ回路の出力段を形成す
る。ＮＭＯＳトランジスタ１４０のソース端子はこのチ
ャージポンプ回路の出力端子Ｖout としてタップされ
る。
・ドレイン端子はクロック入力φに接続され、ＭＯＳコ
ンデンサ１２０のゲート端子はノード１２５に接続さ
れ、それはＮＭＯＳトランジスタ１１０のゲート端子お
よびドレイン端子に、およびＮＭＯＳトランジスタ１０
０のソース端子に接続される。ＮＭＯＳトランジスタ１
００のドレイン端子は供給電圧Ｖp p に接続される。Ｎ
ＭＯＳトランジスタ１１０のソース端子はノード１３５
に接続され、それはＭＯＳコンデンサ１３０のゲート端
子である。ＮＭＯＳトランジスタ１４０のゲート端子お
よびドレイン端子はまたノード１３５に接続される。Ｍ
ＯＳコンデンサ１３０はクロック入力φ！（！は反転記
号を意味する。ただし図面ではφの上に反転を表わす横
棒が付してある。）によりソース・ドレイン端子で駆動
され、それはクロック信号φ（図２参照）に対する非重
畳相互信号である。ＭＯＳコンデンサ１２０およびＭＯ
ＳＦＥＴダイオード１１０はこのチャージポンプ回路の
第１の段を形成する。ＭＯＳコンデンサ１３０およびＭ
ＯＳＦＥＴダイオード１４０は第２の段を形成し、かつ
この実現化例ではチャージポンプ回路の出力段を形成す
る。ＮＭＯＳトランジスタ１４０のソース端子はこのチ
ャージポンプ回路の出力端子Ｖout としてタップされ
る。
【０００６】最初に、ＮＭＯＳトランジスタ１６０およ
び１００を介して、ノード１２５は供給電圧ＶC C から
ＮＭＯＳトランジスタ１６０および１００のしきい値電
圧（Ｖt ）を減じたものの範囲内で予充電される。図２
はクロック入力φおよびφ！の非重畳および相補波形を
示す。クロック入力φがローのとき、ＭＯＳコンデンサ
１２０はオンである。クロック入力φがハイになると
き、ノード１２５はノード１２５での寄生容量のためあ
る程度の損失を伴って、クロック入力φの電圧の振れを
加えた予充電電圧に等しい電圧に容量的に接合される。
これはＭＯＳＦＥＴダイオード１１０をオンにし、それ
がノード１３５を充電する。クロック入力φがローにな
るとき、ノード１２５が追随し、このようにしてトラン
ジスタ１１０をオフにする。その後直ちにクロック入力
φ！はハイになり、それはクロック入力の電圧の振山に
容量結合係数を乗じた値だけノード１３５における電圧
を増加する。ノード１３５の充電によりＭＯＳＦＥＴ１
４０をオンにし、そしてそれがＶout を充電する。
び１００を介して、ノード１２５は供給電圧ＶC C から
ＮＭＯＳトランジスタ１６０および１００のしきい値電
圧（Ｖt ）を減じたものの範囲内で予充電される。図２
はクロック入力φおよびφ！の非重畳および相補波形を
示す。クロック入力φがローのとき、ＭＯＳコンデンサ
１２０はオンである。クロック入力φがハイになると
き、ノード１２５はノード１２５での寄生容量のためあ
る程度の損失を伴って、クロック入力φの電圧の振れを
加えた予充電電圧に等しい電圧に容量的に接合される。
これはＭＯＳＦＥＴダイオード１１０をオンにし、それ
がノード１３５を充電する。クロック入力φがローにな
るとき、ノード１２５が追随し、このようにしてトラン
ジスタ１１０をオフにする。その後直ちにクロック入力
φ！はハイになり、それはクロック入力の電圧の振山に
容量結合係数を乗じた値だけノード１３５における電圧
を増加する。ノード１３５の充電によりＭＯＳＦＥＴ１
４０をオンにし、そしてそれがＶout を充電する。
【０００７】ノード１２５は各連続クロック回路でより
高い電圧に予充電され、それはこの電圧が（Ｖout −Ｖ
t ）またはＶp pのいずれか小さい方に等しくなるまで
行なわれ、ここではＶt はトランジスタ１００のしきい
値電圧である。ポンプにおける段の最大出力電圧Ｖout
は最大予充電電圧Ｖp p にクロック電圧Ｖφと結合係数
Ｋを乗じたものからダイオード接続のＭＯＳＦＥＴのＶ
t を減じたものを加えた値に等しい。このようにこの実
現化例の最大出力電圧は Ｖout max ＝Ｖp p ＋２（ＫＶφ−Ｖt ） であり、ここに Ｋ＝Ｃ120 ／（Ｃ120 ＋ＣSTRAY,125 ）＝Ｃ130 ／（Ｃ130 ＋ＣSTRAY,135 ） である。
高い電圧に予充電され、それはこの電圧が（Ｖout −Ｖ
t ）またはＶp pのいずれか小さい方に等しくなるまで
行なわれ、ここではＶt はトランジスタ１００のしきい
値電圧である。ポンプにおける段の最大出力電圧Ｖout
は最大予充電電圧Ｖp p にクロック電圧Ｖφと結合係数
Ｋを乗じたものからダイオード接続のＭＯＳＦＥＴのＶ
t を減じたものを加えた値に等しい。このようにこの実
現化例の最大出力電圧は Ｖout max ＝Ｖp p ＋２（ＫＶφ−Ｖt ） であり、ここに Ｋ＝Ｃ120 ／（Ｃ120 ＋ＣSTRAY,125 ）＝Ｃ130 ／（Ｃ130 ＋ＣSTRAY,135 ） である。
【０００８】Ｃ120 およびＣ130 はそれぞれＭＯＳコン
デンサ１２０および１３０の容量であり、ＣSTRAY,125
およびＣSTRAY,135 はそれぞれノード１２５および１３
５での寄生容量である。
デンサ１２０および１３０の容量であり、ＣSTRAY,125
およびＣSTRAY,135 はそれぞれノード１２５および１３
５での寄生容量である。
【０００９】ポンプ作用の初期化に対する要件は、ＭＯ
Ｓコンデンサ１２０をオンにしなければならないこと
で、つまりノード１２５でのゲート電圧はしきい値電圧
（Ｖt ）を超えなければならないことである。ノード１
２５における電圧は初期に電圧電源ＶC C からトランジ
スタ１００および１６０における２しきい値電圧降下を
減じた値である。ノード１２５におけるこの電圧はＭＯ
Ｓコンデンサ１２０のしきい値電圧（約０．７ボルト）
よりも大きくなければならない。それゆえ、電源ＶC C
は最悪の場合でも２．１ボルト以下に低下してはいけな
い。
Ｓコンデンサ１２０をオンにしなければならないこと
で、つまりノード１２５でのゲート電圧はしきい値電圧
（Ｖt ）を超えなければならないことである。ノード１
２５における電圧は初期に電圧電源ＶC C からトランジ
スタ１００および１６０における２しきい値電圧降下を
減じた値である。ノード１２５におけるこの電圧はＭＯ
Ｓコンデンサ１２０のしきい値電圧（約０．７ボルト）
よりも大きくなければならない。それゆえ、電源ＶC C
は最悪の場合でも２．１ボルト以下に低下してはいけな
い。
【００１０】図３はチャージポンプ回路の応用を示す。
図３では、チャージポンプ回路２２０が時間変動する電
流Ｉout を引き出す電流源２４０の変動する電流の要求
にもかかわらず、ノード２６０を一定電圧に保持するた
めノード２７０を変調するのに使用される。ノード２６
０における電圧Ｖ260は Ｖ260 ＝Ｖref （１＋Ｒ1 ／Ｒ2 ） に保持される。
図３では、チャージポンプ回路２２０が時間変動する電
流Ｉout を引き出す電流源２４０の変動する電流の要求
にもかかわらず、ノード２６０を一定電圧に保持するた
めノード２７０を変調するのに使用される。ノード２６
０における電圧Ｖ260は Ｖ260 ＝Ｖref （１＋Ｒ1 ／Ｒ2 ） に保持される。
【００１１】もしノード２６０が増大される電流需要に
より余りにも低下しすぎると、比較器は発振器２１０を
能動化し、トランジスタ２５０のゲート端子をより高く
ポンプ動作するだろう。そのためトランジスタ２５０は
要求される電圧Ｖ260 においてノード２６０を維持する
ためソース端子２６０において要求される電流を供給す
ることができる。
より余りにも低下しすぎると、比較器は発振器２１０を
能動化し、トランジスタ２５０のゲート端子をより高く
ポンプ動作するだろう。そのためトランジスタ２５０は
要求される電圧Ｖ260 においてノード２６０を維持する
ためソース端子２６０において要求される電流を供給す
ることができる。
【００１２】一般的に、ｎ段チャージポンプにおいて到
達可能な電圧Ｖmax は次式により与えられる。
達可能な電圧Ｖmax は次式により与えられる。
【００１３】Ｖmax ＝Ｖp p ＋ｎ（ａＶ−Ｖt ） ここで、Ｖt はＭＯＳＦＥＴダイオードのしきい値であ
り、Ｖpp は供給電圧であり、Ｖはクロック入力信号φ
における電圧の揺れであり、ｎはチャージポンプにおけ
る段の数であり、ａはコンデンサゲートノードの全容量
に対するＭＯＳコンデンサのゲート端子での容量の分数
であって、これはＭＯＳＦＥＴダイオード（ＭＯＳＦＥ
Ｔダイオード１１０および１４０のように）の寄生容量
を含んでいる。この分数は典型的に１より小さい。
り、Ｖpp は供給電圧であり、Ｖはクロック入力信号φ
における電圧の揺れであり、ｎはチャージポンプにおけ
る段の数であり、ａはコンデンサゲートノードの全容量
に対するＭＯＳコンデンサのゲート端子での容量の分数
であって、これはＭＯＳＦＥＴダイオード（ＭＯＳＦＥ
Ｔダイオード１１０および１４０のように）の寄生容量
を含んでいる。この分数は典型的に１より小さい。
【００１４】しかしながら、もし所望の最高の電圧がＭ
ＯＳコンデンサの酸化物絶縁破壊電圧を超えるなら、チ
ャージポンプ機構は限定されるかもしれない。この理由
は、ＭＯＳコンデンサ１２０または１３０のゲートおよ
びドレイン・ソース端子にわたり確立される差異が望ま
しい出力電圧が到達される前にＭＯＳコンデンサにおい
て薄いゲート酸化物の絶縁破壊電圧を超えるのに十分な
ぐらい大きくなるかもしれないからである。集積回路の
設計では、薄いゲート酸化物を有することが一般に望ま
しい。それゆえ、チャージポンプ回路において最も高い
電圧を達成するという目標は一般的に薄いゲート酸化物
を有するという望ましい目標と矛盾する。一応用では、
チャージポンプ回路において達成されるべき望ましい電
圧は１７ボルトであるが、薄酸化物絶縁破壊電圧はおよ
そ１３ボルトである。先行技術では、電圧クランプ回路
要素はＭＯＳコンデンサのゲートおよびソース・ドレイ
ンにかかる電圧降下を制限することによって絶縁破壊を
回避するために使用される。ＭＯＳコンデンサの絶縁破
壊は電圧クランプにより回避されるが、チャージポンプ
回路の出力はＭＯＳコンデンサの酸化物絶縁破壊電圧に
より限定されるままになっている。
ＯＳコンデンサの酸化物絶縁破壊電圧を超えるなら、チ
ャージポンプ機構は限定されるかもしれない。この理由
は、ＭＯＳコンデンサ１２０または１３０のゲートおよ
びドレイン・ソース端子にわたり確立される差異が望ま
しい出力電圧が到達される前にＭＯＳコンデンサにおい
て薄いゲート酸化物の絶縁破壊電圧を超えるのに十分な
ぐらい大きくなるかもしれないからである。集積回路の
設計では、薄いゲート酸化物を有することが一般に望ま
しい。それゆえ、チャージポンプ回路において最も高い
電圧を達成するという目標は一般的に薄いゲート酸化物
を有するという望ましい目標と矛盾する。一応用では、
チャージポンプ回路において達成されるべき望ましい電
圧は１７ボルトであるが、薄酸化物絶縁破壊電圧はおよ
そ１３ボルトである。先行技術では、電圧クランプ回路
要素はＭＯＳコンデンサのゲートおよびソース・ドレイ
ンにかかる電圧降下を制限することによって絶縁破壊を
回避するために使用される。ＭＯＳコンデンサの絶縁破
壊は電圧クランプにより回避されるが、チャージポンプ
回路の出力はＭＯＳコンデンサの酸化物絶縁破壊電圧に
より限定されるままになっている。
【００１５】それゆえ、この発明の目的はＭＯＳコンデ
ンサのゲート端子およびソース・ドレイン端子にかかる
酸化物破壊電圧よりより高い出力に到達可能なチャージ
ポンプ回路を提供することである。
ンサのゲート端子およびソース・ドレイン端子にかかる
酸化物破壊電圧よりより高い出力に到達可能なチャージ
ポンプ回路を提供することである。
【００１６】
【発明の概要】チャージポンプ回路において、「バック
・ツー・バック」にかつＭＯＳコンデンサに直列に接続
されたＭＯＳコンデンサを設けることにより、各ＭＯＳ
コンデンサの個々の薄い酸化物破壊電圧よりより高い出
力電圧が達成される。
・ツー・バック」にかつＭＯＳコンデンサに直列に接続
されたＭＯＳコンデンサを設けることにより、各ＭＯＳ
コンデンサの個々の薄い酸化物破壊電圧よりより高い出
力電圧が達成される。
【００１７】またポンプ動作のＭＯＳコンデンサおよび
バック・ツー・バックＭＯＳコンデンサにおける共通ノ
ードとの接続点に電圧クランプを設けることによりポン
プ動作のＭＯＳコンデンサのゲート端子における初期電
圧はプリセットされ、それによりチャージポンプのスタ
ートアップを確実にする。さらにこの電圧クランプは、
チャージポンプをスタートするのに必要な最小値電圧Ｖ
C Cを減少させる。またクランプは接合漏洩の存在下で
コンデンサにかかる電圧の適切な分配を確実にする。
バック・ツー・バックＭＯＳコンデンサにおける共通ノ
ードとの接続点に電圧クランプを設けることによりポン
プ動作のＭＯＳコンデンサのゲート端子における初期電
圧はプリセットされ、それによりチャージポンプのスタ
ートアップを確実にする。さらにこの電圧クランプは、
チャージポンプをスタートするのに必要な最小値電圧Ｖ
C Cを減少させる。またクランプは接合漏洩の存在下で
コンデンサにかかる電圧の適切な分配を確実にする。
【００１８】
【詳細な説明】ポンプ動作のＭＯＳＦＥＴコンデンサの
破壊電圧よりより高い出力電圧を送出可能なチャージポ
ンプの１例は、この出願と同一日に出願され、この出願
の譲受人でもあるアドバンスト・マイクロ・ディバイシ
ズ・インコーポレイテッド（Ａｄｖａｎｃｅｄ Ｍｉｃ
ｒｏ Ｄｅｖｉｃｅｓ，Ｉｎｃ．）に譲渡された米国特
許出願第 号で、コーリン・ビルら（Ｃｏｌｉ
ｎ Ｂｉｌｌ ｅｔ ａｌ．）による「直列コンデンサ
付高電圧チャージポンプ」（“Ｈｉｇｈ Ｖｏｌｔａｇ
ｅ Ｃｈａｒｇｅ Ｐｕｍｐｓ ｗｉｔｈ Ｓｅｒｉｅ
ｓ Ｃａｐａｃｉｔｏｒｓ”）と題される同時係属中の
出願に記述され、本件出願によりそれはそのまま引用に
より援用されている。平行プレートコンデンサが相互接
続材料の重畳トレースから容易に形成されるとき、ここ
に記述された装置は特に適している。以下に記述される
べきこの発明の実施例では、このような平行プレートコ
ンデンサは容易に形成されない、なぜならば相互接続ポ
リシリコンの第１のレベルがあまりにも薄いのでコンデ
ンサにコンタクトを形成することができないからであ
る。他の態様でこの発明は使用可能である。一般に、こ
の発明に従い以下に記述した装置および前に述べた同時
係属中の出願においてそこに記述される装置は、この発
明に関する高出力電圧および低電源電圧動作の利点を与
えるのに適用可能である。
破壊電圧よりより高い出力電圧を送出可能なチャージポ
ンプの１例は、この出願と同一日に出願され、この出願
の譲受人でもあるアドバンスト・マイクロ・ディバイシ
ズ・インコーポレイテッド（Ａｄｖａｎｃｅｄ Ｍｉｃ
ｒｏ Ｄｅｖｉｃｅｓ，Ｉｎｃ．）に譲渡された米国特
許出願第 号で、コーリン・ビルら（Ｃｏｌｉ
ｎ Ｂｉｌｌ ｅｔ ａｌ．）による「直列コンデンサ
付高電圧チャージポンプ」（“Ｈｉｇｈ Ｖｏｌｔａｇ
ｅ Ｃｈａｒｇｅ Ｐｕｍｐｓ ｗｉｔｈ Ｓｅｒｉｅ
ｓ Ｃａｐａｃｉｔｏｒｓ”）と題される同時係属中の
出願に記述され、本件出願によりそれはそのまま引用に
より援用されている。平行プレートコンデンサが相互接
続材料の重畳トレースから容易に形成されるとき、ここ
に記述された装置は特に適している。以下に記述される
べきこの発明の実施例では、このような平行プレートコ
ンデンサは容易に形成されない、なぜならば相互接続ポ
リシリコンの第１のレベルがあまりにも薄いのでコンデ
ンサにコンタクトを形成することができないからであ
る。他の態様でこの発明は使用可能である。一般に、こ
の発明に従い以下に記述した装置および前に述べた同時
係属中の出願においてそこに記述される装置は、この発
明に関する高出力電圧および低電源電圧動作の利点を与
えるのに適用可能である。
【００１９】ｎ−ＭＯＳＦＥＴは例示の目的のみだけに
以下の説明および請求項において用いられる。特に必要
とされない限り、ｐ−ＭＯＳＦＥＴはＭＯＳトランジス
タが示されるところではどこでも用いてよい。もちろ
ん、ここで記述される実施例への必要な修正はｎ−ＭＯ
ＳＦＥＴの代わりにｐ−ＭＯＳＦＥＴを代用する際に当
業者にとって容易遂行可能であろう。
以下の説明および請求項において用いられる。特に必要
とされない限り、ｐ−ＭＯＳＦＥＴはＭＯＳトランジス
タが示されるところではどこでも用いてよい。もちろ
ん、ここで記述される実施例への必要な修正はｎ−ＭＯ
ＳＦＥＴの代わりにｐ−ＭＯＳＦＥＴを代用する際に当
業者にとって容易遂行可能であろう。
【００２０】図４は２段チャージポンプにおけるこの発
明の実施例を示す。この発明は回路における段の数を制
限しないしまた制限されない。段は所望される出力電圧
に依存してカスケードにされるか、または除去されるこ
とが可能である。一般に到達可能な出力電圧はチャージ
ポンプにおいてより多くの段を有することにより増加す
る。各段はバック・ツー・バックに接続される２つの他
のＭＯＳコンデンサに直列に接続される１つのＭＯＳコ
ンデンサ（ポンプ動作のコンデンサ）と、ポンプ動作の
ＭＯＳコンデンサから離してバック・ツー・バックコン
デンサの共通端子に接続される電圧クランプおよびＭＯ
ＳＦＥＴダイオードを含む。これらのコンデンサは先行
技術においてと同様、ダイオード接続のＭＯＳＦＥＴの
ゲート端子およびドレイン端子に接続される。電圧クラ
ンプはポンプ動作のコンデンサおよびバック・ツー・バ
ック接続されたコンデンサの間の共通ノードを制御し、
かつ各段に対する出力電圧はダイオード接続されたＭＯ
ＳＦＥＴのソース端子にタップ結合される。
明の実施例を示す。この発明は回路における段の数を制
限しないしまた制限されない。段は所望される出力電圧
に依存してカスケードにされるか、または除去されるこ
とが可能である。一般に到達可能な出力電圧はチャージ
ポンプにおいてより多くの段を有することにより増加す
る。各段はバック・ツー・バックに接続される２つの他
のＭＯＳコンデンサに直列に接続される１つのＭＯＳコ
ンデンサ（ポンプ動作のコンデンサ）と、ポンプ動作の
ＭＯＳコンデンサから離してバック・ツー・バックコン
デンサの共通端子に接続される電圧クランプおよびＭＯ
ＳＦＥＴダイオードを含む。これらのコンデンサは先行
技術においてと同様、ダイオード接続のＭＯＳＦＥＴの
ゲート端子およびドレイン端子に接続される。電圧クラ
ンプはポンプ動作のコンデンサおよびバック・ツー・バ
ック接続されたコンデンサの間の共通ノードを制御し、
かつ各段に対する出力電圧はダイオード接続されたＭＯ
ＳＦＥＴのソース端子にタップ結合される。
【００２１】図４に示すように、第１の段はＭＯＳコン
デンサＣ1 、Ｃ3 およびＣ4 、電圧クランプトランジス
タＭ１ならびにダイオード接続されたＮＭＯＳトランジ
スタ３５０を含む。ＭＯＳコンデンサＣ1 のソース・ド
レイン端子はクロック入力φに接続され、ＭＯＳコンデ
ンサＣ1 のゲート端子は「Ａ」とラベルされたノードに
接続される。ノードＡはまたそれぞれソース・ドレイン
端子およびゲート端子においてＭＯＳコンデンサＣ3 お
よびＣ4 に接続される。それゆえ、ＭＯＳコンデンサＣ
4 のゲート端子における電位およびＭＯＳコンデンサＣ
3 のソース・ドレイン端子における電位は同値となる。
３つのコンデンサＣ1 、Ｃ3 およびＣ4 の組合せは同量
のポンプ動作のコンデンサを形成する。ＭＯＳコンデン
サＣ4 のソース・ドレイン端子は「Ｃ」とラベルされた
ノードにおけるＭＯＳコンデンサＣ3 のゲート端子に接
続され、それはダイオード接続されたＮＭＯＳトランジ
スタ３５０のドレイン端子およびゲート端子に接続され
る。ノードＤは第１の段の出力端子である。もしいずれ
かの極性においてノードＡおよびノードＢにかかる電圧
降下が真性ＭＯＳコンデンサＣ3 またはＣ4 のいずれか
の固有のしきい値電圧（Ｖt i ）よりも大きさにおいて
より大きくなければ、これらのコンデンサの１つがオン
状態になり他のコンデンサ全体がオフ状態になることは
容易に理解される。
デンサＣ1 、Ｃ3 およびＣ4 、電圧クランプトランジス
タＭ１ならびにダイオード接続されたＮＭＯＳトランジ
スタ３５０を含む。ＭＯＳコンデンサＣ1 のソース・ド
レイン端子はクロック入力φに接続され、ＭＯＳコンデ
ンサＣ1 のゲート端子は「Ａ」とラベルされたノードに
接続される。ノードＡはまたそれぞれソース・ドレイン
端子およびゲート端子においてＭＯＳコンデンサＣ3 お
よびＣ4 に接続される。それゆえ、ＭＯＳコンデンサＣ
4 のゲート端子における電位およびＭＯＳコンデンサＣ
3 のソース・ドレイン端子における電位は同値となる。
３つのコンデンサＣ1 、Ｃ3 およびＣ4 の組合せは同量
のポンプ動作のコンデンサを形成する。ＭＯＳコンデン
サＣ4 のソース・ドレイン端子は「Ｃ」とラベルされた
ノードにおけるＭＯＳコンデンサＣ3 のゲート端子に接
続され、それはダイオード接続されたＮＭＯＳトランジ
スタ３５０のドレイン端子およびゲート端子に接続され
る。ノードＤは第１の段の出力端子である。もしいずれ
かの極性においてノードＡおよびノードＢにかかる電圧
降下が真性ＭＯＳコンデンサＣ3 またはＣ4 のいずれか
の固有のしきい値電圧（Ｖt i ）よりも大きさにおいて
より大きくなければ、これらのコンデンサの１つがオン
状態になり他のコンデンサ全体がオフ状態になることは
容易に理解される。
【００２２】真性トランジスタＭ１はノードＡに対して
電圧クランプのように作動する。トランジスタＭ１のゲ
ート端子およびドレイン端子は電源ＶC Cに接続され、
かつトランジスタＭ１のソース端子はノードＡに接続さ
れる。ノードＡの電圧は電圧（ＶC C −Ｖt i ）以上で
変動するかもしれない、なぜならば、もしノードＡが電
圧（ＶC C −Ｖt i ）以下に低下するならば、トランジ
スタＭ１がオンになるからである（すなわち電気電導が
起こる）。逆に、もしノードＡが電圧（ＶC C −
Ｖt i ）以上にポンプ動作されるなら、トランジスタＭ
１はオフになる。
電圧クランプのように作動する。トランジスタＭ１のゲ
ート端子およびドレイン端子は電源ＶC Cに接続され、
かつトランジスタＭ１のソース端子はノードＡに接続さ
れる。ノードＡの電圧は電圧（ＶC C −Ｖt i ）以上で
変動するかもしれない、なぜならば、もしノードＡが電
圧（ＶC C −Ｖt i ）以下に低下するならば、トランジ
スタＭ１がオンになるからである（すなわち電気電導が
起こる）。逆に、もしノードＡが電圧（ＶC C −
Ｖt i ）以上にポンプ動作されるなら、トランジスタＭ
１はオフになる。
【００２３】図４に示される２段ポンプの第２の段は電
圧クランプ、トランジスタＭ２、ＭＯＳコンデンサ
Ｃ2 、Ｃ5 およびＣ6 ならびにトランジスタ３６０によ
り形成される。この第２のチャージポンプ段は上記に記
述した第１の段チャージポンプと同一に機能する。この
段に対するクロック入力φは、第１の段のクロック入力
φに対し非重畳相補の信号である。ＭＯＳコンデンサＣ
2 およびバック・ツー・バック接続のＭＯＳＦＥＴコン
デンサＣ5 およびＣ6 の間の共通ノードは「Ｂ」にラベ
ルされる。第２の段の出力電圧は「Ｖout 」にラベルさ
れる。
圧クランプ、トランジスタＭ２、ＭＯＳコンデンサ
Ｃ2 、Ｃ5 およびＣ6 ならびにトランジスタ３６０によ
り形成される。この第２のチャージポンプ段は上記に記
述した第１の段チャージポンプと同一に機能する。この
段に対するクロック入力φは、第１の段のクロック入力
φに対し非重畳相補の信号である。ＭＯＳコンデンサＣ
2 およびバック・ツー・バック接続のＭＯＳＦＥＴコン
デンサＣ5 およびＣ6 の間の共通ノードは「Ｂ」にラベ
ルされる。第２の段の出力電圧は「Ｖout 」にラベルさ
れる。
【００２４】トランジスタＭ１およびＭ２をノードＡお
よびノードＢに対する電圧クランプとして作動するため
には、エンハンスメントまたは固有のモードトランジス
タが好ましい。これらの電圧クランプＭ１およびＭ２に
より、ノードＡおよびＢにおける最小値電圧は供給電圧
ＶC C から、関連した電圧クランプトランジスタＭ１ま
たはＭ２のしきい値電圧（Ｖt i ）を減じた値になる。
もしＭ１およびＭ２が固有のトランジスタならば、それ
らのしきい値電圧Ｖt i は各々の約０．１ボルトであ
る。ＭＯＳコンデンサＣ1 がチャージポンプ動作の開始
点でオン状態にあることを確実にするため、供給電圧Ｖ
C C はＭＯＳコンデンサＣ1 にかかる降下が、先行技術
における２．１ボルトに比較して、そのしきい値電圧よ
り大きくなるように、すなわち（ＶC C −Ｖt i ）＞Ｖ
t となるようにか、または約０．８ボルトに維持される
ことだけが必要である。それゆえ、この発明は図２に示
す先行技術回路より電源変動により許容性がある。
よびノードＢに対する電圧クランプとして作動するため
には、エンハンスメントまたは固有のモードトランジス
タが好ましい。これらの電圧クランプＭ１およびＭ２に
より、ノードＡおよびＢにおける最小値電圧は供給電圧
ＶC C から、関連した電圧クランプトランジスタＭ１ま
たはＭ２のしきい値電圧（Ｖt i ）を減じた値になる。
もしＭ１およびＭ２が固有のトランジスタならば、それ
らのしきい値電圧Ｖt i は各々の約０．１ボルトであ
る。ＭＯＳコンデンサＣ1 がチャージポンプ動作の開始
点でオン状態にあることを確実にするため、供給電圧Ｖ
C C はＭＯＳコンデンサＣ1 にかかる降下が、先行技術
における２．１ボルトに比較して、そのしきい値電圧よ
り大きくなるように、すなわち（ＶC C −Ｖt i ）＞Ｖ
t となるようにか、または約０．８ボルトに維持される
ことだけが必要である。それゆえ、この発明は図２に示
す先行技術回路より電源変動により許容性がある。
【００２５】ダイオード接続されたトランジスタ３５０
（ＭＯＳＦＥＴダイオード）のゲート端子はノードＣお
よびトランジスタ３３０のソース端子にも接続され、そ
のドレイン端子およびゲート端子は電源ＶC C に接続さ
れる。この実施例における電源ＶC C は約５ボルトであ
る。トランジスタ３２０のゲート端子およびドレイン端
子は電源ＶC C に接続される。
（ＭＯＳＦＥＴダイオード）のゲート端子はノードＣお
よびトランジスタ３３０のソース端子にも接続され、そ
のドレイン端子およびゲート端子は電源ＶC C に接続さ
れる。この実施例における電源ＶC C は約５ボルトであ
る。トランジスタ３２０のゲート端子およびドレイン端
子は電源ＶC C に接続される。
【００２６】ノードＣはまたトランジスタ３１０のソー
ス端子に接続され、そのドレイン端子は供給電圧Ｖp p
に接続される。この実施例における供給電圧Ｖp p は約
１２ボルトである。トランジスタ３１０のゲート端子は
トランジスタ３４０のソース端子に接続される。
ス端子に接続され、そのドレイン端子は供給電圧Ｖp p
に接続される。この実施例における供給電圧Ｖp p は約
１２ボルトである。トランジスタ３１０のゲート端子は
トランジスタ３４０のソース端子に接続される。
【００２７】最初ノードＣおよびノードＤは供給電圧Ｖ
C C からそれぞれトランジスタ３３０および３４０のし
きい値電圧を減じた値になる（すなわち、ＶC ＝ＶC C
−２Ｖt ）。ノードＡおよびＢは供給電圧ＶC C からそ
れぞれ真性のトランジスタＭ１およびＭ２のしきい値電
圧を減じた値（ＶA ＝ＶC C −Ｖt i ）となる。この電
圧において、ＭＯＳＦＥＴコンデンサＣ1およびＣ2 は
各々のオン状態にある。前に述べたように、Ｖt i はＶ
t より小さい値であり、それゆえ最初ノードＡの電圧は
ノードＣにおける電圧よりも大きい値である（ＶA ＞Ｖ
C ）。この状況下では、ＭＯＳコンデンサＣ4 はオン状
態にあり、かつＭＯＳコンデンサＣ3 はオフ状態にあ
る。同様に、ノードＢにおける初期電圧はノードＤにお
ける電圧よりも大きな値であり（ＶB ＞ＶD ）、それに
よってＭＯＳコンデンサＣ6 およびＣ5 をそれぞれオン
およびオフ状態にする。
C C からそれぞれトランジスタ３３０および３４０のし
きい値電圧を減じた値になる（すなわち、ＶC ＝ＶC C
−２Ｖt ）。ノードＡおよびＢは供給電圧ＶC C からそ
れぞれ真性のトランジスタＭ１およびＭ２のしきい値電
圧を減じた値（ＶA ＝ＶC C −Ｖt i ）となる。この電
圧において、ＭＯＳＦＥＴコンデンサＣ1およびＣ2 は
各々のオン状態にある。前に述べたように、Ｖt i はＶ
t より小さい値であり、それゆえ最初ノードＡの電圧は
ノードＣにおける電圧よりも大きい値である（ＶA ＞Ｖ
C ）。この状況下では、ＭＯＳコンデンサＣ4 はオン状
態にあり、かつＭＯＳコンデンサＣ3 はオフ状態にあ
る。同様に、ノードＢにおける初期電圧はノードＤにお
ける電圧よりも大きな値であり（ＶB ＞ＶD ）、それに
よってＭＯＳコンデンサＣ6 およびＣ5 をそれぞれオン
およびオフ状態にする。
【００２８】このポンプは図１の回路と類似の態様で動
作するが、ポンプ動作のＭＯＳコンデンサ１２０が第１
段のＭＯＳコンデンサＣ1 の直列組合わせ、およびＭＯ
ＳコンデンサＣ3 およびＣ4 の並列組合わせに置換され
ている。同様に、ＭＯＳコンデンサＣ2 、Ｃ5 およびＣ
6 は第２段のＭＯＳコンデンサ１３０に置換されてい
る。ノードＣおよびＤの電圧が増加するにつれて、ＭＯ
ＳコンデンサＣ4 およびＣ6 はオフにされ、かつＭＯＳ
コンデンサＣ3 およびＣ5 はオンにされ、それゆえ高電
圧までポンプ動作するために必要な容量（いわゆる、Ｍ
ＯＳコンデンサＣ 1 およびＣ3 により形成される等価な
容量、ならびにＭＯＳコンデンサＣ2 およびＣ5 により
形成される等価な容量）を形成する。ＭＯＳコンデンサ
Ｃ2 またはＣ4 のいずれとも強くオンでない間は、ノー
ドＡおよびＣの間の電圧差、すなわち電圧（ＶA −
ＶC ）が小さいため（事実上、ＭＯＳコンデンサＣ3 お
よびＣ4 のいずれのしきい値電圧より小さくなるた
め）、全ポンプ動作の容量はかなり小さくなるときがあ
る。一旦この時期が過ぎるとノードＡおよびＣの間の電
圧差が、いずれのＭＯＳコンデンサＣ3 およびＣ4 のし
きい値電圧よりも大きいとき、ポンプは再度かなり強固
になるだろう。この非能率の窓はこれらのコンデンサの
しきい値電圧が小さくされると減じられる。このように
この実現化例においてバック・ツー・バックコンデンサ
Ｃ3 、Ｃ4 、Ｃ5 およびＣ6 が固有の装置であるように
選択される。
作するが、ポンプ動作のＭＯＳコンデンサ１２０が第１
段のＭＯＳコンデンサＣ1 の直列組合わせ、およびＭＯ
ＳコンデンサＣ3 およびＣ4 の並列組合わせに置換され
ている。同様に、ＭＯＳコンデンサＣ2 、Ｃ5 およびＣ
6 は第２段のＭＯＳコンデンサ１３０に置換されてい
る。ノードＣおよびＤの電圧が増加するにつれて、ＭＯ
ＳコンデンサＣ4 およびＣ6 はオフにされ、かつＭＯＳ
コンデンサＣ3 およびＣ5 はオンにされ、それゆえ高電
圧までポンプ動作するために必要な容量（いわゆる、Ｍ
ＯＳコンデンサＣ 1 およびＣ3 により形成される等価な
容量、ならびにＭＯＳコンデンサＣ2 およびＣ5 により
形成される等価な容量）を形成する。ＭＯＳコンデンサ
Ｃ2 またはＣ4 のいずれとも強くオンでない間は、ノー
ドＡおよびＣの間の電圧差、すなわち電圧（ＶA −
ＶC ）が小さいため（事実上、ＭＯＳコンデンサＣ3 お
よびＣ4 のいずれのしきい値電圧より小さくなるた
め）、全ポンプ動作の容量はかなり小さくなるときがあ
る。一旦この時期が過ぎるとノードＡおよびＣの間の電
圧差が、いずれのＭＯＳコンデンサＣ3 およびＣ4 のし
きい値電圧よりも大きいとき、ポンプは再度かなり強固
になるだろう。この非能率の窓はこれらのコンデンサの
しきい値電圧が小さくされると減じられる。このように
この実現化例においてバック・ツー・バックコンデンサ
Ｃ3 、Ｃ4 、Ｃ5 およびＣ6 が固有の装置であるように
選択される。
【００２９】一旦ノードＣにおける電圧がノードＡにお
ける電圧を越え（すなわち、ＶC ＞ＶA ）、かつＭＯＳ
コンデンサＣ3 がオン状態になり、かつポンプが最大値
電圧に接近するならノードＡにおける電圧はＶA ＝ＶC
｛Ｃ3 ／（Ｃ1 ＋Ｃ3 ）｝の表現により与えられ、その
ときクロック信号φはローであり、なぜなら電圧クラン
プＭ１はノードＡにおける電圧が、電圧（ＶC C −Ｖ
t i ）を超えることによりオンにされるからである。し
かしながら、漏洩電流はＭＯＳコンデンサＣ3 のソース
・ドレイン端子およびトランジスタＭ１のソース端子を
通じてノードＡにおける電荷損失を引き起こす。この電
荷損失は補給されず、なぜならばノードＡを予充電およ
び放電するためのダイオードがなければ、そこではポン
プ動作の作動が不可能であるからである。このように電
圧クランプＭ１は（ＶC C −Ｖt i ）に等しいノードＡ
における最小値電圧を保持するのに必要である。もしノ
ードＡがクランプされないなら、ノードＡにおける電圧
は接地まで低下するかもしれず、かつポンプ動作の作用
のため電圧増加がＭＯＳコンデンサＣ3 にかかるのがわ
かるだろうし、したがってコンデンサを積み上げること
の目的を無効にする。
ける電圧を越え（すなわち、ＶC ＞ＶA ）、かつＭＯＳ
コンデンサＣ3 がオン状態になり、かつポンプが最大値
電圧に接近するならノードＡにおける電圧はＶA ＝ＶC
｛Ｃ3 ／（Ｃ1 ＋Ｃ3 ）｝の表現により与えられ、その
ときクロック信号φはローであり、なぜなら電圧クラン
プＭ１はノードＡにおける電圧が、電圧（ＶC C −Ｖ
t i ）を超えることによりオンにされるからである。し
かしながら、漏洩電流はＭＯＳコンデンサＣ3 のソース
・ドレイン端子およびトランジスタＭ１のソース端子を
通じてノードＡにおける電荷損失を引き起こす。この電
荷損失は補給されず、なぜならばノードＡを予充電およ
び放電するためのダイオードがなければ、そこではポン
プ動作の作動が不可能であるからである。このように電
圧クランプＭ１は（ＶC C −Ｖt i ）に等しいノードＡ
における最小値電圧を保持するのに必要である。もしノ
ードＡがクランプされないなら、ノードＡにおける電圧
は接地まで低下するかもしれず、かつポンプ動作の作用
のため電圧増加がＭＯＳコンデンサＣ3 にかかるのがわ
かるだろうし、したがってコンデンサを積み上げること
の目的を無効にする。
【００３０】一実施例では、ＭＯＳコンデンサＣ1 、Ｃ
3 およびＣ4 に対する容量値は、６ｐＦの出力負荷ＣL
に対し、それぞれ１．４ｐＦ、１．４ｐＦおよび０．２
５ｐＦである。ＭＯＳコンデンサＣ4 の容量は小さくて
もよい、なぜならば典型的にそれはポンプ動作のスター
トアップ期間でのみ、オン状態になるからである。他の
ときには、ポンプ動作の過程の間促進される高電圧はＭ
ＯＳコンデンサＣ1 およびＣ3 に均等にかかるように分
配される。
3 およびＣ4 に対する容量値は、６ｐＦの出力負荷ＣL
に対し、それぞれ１．４ｐＦ、１．４ｐＦおよび０．２
５ｐＦである。ＭＯＳコンデンサＣ4 の容量は小さくて
もよい、なぜならば典型的にそれはポンプ動作のスター
トアップ期間でのみ、オン状態になるからである。他の
ときには、ポンプ動作の過程の間促進される高電圧はＭ
ＯＳコンデンサＣ1 およびＣ3 に均等にかかるように分
配される。
【００３１】バック・ツー・バックのＭＯＳコンデンサ
はＭＯＳＦＥＴから作られることが可能であるため、外
部のより高い電源入力を必要とせずより高い電源を供給
することができることで結果的に生じる価格節約は重要
である。ＭＯＳＦＥＴであって、かつ他の種類の装置で
ないものからより高い電源を提供することが可能である
ことは、また設計および製造工程の双方において容易性
をもたらす。
はＭＯＳＦＥＴから作られることが可能であるため、外
部のより高い電源入力を必要とせずより高い電源を供給
することができることで結果的に生じる価格節約は重要
である。ＭＯＳＦＥＴであって、かつ他の種類の装置で
ないものからより高い電源を提供することが可能である
ことは、また設計および製造工程の双方において容易性
をもたらす。
【００３２】上記の詳細な説明は単に例示することのみ
が意図され限定するものではない。当業者は上記の説明
および添付の図面を考慮して、この発明の範囲内におい
て修正および変更を示唆することができるだろう。
が意図され限定するものではない。当業者は上記の説明
および添付の図面を考慮して、この発明の範囲内におい
て修正および変更を示唆することができるだろう。
【図１】２つのＭＯＳコンデンサ１２０および１３０、
ならびにＭＯＳＦＥＴダイオード１１０および１４０を
用いる先行技術チャージポンプ回路を示す。
ならびにＭＯＳＦＥＴダイオード１１０および１４０を
用いる先行技術チャージポンプ回路を示す。
【図２】図１のチャージポンプ回路において用いられる
相補のクロック入力φおよびφ！を示す。
相補のクロック入力φおよびφ！を示す。
【図３】チャージポンプ回路の応用を示す。
【図４】第１の状態においてＭＯＳコンデンサＣ1 に接
続される、バック・ツー・バックＭＯＳコンデンサＣ3
およびＣ4 を用い、かつ第２の状態においてＭＯＳコン
デンサＣ2 に接続される、バック・ツー・バックＭＯＳ
コンデンサＣ5 およびＣ 6 を用いるこの発明に従った２
段のチャージポンプを示す。
続される、バック・ツー・バックＭＯＳコンデンサＣ3
およびＣ4 を用い、かつ第２の状態においてＭＯＳコン
デンサＣ2 に接続される、バック・ツー・バックＭＯＳ
コンデンサＣ5 およびＣ 6 を用いるこの発明に従った２
段のチャージポンプを示す。
Ａ ノード Ｂ ノード Ｃ ノード Ｄ ノード Ｃ1 ＭＯＳコンデンサ Ｃ2 ＭＯＳコンデンサ Ｃ3 バック・ツー・バックＭＯＳコンデンサ Ｃ4 バック・ツー・バックＭＯＳコンデンサ Ｃ5 バック・ツー・バックＭＯＳコンデンサ Ｃ6 バック・ツー・バックＭＯＳコンデンサ Ｍ１ 電圧クランプトランジスタ Ｍ２ 電圧クランプトランジスタ ３１０ トランジスタ ３５０ トランジスタ ３６０ トランジスタ
Claims (12)
- 【請求項１】 容量を与えるための第１のコンデンサ手
段を含み、前記第１のコンデンサ手段は第１のリードお
よび第２のリードを有し、かつ第１のコンデンサ手段は
第１のおよび第２の相互に排他的状態を有する型のもの
であり、前記コンデンサ手段の前記第１のリードにおけ
る電圧がしきい値電圧だけ前記コンデンサ手段の前記第
２のリードにおける電圧を超えるとき、前記コンデンサ
手段は第１の状態にあり、かつさもなくば前記コンデン
サ手段は第２の状態にあり、さらに容量を与えるための
第２のコンデンサ手段を含み、前記第２のコンデンサ手
段もまた第１のリードおよび第２のリードを有し、かつ
前記第１のコンデンサ手段におけるように第１のおよび
第２の状態を有し、前記第１のコンデンサの前記第１の
リードに接続された前記第２のコンデンサ手段の前記第
２のリードが共通入力リードを形成し、前記第１のコン
デンサ手段の前記第２のリードおよび前記第２のコンデ
ンサ手段の前記第１のリードが共通出力リードを形成
し、さらに入力リードおよび出力リードを有するチャー
ジポンプ動作の手段を含み、前記出力リードにおける電
圧は前記入力リードに受けられた信号に応答して増加
し、前記チャージポンプ動作の手段の前記出力リードは
前記第１のおよび第２のコンデンサ手段の前記共通入力
リードに接続され、さらに一方方向に電圧を電導するた
めのダイオード手段を含み、前記ダイオード手段は第１
のリードおよび第２のリードを有し、前記ダイオードの
前記第１のリードは前記第１のおよび第２のコンデンサ
手段の前記共通出力リードに接続され、かつ前記ダイオ
ード手段の前記第２のリードは、前記ダイオードの前記
第１のリードにおける電圧が前記ダイオードの前記第２
のリードにおける電圧を越えるとき、電流が前記ダイオ
ード手段の前記第１のリードから前記ダイオード手段の
前記第２のリードまで流れるように前記チャージポンプ
装置に対して出力リードを形成し、さらに前記チャージ
ポンプ動作の手段の前記出力リードに接続され、前記充
電手段の前記出力リードにおける電圧が予め決定づけら
れた電圧以下に降下しないことを確実にするための電圧
クランプ手段を含むチャージポンプ装置。 - 【請求項２】 前記チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ゲート端子は前記チャージポンプ
動作の手段の前記出力リードであり、前記ソース端子お
よびドレイン端子は前記チャージポンプ動作の手段の前
記入力リードを形成するためにともに接続される、請求
項１に記載のチャージポンプ装置。 - 【請求項３】 前記電圧クランプ手段はゲート端子、ソ
ース端子およびドレイン端子を有するトランジスタを含
み、前記ドレイン端子は電源および前記ゲート端子に接
続可能であり、前記ソース端子は前記チャージポンプ動
作の手段の前記出力リードに接続される、請求項１に記
載のチャージポンプ装置。 - 【請求項４】 各前記第１のおよび第２のコンデンサ手
段はゲート端子、ソース端子およびドレイン端子を有す
るＭＯＳＦＥＴトランジスタを含み、前記ゲート端子は
前記コンデンサ手段の前記第１のリードを形成し、かつ
前記ソース端子およびドレイン端子は前記コンデンサ手
段の前記第２のリードを形成するためともに接続され
る、請求項１に記載のチャージポンプ装置。 - 【請求項５】 前記ダイオード手段はゲート端子、ソー
ス端子およびドレイン端子を有するトランジスタを含
み、前記トランジスタの前記ドレイン端子は前記トラン
ジスタの前記ゲート端子に接続される、請求項１に記載
のチャージポンプ装置。 - 【請求項６】 前記チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ＭＯＳコンデンサの前記ゲート端
子は前記チャージポンプ動作の手段の前記出力リードで
あり、かつ前記ＭＯＳコンデンサの前記ソース端子およ
びドレイン端子は前記チャージポンプ動作の手段の前記
入力リードを形成するためともに接続され、さらに前記
電圧クランプ手段はゲート端子、ソース端子およびドレ
イン端子を有するトランジスタを含み、前記トランジス
タの前記ドレイン端子は電源端子および前記トランジス
タの前記ゲート端子に接続可能であり、前記トランジス
タの前記ソース端子は前記チャージポンプ動作の手段の
前記出力リードに接続され、前記電源は前記ＭＯＳコン
デンサのしきい値電圧および前記トランジスタのしきい
値電圧の合計より高いまたは等しい電圧を有することの
みを必要とする、請求項１に記載のチャージポンプ装
置。 - 【請求項７】 複数個のチャージポンプ要素を含むチャ
ージポンプ装置であって、各チャージポンプ要素は入力
リードおよび出力リードを有し、前記チャージポンプ装
置は前記複数個のチャージポンプ要素をカスケードにす
ることにより形成され、かつ各チャージポンプ要素は、 容量を与えるための第１のコンデンサ手段を含み、前記
第１の容量手段は第１のリードおよび第２のリードを有
し、かつ前記コンデンサ手段の前記第１のリードにおけ
る電圧が前記コンデンサ手段の前記第２のリードにおけ
る電圧をしきい値電圧だけ越えるとき、前記コンデンサ
手段は第１の状態にあり、かつさもなくば前記コンデン
サ手段は第２の状態にあり、前記第１のコンデンサ手段
は第１のおよび第２の相互排他的な状態を有する型のも
のであり、さらに容量を与えるための第２のコンデンサ
手段を有し、第２のコンデンサ手段もまた第１のリード
および第２のリード、ならびに前記第１のコンデンサ手
段におけるのと同様に第１の状態および第２の状態を有
し、前記第２のコンデンサ手段の前記第２のリードは共
通入力リードを形成する前記第１のコンデンサ手段の前
記第１のリードに接続され、前記第１のコンデンサ手段
の前記第２のリードおよび前記第２のコンデンサ手段の
前記第１のリードは共通出力リードを形成し、さらに入
力リードおよび出力リードを有するチャージポンプ動作
の手段を含み、前記出力リードにおける電圧は前記入力
リードにおいて受けられる信号に応答して増加し、前記
チャージポンプ動作の手段の前記出力リードは前記第１
のおよび第２のコンデンサ手段の前記共通入力リードに
接続され、さらに電荷のための通路を一方方向に電圧を
伝導するためのダイオード手段を含み、前記ダイオード
手段は第１のリードおよび第２のリードを有し、前記ダ
イオードの前記第１のリードは前記チャージポンプ要素
の入力リードを形成し、前記ダイオードの前記第１のリ
ードもまた前記第１のおよび第２のコンデンサ手段の前
記共通出力リードに接続され、かつ前記ダイオードの前
記第１のリードにおける電圧が前記ダイオードの前記第
２のリードにおける電圧を越えるとき、電流が前記ダイ
オード手段の前記第１のリードから前記ダイオード手段
の前記第２のリードまで流れるように、前記ダイオード
手段の前記第２のリードは前記チャージポンプ要素のた
めの出力リードを形成し、さらに前記チャージポンプ動
作の手段の前記出力リードに接続され、前記電荷手段の
前記電圧出力リードが予め決定づけられた電圧以下に低
下しないことを確実にするための電圧クランプ手段を含
む、チャージポンプ装置。 - 【請求項８】 各前記チャージポンプ動作の手段はゲー
ト端子、ソース端子およびドレイン端子を有するＭＯＳ
コンデンサを含み、前記ゲート端子は前記チャージポン
プ動作の手段の前記出力リードであり、かつ前記ソース
端子およびドレイン端子は前記チャージポンプ動作の手
段の前記入力リードを形成するためともに接続される、
請求項７に記載のチャージポンプ装置。 - 【請求項９】 各前記電圧クランプ手段はゲート端子、
ソース端子およびドレイン端子を有するトランジスタを
含み、前記ドレイン端子は電源および前記ゲート端子に
接続可能であり、前記ソース端子は前記チャージポンプ
動作の手段の前記出力リードに接続される、請求項７に
記載のチャージポンプ装置。 - 【請求項１０】 各前記ダイオードはゲート端子、ソー
ス端子およびドレイン端子を有するトランジスタを含
み、前記ドレイン端子は前記ダイオード手段の前記第１
のリードであり、前記ソース端子は前記ダイオード手段
の前記第２のリードである、請求項７に記載のチャージ
ポンプ装置。 - 【請求項１１】 各前記第１のおよび第２のコンデンサ
はゲート端子、ソース端子およびドレイン端子を有する
ＭＯＳＦＥＴトランジスタを含み、前記ゲート端子は前
記コンデンサ手段の前記第１のリードを形成し、かつ前
記ソース端子およびドレイン端子は前記コンデンサ手段
の前記第２のリードを形成するためともに接続される、
請求項７に記載のチャージポンプ装置。 - 【請求項１２】 各チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ＭＯＳコンデンサの前記ゲート端
子は前記チャージポンプ動作の手段の前記出力リードで
あり、かつ前記ＭＯＳコンデンサの前記ソース端子およ
びドレイン端子は前記チャージポンプ動作の手段の前記
入力リードを形成するためともに接続され、さらに各電
圧クランプ手段はゲート端子、ソース端子およびドレイ
ン端子を有するトランジスタを含み、前記トランジスタ
の前記ドレイン端子は電源および前記トランジスタの前
記ゲート端子に接続可能であり、前記トランジスタの前
記ソース端子は前記チャージポンプ動作の手段の前記出
力リードに接続され、前記電源は前記ＭＯＳコンデンサ
のしきい値電圧および前記トランジスタのしきい値電圧
の合計より高い、または等しい電圧を有することのみを
必要とする、請求項７に記載のチャージポンプ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US505292 | 1990-04-05 | ||
| US07/505,292 US5008799A (en) | 1990-04-05 | 1990-04-05 | Back-to-back capacitor charge pumps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591721A true JPH0591721A (ja) | 1993-04-09 |
| JP3183672B2 JP3183672B2 (ja) | 2001-07-09 |
Family
ID=24009729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141891A Expired - Fee Related JP3183672B2 (ja) | 1990-04-05 | 1991-04-04 | チャージポンプ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5008799A (ja) |
| EP (1) | EP0450796B1 (ja) |
| JP (1) | JP3183672B2 (ja) |
| AT (1) | ATE125079T1 (ja) |
| DE (1) | DE69111113T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222455A (ja) * | 1990-12-20 | 1992-08-12 | Nec Corp | インタフェース回路 |
| US5216588A (en) * | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
| US5280420A (en) * | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
| US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| JP2806717B2 (ja) * | 1992-10-28 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | チャージポンプ回路 |
| US5386151A (en) * | 1993-08-11 | 1995-01-31 | Advanced Micro Devices, Inc. | Low voltage charge pumps using p-well driven MOS capacitors |
| US6125047A (en) * | 1993-12-14 | 2000-09-26 | Seagate Technology, Inc. | Regulated inverting power supply |
| JP2679617B2 (ja) * | 1994-04-18 | 1997-11-19 | 日本電気株式会社 | チャージポンプ回路 |
| US5493543A (en) * | 1994-11-07 | 1996-02-20 | Timex Corporation | Capacitive charge pump driver circuit for piezoelectric alarm |
| US6028473A (en) * | 1995-03-09 | 2000-02-22 | Macronix International Co., Ltd. | Series capacitor charge pump with dynamic biasing |
| US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
| US5801411A (en) * | 1996-01-11 | 1998-09-01 | Dallas Semiconductor Corp. | Integrated capacitor with reduced voltage/temperature drift |
| US5801934A (en) * | 1996-12-12 | 1998-09-01 | Cypress Semiconductor Corp. | Charge pump with reduced power consumption |
| JP3592028B2 (ja) * | 1997-04-03 | 2004-11-24 | 富士通株式会社 | 昇圧回路および半導体集積回路 |
| US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
| US6072358A (en) * | 1998-01-16 | 2000-06-06 | Altera Corporation | High voltage pump circuit with reduced oxide stress |
| US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| KR100275743B1 (ko) * | 1998-09-08 | 2001-01-15 | 윤종용 | 승압회로 및 그의 승압방법 |
| US6021056A (en) * | 1998-12-14 | 2000-02-01 | The Whitaker Corporation | Inverting charge pump |
| US6297974B1 (en) | 1999-09-27 | 2001-10-02 | Intel Corporation | Method and apparatus for reducing stress across capacitors used in integrated circuits |
| KR100377698B1 (ko) * | 1999-12-08 | 2003-03-29 | 산요 덴키 가부시키가이샤 | 차지펌프 회로 |
| US6337595B1 (en) * | 2000-07-28 | 2002-01-08 | International Business Machines Corporation | Low-power DC voltage generator system |
| US6570434B1 (en) * | 2000-09-15 | 2003-05-27 | Infineon Technologies Ag | Method to improve charge pump reliability, efficiency and size |
| US6778347B2 (en) | 2000-11-20 | 2004-08-17 | Seagate Technology Llc | Load balancing circuit for a dual polarity power supply with single polarity voltage regulation |
| JP2003033007A (ja) * | 2001-07-09 | 2003-01-31 | Sanyo Electric Co Ltd | チャージポンプ回路の制御方法 |
| US6922096B2 (en) * | 2003-08-07 | 2005-07-26 | Sandisk Corporation | Area efficient charge pump |
| US7190210B2 (en) * | 2004-03-25 | 2007-03-13 | Integral Wave Technologies, Inc. | Switched-capacitor power supply system and method |
| US7239194B2 (en) * | 2004-03-25 | 2007-07-03 | Integral Wave Technologies, Inc. | Trench capacitor power supply system and method |
| JP2006005089A (ja) * | 2004-06-16 | 2006-01-05 | Fujitsu Ltd | 半導体装置 |
| JP2006041175A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 半導体集積回路装置 |
| KR20060111265A (ko) * | 2005-04-22 | 2006-10-26 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 |
| US7629831B1 (en) * | 2006-10-11 | 2009-12-08 | Altera Corporation | Booster circuit with capacitor protection circuitry |
| US7889523B2 (en) * | 2007-10-10 | 2011-02-15 | Freescale Semiconductor, Inc. | Variable load, variable output charge-based voltage multipliers |
| US7969235B2 (en) * | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| US20110133820A1 (en) * | 2009-12-09 | 2011-06-09 | Feng Pan | Multi-Stage Charge Pump with Variable Number of Boosting Stages |
| US20110148509A1 (en) * | 2009-12-17 | 2011-06-23 | Feng Pan | Techniques to Reduce Charge Pump Overshoot |
| US11437406B2 (en) | 2019-12-20 | 2022-09-06 | Globalfoundries Singapore Pte. Ltd. | Semiconductor device having a capacitive structure and method of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942047A (en) * | 1974-06-03 | 1976-03-02 | Motorola, Inc. | MOS DC Voltage booster circuit |
| US4559548A (en) * | 1981-04-07 | 1985-12-17 | Tokyo Shibaura Denki Kabushiki Kaisha | CMOS Charge pump free of parasitic injection |
| US4636930A (en) * | 1985-10-01 | 1987-01-13 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
| US4710647A (en) * | 1986-02-18 | 1987-12-01 | Intel Corporation | Substrate bias generator including multivibrator having frequency independent of supply voltage |
| US4752699A (en) * | 1986-12-19 | 1988-06-21 | International Business Machines Corp. | On chip multiple voltage generation using a charge pump and plural feedback sense circuits |
| US4812961A (en) * | 1987-05-15 | 1989-03-14 | Linear Technology, Inc. | Charge pump circuitry having low saturation voltage and current-limited switch |
| JPS6445157A (en) * | 1987-08-13 | 1989-02-17 | Toshiba Corp | Semiconductor integrated circuit |
| US4807104A (en) * | 1988-04-15 | 1989-02-21 | Motorola, Inc. | Voltage multiplying and inverting charge pump |
| US4888677A (en) * | 1989-01-27 | 1989-12-19 | Teledyne Industries, Inc. | Three reservoir capacitor |
-
1990
- 1990-04-05 US US07/505,292 patent/US5008799A/en not_active Expired - Lifetime
-
1991
- 1991-03-20 EP EP91302388A patent/EP0450796B1/en not_active Expired - Lifetime
- 1991-03-20 AT AT91302388T patent/ATE125079T1/de not_active IP Right Cessation
- 1991-03-20 DE DE69111113T patent/DE69111113T2/de not_active Expired - Fee Related
- 1991-04-04 JP JP7141891A patent/JP3183672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ATE125079T1 (de) | 1995-07-15 |
| DE69111113D1 (de) | 1995-08-17 |
| DE69111113T2 (de) | 1996-02-22 |
| EP0450796A3 (en) | 1992-04-29 |
| EP0450796B1 (en) | 1995-07-12 |
| JP3183672B2 (ja) | 2001-07-09 |
| US5008799A (en) | 1991-04-16 |
| EP0450796A2 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0591721A (ja) | チヤージポンプ装置 | |
| US5059815A (en) | High voltage charge pumps with series capacitors | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| CN1674444B (zh) | 电荷泵电路 | |
| US7990667B2 (en) | Semiconductor device including esd protection field effect transistor with adjustable back gate potential | |
| US7046076B2 (en) | High efficiency, low cost, charge pump circuit | |
| US4922402A (en) | CMOS voltage multiplier | |
| US8547168B2 (en) | High current drive switched capacitor charge pump | |
| US6424203B1 (en) | Power supply circuit and method | |
| US5347171A (en) | Efficient negative charge pump | |
| US7453312B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
| JPH04364776A (ja) | 集積回路 | |
| US5493486A (en) | High efficiency compact low power voltage doubler circuit | |
| US10476383B2 (en) | Negative charge pump circuit | |
| US4910471A (en) | CMOS ring oscillator having frequency independent of supply voltage | |
| US5386151A (en) | Low voltage charge pumps using p-well driven MOS capacitors | |
| US6166585A (en) | Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region | |
| CN110199238A (zh) | 输出电路和用于提供输出电流的方法 | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| EP0589123B1 (en) | A driver circuit for an electronic switch | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| KR20010078777A (ko) | 전하 펌프 장치 | |
| JPS6144414B2 (ja) | ||
| US7157961B2 (en) | MOS charge pump | |
| KR950001086B1 (ko) | Cmos 파워-온 검출 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |