JPH0591749A - Inverter - Google Patents
InverterInfo
- Publication number
- JPH0591749A JPH0591749A JP3243521A JP24352191A JPH0591749A JP H0591749 A JPH0591749 A JP H0591749A JP 3243521 A JP3243521 A JP 3243521A JP 24352191 A JP24352191 A JP 24352191A JP H0591749 A JPH0591749 A JP H0591749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main switching
- switching element
- oscillating
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 33
- 238000011084 recovery Methods 0.000 abstract description 6
- 238000004804 winding Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 2
- 125000002346 iodo group Chemical group I* 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、放電灯点灯装置等に
用いられる、いわゆる自励他制方式のインバータ装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called self-excited control system inverter device used in a discharge lamp lighting device or the like.
【0002】[0002]
【従来の技術】従来のこの種のインバータ装置の一例を
図7に示し、以下その構成および動作を説明する(特願
平1−182850号参照)。このインバータ装置は、
図7に示すように、直流電源E1 (交流電源を直流電圧
に変換したものでもよい)に、電源スイッチSWを介し
て各々トランジスタからなる主スイッチング素子Q1 ,
Q2 の直列回路を接続し、各主スイッチング素子Q1 ,
Q2 に各々ダイオードD1 ,D2 を逆並列接続してなる
ハーフブリッジ構成であり、インダクタL1 とコンデン
サC1 よりなるLC共振回路と放電ランプ等の負荷LD
からなる振動回路VBをもち、主スイッチング素子Q1
に振動回路VBを並列接続しており、また主スイッチン
グ素子Q2 を起動させるための起動回路STも備えてい
る。起動回路STは、抵抗R8,コンデンサC4 ,ダイ
オードD4 および電圧応答スイッチング素子Q5 からな
る。なお、後述する図4,図6の実施例回路では、起動
回路の図示は省略している。2. Description of the Related Art An example of a conventional inverter device of this type is shown in FIG. 7, and its configuration and operation will be described below (see Japanese Patent Application No. 1-182850). This inverter device
As shown in FIG. 7, a DC power supply E 1 (which may be an AC power supply converted into a DC voltage) may be connected to a main switching element Q 1 composed of transistors via a power switch SW.
By connecting a series circuit of Q 2 , each main switching element Q 1 ,
It has a half-bridge structure in which diodes D 1 and D 2 are connected in parallel to Q 2 , respectively, and an LC resonance circuit including an inductor L 1 and a capacitor C 1 and a load LD such as a discharge lamp.
Of the main switching element Q 1
Further, a vibration circuit VB is connected in parallel with the vibration circuit VB, and a starting circuit ST for starting the main switching element Q 2 is also provided. The starting circuit ST comprises a resistor R 8 , a capacitor C 4 , a diode D 4 and a voltage response switching element Q 5 . It should be noted that the starter circuit is not shown in the example circuits of FIGS. 4 and 6 described later.
【0003】インダクタL1 は一次巻線n1 と二次巻線
n2 ,n3 とから構成される。一次巻線n1 は振動回路
VBを構成し、二次巻線n2 の一端は抵抗R1 により主
スイッチング素子Q1 のベース端子に接続され、もう一
方は主スイッチング素子Q1 のエミッタ端子に接続され
ている。すなわち、二次巻線n2 は、インダクタL1 に
流れる振動電流を主スイッチング素子Q1 のベース端子
に帰還するよう動作し、主スイッチング素子Q2 のオフ
後に主スイッチング素子Q1 をオン駆動する。一方、二
次巻線n3 は、整流用のダイオードD3 を通して駆動回
路DR1 に接続され、振動回路VBの一部出力信号を駆
動回路DR1 に帰還するよう動作し、主スイッチング素
子Q2 の駆動を主スイッチング素子Q1 がオフとなるま
で停止させる。The inductor L 1 is composed of a primary winding n 1 and secondary windings n 2 and n 3 . The primary winding n 1 constitutes a vibration circuit VB, one end of the secondary winding n 2 is connected to the base terminal of the main switching element Q 1 by the resistor R 1, and the other end is connected to the emitter terminal of the main switching element Q 1. It is connected. That is, the secondary winding n 2 is operative to return the oscillating current flowing through the inductor L 1 to the base terminal of the main switching element Q 1, turns on driving the main switching element Q 1 after the main switching element Q 2 Off .. On the other hand, the secondary winding n 3 is connected to the drive circuit DR 1 through the rectifying diode D 3 , operates so as to feed back a part of the output signal of the vibration circuit VB to the drive circuit DR 1 , and the main switching element Q 2 Drive is stopped until the main switching element Q 1 is turned off.
【0004】発振回路OSは標準的な2個のC−MOS
ゲートIC1 ,IC2 (4069,4049等)とコン
デンサC2 および抵抗R4 ,R5 とで構成される無安定
マルチバイブレータからなり、一定周期のパルス信号を
発生する。この発振回路OSの発振周期Tは次式で決定
され、発振出力のデューティは50%である。 T≒2.2C2 ×R5 ここで、発振回路OSの発振周期Tは振動回路VBの固
有振動周期より短く設定されている。The oscillator circuit OS has two standard C-MOSs.
It is composed of an astable multivibrator composed of gates IC 1 and IC 2 (4069, 4049, etc.), a capacitor C 2 and resistors R 4 and R 5, and generates a pulse signal of a constant cycle. The oscillation cycle T of the oscillation circuit OS is determined by the following equation, and the duty of the oscillation output is 50%. T≈2.2C 2 × R 5 Here, the oscillation period T of the oscillation circuit OS is set shorter than the natural oscillation period of the oscillation circuit VB.
【0005】駆動回路DR1 は、発振回路OSから出力
されるパルス信号に応答して主スイッチング素子Q2 を
オン駆動するものであり、直列接続した2個のトランジ
スタQ3 ,Q4 と抵抗R2 ,R3 ,R7 とで構成されて
いる。駆動回路DR1 および発振回路OSの電源は直流
電源E1 を抵抗R6 およびコンデンサC3 で分割するこ
とによって得ている(直流電源E2 )。コンデンサC 3
は平滑用である。Drive circuit DR1Is output from the oscillator circuit OS
The main switching element Q in response to the pulse signal2To
Two transistors connected in series that are driven on.
Star Q3, QFourAnd resistance R2, R3, R7Composed of and
There is. Drive circuit DR1And the power supply of the oscillation circuit OS is direct current
Power E1Resistance R6And capacitor C3Can be split with
Obtained by (DC power supply E2). Capacitor C 3
Is for smoothing.
【0006】図8に図7のインバータ装置の各部のタイ
ムチャートを示す。同図(a)は振動回路VBに流れる
振動電流I1 の波形を示し、図中のIQ1,IQ2,ID1,
ID2はそれぞれトランジスタQ1 ,Q2 を流れるコレク
タ電流およびダイオードを流れる電流を示している。同
図(b)は発振回路OSの出力端子aの電圧波形を示
し、期間t11は“High”レベル(直流電源E2のレベ
ル)で、期間t12は“Low”レベル(グラウンドレベ
ル)となっている。同図(c)はインダクタL1 の二次
巻線n2 の誘起電圧Vn2を示し、同図(d)はインダク
タL1 の二次巻線n3 の誘起電圧Vn3を示している。同
図(e)はダイオードD3 の出力電圧、つまり主スイッ
チング素子Q2 のベース電圧VBE2 を示している。FIG. 8 shows a time chart of each part of the inverter device shown in FIG. FIG. 3A shows the waveform of the oscillating current I 1 flowing in the oscillating circuit VB, and I Q1 , I Q2 , I D1 ,
I D2 represents the collector current flowing through the transistors Q 1 and Q 2 and the current flowing through the diode, respectively. FIG. 11B shows a voltage waveform of the output terminal a of the oscillation circuit OS. The period t 11 is “High” level (level of the DC power supply E 2 ) and the period t 12 is “Low” level (ground level). Is becoming FIG (c) shows the induced voltage V n2 of the secondary winding n 2 of the inductor L 1, FIG. (D) shows the induced voltage V n3 of the secondary winding n 3 of the inductor L 1. FIG. 6E shows the output voltage of the diode D 3 , that is, the base voltage V BE2 of the main switching element Q 2 .
【0007】つぎに、図8を参照しながら動作を説明す
る。電源スイッチSWの投入により、まず起動回路ST
が動作して主スイッチング素子Q2 がオンとなる。起動
回路STは、従来よくある周知の回路であるので、動作
説明は省略する。主スイッチング素子Q2 がオンとなる
と、直流電源E1 →電源スイッチSW→コンデンサC 0
→振動回路VB→主スイッチング素子Q2 →直流電源E
1 の経路で電流が流れ、インダクタL1 の二次巻線n3
に電圧が図7に矢印で示す向きに誘起される。このとき
同時に、発振回路OSも電源電圧が直流電源E2 より供
給されているので動作を開始しており、トランジスタQ
3 がオンとなって、二次巻線n3 よりダイオードD3 ,
抵抗R7 ,トランジスタQ3 および抵抗R2 を介して主
スイッチング素子Q2 にベース電流が供給されて、イン
バータ装置の発振動作が開始される。このときのインダ
クタL1 の二次巻線n2 は、主スイッチング素子Q1 の
ベース・エミッタ間に逆バイアスの電圧を印加するよう
な極性に巻かれており、主スイッチング素子Q1 はオフ
状態を維持する。Next, the operation will be described with reference to FIG.
It When the power switch SW is turned on, first the start circuit ST
Operates and the main switching element Q2Turns on. Start-up
Since the circuit ST is a well-known circuit that is often used in the past,
The description is omitted. Main switching element Q2Is turned on
And DC power supply E1→ Power switch SW → Capacitor C 0
→ Vibration circuit VB → Main switching element Q2→ DC power supply E
1Current flows through the path of the inductor L1Secondary winding n3
A voltage is induced in the direction indicated by the arrow in FIG. At this time
At the same time, the power supply voltage of the oscillator circuit OS is DC power supply E.2More companion
Since it has been supplied, the operation has started and the transistor Q
3Turns on and the secondary winding n3More diode D3,
Resistance R7, Transistor Q3And resistance R2Through the
Switching element Q2The base current is supplied to the
The oscillation operation of the barter device is started. Inda at this time
Kuta L1Secondary winding n2Is the main switching element Q1of
Apply reverse bias voltage between base and emitter
The main switching element Q is wound with various polarities.1Is off
Stay in the state.
【0008】やがて、発振回路OSの出力端子aは、期
間t11の経過後“High”レベル→“Low ”レベルに変化
し、トランジスタQ3 がオフ、トランジスタQ4 がオン
となって、主スイッチング素子Q2 のベース・エミッタ
間を短絡するので、主スイッチング素子Q2 がオフとな
る。このとき、インダクタL1 に流れる振動電流I1 は
同一方向に流れようとするので、ダイオードD1 がオン
となり、電流ID1が流れる。一方、主スイッチング素子
Q2 がオフとなった時、主スイッチング素子Q 2 のコレ
クタ電流が減少することにより、インダクタL1 の残留
インダクタンスが逆の誘起電圧を発生するので、インダ
クタL1 の二次巻線n2 の誘起電圧の極性は反転し、主
スイッチング素子Q1を順バイアスする。この結果、電
流ID1が零になると、つぎはコンデンサC0 を電源とし
て主スイッチング素子Q1 にコレクタ電流IQ1が流れ
る。この時、インダクタL1 のコアは飽和磁束に向かっ
て直線的に磁化される。やがて、コアが飽和磁束に達す
ると、インダクタL1 のインダクタンス値は急激に零の
方向に向かい、その結果、主スイッチング素子Q1 のコ
レクタ電流IQ1の時間変化は無限大になる。すなわち、
コレクタ電流IQ1がベース電流Ib1のhfe倍(IQ1=I
b1×hfe)に達すると主スイッチング素子Q1 は不飽和
になり、インダクタL1 の各巻線n1 〜n3 の誘起電圧
は減少するから、供給しているベース電流も減少して主
スイッチング素子Q1 がオフとなる。Eventually, the output terminal a of the oscillator circuit OS is
Interval t11Changes from "High" level to "Low" level after
And transistor Q3Off, transistor QFourIs on
And the main switching element Q2Base emitter
The main switching element Q2Is off
It At this time, inductor L1Oscillating current I1Is
Since it tries to flow in the same direction, diode D1Is on
And the current ID1Flows. On the other hand, the main switching element
Q2When the switch is turned off, the main switching element Q 2This
Inductor L due to the reduced inductor current1Residual
Since the inductance produces the opposite induced voltage,
Kuta L1Secondary winding n2The polarity of the induced voltage of
Switching element Q1Forward bias. As a result,
Flow ID1Becomes zero, the capacitor C0Power source
Main switching element Q1Collector current IQ1Flows
It At this time, inductor L1Core goes to saturation flux
And is linearly magnetized. Eventually, the core reaches saturation flux
Then inductor L1The inductance value of
Direction, and as a result, the main switching element Q1The
Rector current IQ1The change over time becomes infinite. That is,
Collector current IQ1Is the base current Ib1HfeDouble (IQ1= I
b1× hfe), The main switching element Q1Is unsaturated
And inductor L1Each winding n1~ N3Induced voltage
Is reduced, the base current being supplied is also reduced.
Switching element Q1Turns off.
【0009】この従来例においては、主スイッチング素
子Q2 の駆動回路DR1 にインダクタL1 の二次巻線n
3 より共振信号を帰還しているので、主スイッチング素
子Q 1 がオフとなった後、駆動回路DR1 に二次巻線n
3 の電圧が印加される。この時、発振回路OSの出力は
すでに“Low ”レベルより“High”レベルに反転してい
るので、トランジスタQ3 がオン、トランジスタQ4 が
オフとなり、主スイッチング素子Q2 が順バイアスさ
れ、主スイッチング素子Q2 がオンとなる。したがっ
て、この従来例においては、主スイッチング素子Q1 が
確実にオフした後に、主スイッチング素子Q2 が発振回
路OSの出力によりオンとなるので、主スイッチング素
子Q1 ,Q2 が同時にオンすることがない。主スイッチ
ング素子Q1 がオフとなった後も、インダクタL1 に流
れる振動電流I1 は同一方向に流れようとするので、ダ
イオードD2 がオンとなり、電流ID2が振動回路VB→
コンデンサC0 →直流電源E1 のループで流れる。電流
ID2が零になった後は、直流電源E1 より、コンデンサ
C0 →振動回路VB→主スイッチング素子Q2 →直流電
源E1 のループでコレクタ電流IQ2が流れる。以下、上
述の動作によりインバータの発振動作が継続される。In this conventional example, the main switching element is
Child Q2Drive circuit DR1Inductor L1Secondary winding n
3Since the resonance signal is fed back more, the main switching element
Child Q 1Is turned off, then the drive circuit DR1Secondary winding n
3Is applied. At this time, the output of the oscillator circuit OS is
Already inverted from “Low” level to “High” level
Transistor Q3Is on, transistor QFourBut
It turns off and the main switching element Q2Is forward biased
Main switching element Q2Turns on. Because
In this conventional example, the main switching element Q1But
After surely turning off, the main switching element Q2Is the oscillation time
Since it is turned on by the output of the path OS, the main switching element
Child Q1, Q2Never turn on at the same time. Main switch
Element Q1After the inductor is turned off, the inductor L1Flow
Oscillating current I1Try to flow in the same direction,
Iodo D2Turns on and the current ID2Is the vibration circuit VB →
Capacitor C0→ DC power supply E1Flowing in a loop. Electric current
ID2After the power becomes zero, the DC power supply E1More capacitors
C0→ Vibration circuit VB → Main switching element Q2→ DC power
Source E1Collector current I in the loopQ2Flows. Below, above
The oscillating operation of the inverter is continued by the operation described above.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、上記の
ような従来例の場合、主スイッチング素子Q1 の特性の
ばらつき等により、主スイッチング素子Q1 が早めにオ
フとなり、電流ID2が零になった後にも、発振回路OS
の出力が“Low ”レベルのままで、“High”レベルに反
転していない場合がある。このような場合に短絡電流が
流れ、主スイッチング素子Q1 ,Q2 に対するストレス
が増大するという問題があった。この点を図9を参照し
ながら説明する。図9(a)は電流ID1,IQ1の波形を
示し、同図(b)は電流ID2,IQ2の波形を示し、同図
(c)は発振回路OSの出力端子aからの出力信号の波
形を示し、同図(d)はインダクタL1 の二次巻線n3
の誘起電圧Vn3の波形を示し、同図(e)はインダクタ
L1の二次巻線n2 の誘起電圧Vn2の波形を示し、同図
(f)は主スイッチング素子Q2 のベース電圧VBE2 を
示している。[SUMMARY OF THE INVENTION However, the conventional example described above, the variations in characteristics of the main switching element Q 1, turned off the main switching element Q 1 is early, the current I D2 becomes zero Oscillation circuit OS even after
There is a case that the output of is still "Low" level and not inverted to "High" level. In such a case, there is a problem that a short-circuit current flows and stress on the main switching elements Q 1 and Q 2 increases. This point will be described with reference to FIG. 9A shows the waveforms of the currents I D1 and I Q1 , FIG. 9B shows the waveforms of the currents I D2 and I Q2 , and FIG. 9C shows the output from the output terminal a of the oscillator circuit OS. The waveform of the signal is shown in FIG. 7D, which shows the secondary winding n 3 of the inductor L 1.
Shows the waveform of the induced voltage V n3 of the inductor L 1 , the waveform of the induced voltage V n2 of the secondary winding n 2 of the inductor L 1 is shown, and the waveform (f) of the same is the base voltage of the main switching element Q 2 . V BE2 is shown.
【0011】つまり、上記のように、パルス信号が“Hi
gh”レベルに反転する前に主スイッチング素子Q1 がオ
フとなる場合においては、発振回路OSの出力が“Low
”レベルである期間は、トランジスタQ3 がオフ、ト
ランジスタQ4 がオンとなり、主スイッチング素子Q2
がオフとなったままであるので、振動電流I1 は、本来
主スイッチング素子Q2 を通るべきところを、図9
(a)に示すように、ダイオードD1 →コンデンサC0
→振動回路VBのループで電流ID1として流れ、その後
発振回路OSの出力が“Low ”レベルより“High”レベ
ルに反転した時点AよりダイオードD1 の逆回復時間の
間(ダイオードD1 がオフするまで)、図9(a),
(b)に示すように、直流電源E1 →ダイオードD1 →
主スイッチング素子Q2 のループで短絡電流IX が流れ
る。これによって、主スイッチング素子Q 1 ,Q2 のス
トレスが増加するという問題があった。That is, as described above, the pulse signal is "Hi
Before switching to gh "level, main switching element Q1Is o
If the output is off, the output of the oscillation circuit OS is "Low".
The transistor Q3Is off
Langista QFourTurns on and the main switching element Q2
Remains off, the oscillating current I1Is originally
Main switching element Q2Figure 9 where you should pass
As shown in (a), the diode D1→ Capacitor C0
→ Current I in the loop of the vibration circuit VBD1Flow as and then
The output of the oscillator circuit OS is higher than “Low” level.
Diode D from time A1Of reverse recovery time
Between (diode D1Until it turns off), FIG. 9 (a),
As shown in (b), the DC power source E1→ Diode D1→
Main switching element Q2Short circuit current I in the loopXFlows
It As a result, the main switching element Q 1, Q2Su
There was a problem that tresses increased.
【0012】この発明の目的は、簡単な構成で一対の主
スイッチング素子の同時オンを防止するとともに、主ス
イッチング素子に逆並列接続したダイオードの逆回復電
流が主スイッチング素子を通して電源短絡電流として流
れるのを防止し、信頼性の高いインバータ装置を供給す
ることである。An object of the present invention is to prevent simultaneous turning-on of a pair of main switching elements with a simple structure, and to allow reverse recovery current of a diode connected in antiparallel to the main switching element to flow as a power supply short-circuit current through the main switching element. And to provide a highly reliable inverter device.
【0013】[0013]
【課題を解決するための手段】この発明のインバータ装
置は、一対の主スイッチング素子を直列接続状態で直流
電源の両端間に接続し、一対の主スイッチング素子に一
対のダイオードをそれぞれ逆並列接続している。一対の
主スイッチング素子の一方には、LC共振回路および負
荷よりなる振動回路を並列接続している。また、一定周
期のパルス信号を発生する発振回路を設け、このパルス
発振回路から発生するパルス信号に応答して一対の主ス
イッチング素子の他方をオン駆動する駆動回路を設け、
さらに第1ないし第3の帰還回路を設けている。In the inverter device of the present invention, a pair of main switching elements are connected in series between both ends of a DC power source, and a pair of diodes are respectively connected in antiparallel to the pair of main switching elements. ing. An oscillating circuit including an LC resonance circuit and a load is connected in parallel to one of the pair of main switching elements. Further, an oscillating circuit that generates a pulse signal of a constant cycle is provided, and a drive circuit that turns on the other of the pair of main switching elements in response to the pulse signal generated from the pulse oscillating circuit is provided
Further, first to third feedback circuits are provided.
【0014】第1の帰還回路は、振動回路に発生する振
動電流もしくは振動電圧を一対の主スイッチング素子の
一方に帰還することにより、一対の主スイッチング素子
の他方のオフ後に一対の主スイッチング素子の一方をオ
ン駆動する。第2の帰還回路は、振動回路に発生する振
動電流もしくは振動電圧を駆動回路に帰還することによ
り、一対の主スイッチング素子の他方の駆動を一対の主
スイッチング素子の一方がオフとなるまで停止させる。
第3の帰還回路は、振動回路に発生する振動電流もしく
は振動電圧を駆動回路に帰還することにより、少なくと
も一対の主スイッチング素子の一方のオフ後発振回路か
らパルス信号が発生するまでの期間一対の主スイッチン
グ素子の他方を強制的にオン駆動させる。The first feedback circuit feeds back the oscillating current or the oscillating voltage generated in the oscillating circuit to one of the pair of main switching elements, thereby turning off the other of the pair of main switching elements. One of them is turned on. The second feedback circuit feeds the oscillating current or the oscillating voltage generated in the oscillating circuit back to the drive circuit, thereby stopping the driving of the other of the pair of main switching elements until one of the pair of main switching elements is turned off. ..
The third feedback circuit feeds an oscillating current or an oscillating voltage generated in the oscillating circuit back to the drive circuit, thereby making a pair of periods during which a pulse signal is generated from the oscillating circuit after turning off at least one of the pair of main switching elements. The other main switching element is forcibly turned on.
【0015】[0015]
【作用】この発明の構成によれば、第3の帰還回路によ
り振動回路に発生する振動電流もしくは振動電圧を駆動
回路に帰還しているので、発振回路からパルス信号が発
生する前に一対の主スイッチング素子の一方がオフとな
った場合においても、少なくとも一対の主スイッチング
素子の一方のオフ後発振回路からパルス信号が発生する
までの期間一対の主スイッチング素子の他方を強制的に
オン駆動させることができる。この結果、一対の主スイ
ッチング素子の他方がオンとなる前に一対の主スイッチ
ング素子の一方に逆並列接続したダイオードに電流が流
れるのを防止することができ、ダイオードの逆回復電流
が一対の主スイッチング素子の他方がオンとなったとき
に電源短絡電流として流れるのを防止することができ
る。According to the structure of the present invention, the third feedback circuit feeds back the oscillating current or the oscillating voltage generated in the oscillating circuit to the drive circuit, so that a pair of main signals is generated before the pulse signal is generated from the oscillating circuit. Even when one of the switching elements is turned off, at least one of the pair of main switching elements is forcibly turned on for a period of time after one of the pair of main switching elements is turned off until a pulse signal is generated from the oscillation circuit. You can As a result, it is possible to prevent current from flowing in the diode connected in antiparallel to one of the pair of main switching elements before the other of the pair of main switching elements is turned on, and the reverse recovery current of the diode is It is possible to prevent the power supply short circuit current from flowing when the other of the switching elements is turned on.
【0016】[0016]
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。 〔第1の実施例〕図1にこの発明の第1の実施例のイン
バータ装置のブロック図を示す。図1において、直流電
源E1 の両端には、例えばバイポーラトランジスタから
なる主スイッチング素子Q1 ,Q2 が直列接続され、各
主スイッチング素子Q1 ,Q2 にはそれぞれ逆方向にダ
イオードD1 ,D2 が接続されている。この主スイッチ
ング素子Q1 ,Q2 の少なくとも一方に、この回路では
主スイッチング素子Q1 にインダクタおよびコンデンサ
よりなるLC共振回路KSと負荷LDよりなる振動回路
VBが接続されている。この振動回路VBに流れる振動
電流(振動電圧の場合もある)を第1の帰還回路FB1
により主スイッチング素子Q1 の制御端子であるベース
端子に帰還することにより、振動電流(もしくは振動電
圧)で決まる所定周期で主スイッチング素子Q1 をオン
オフ制御する。この場合、主スイッチング素子Q2 のオ
フ後に主スイッチング素子Q1 をオン駆動することにな
る。Embodiments of the present invention will now be described with reference to the drawings. [First Embodiment] FIG. 1 is a block diagram of an inverter device according to a first embodiment of the present invention. In FIG. 1, main switching elements Q 1 and Q 2 formed of, for example, bipolar transistors are connected in series at both ends of a DC power source E 1 , and diodes D 1 and Q 2 are connected in the reverse direction to the main switching elements Q 1 and Q 2 , respectively. D 2 is connected. At least one of the main switching elements Q 1 and Q 2 is connected to an LC resonance circuit KS including an inductor and a capacitor and a vibration circuit VB including a load LD in the main switching element Q 1 in this circuit. The oscillating current (which may be an oscillating voltage) flowing in the oscillating circuit VB is supplied to the first feedback circuit FB 1
By by feeding back to the base terminal is a control terminal of the main switching element Q 1, for turning on and off the main switching element Q 1 at a predetermined cycle determined by the oscillating current (or oscillating voltage). In this case, the main switching element Q 1 is turned on after the main switching element Q 2 is turned off.
【0017】一方、主スイッチング素子Q2 は、他から
のパルスを受けずにそれ自身で一定周期のパルス信号を
連続的に発生する発振回路OSと、この発振回路OSの
信号によって動作する駆動回路DR1 とによりオン駆動
される。上記駆動回路DR1 には、振動回路VBに発生
する振動電流(もしくは振動電圧)を駆動回路DR1 に
帰還することにより主スイッチング素子Q2 の駆動を主
スイッチング素子Q1 がオフとなるまで停止させる第2
の帰還回路FB2 を付設するとともに、振動回路VBに
発生する振動電流(もしくは振動電圧)を駆動回路DR
1 に帰還することにより主スイッチング素子Q1 のオフ
後発振回路OSからパルス信号が発生するまでの期間主
スイッチング素子Q2 を強制的にオン駆動させる第3の
帰還回路FB3 を付設している。なお、第2および第3
の帰還回路FB2 ,FB3 の出力信号は発振回路OSに
帰還することも可能である。On the other hand, the main switching element Q 2 has an oscillator circuit OS which continuously generates a pulse signal of a constant cycle by itself without receiving a pulse from another, and a drive circuit which operates by the signal of the oscillator circuit OS. It is driven on by DR 1 . The aforementioned drive circuits DR 1, stops driving of the main switching element Q 2 by feedback oscillating current generated in the oscillating circuit VB (or oscillating voltage) to the drive circuit DR 1 to the main switching element Q 1 is turned off Second
Feedback circuit FB 2 is attached, and the oscillating current (or oscillating voltage) generated in the oscillating circuit VB is supplied to the drive circuit DR.
A third feedback circuit FB 3 is provided for forcibly driving the main switching element Q 2 on by turning back the main switching element Q 1 until the pulse signal is generated from the oscillation circuit OS after the main switching element Q 1 is turned off. .. The second and third
The output signals of the feedback circuits FB 2 and FB 3 can also be fed back to the oscillation circuit OS.
【0018】このような構成にすると、第3の帰還回路
FB3 により振動回路VBに発生する振動電流(もしく
は振動電圧)を駆動回路DR1 に帰還しているので、発
振回路OSからパルス信号が発生する前に主スイッチン
グ素子Q1 がオフとなった場合においても、少なくとも
主スイッチング素子Q1 のオフ後発振回路OSからパル
ス信号が発生するまでの期間主スイッチング素子Q2 を
強制的にオン駆動させることができる。この結果、主ス
イッチング素子Q2 がオンとなる前に主スイッチング素
子Q1 に逆並列接続したダイオードD1 に電流が流れる
のを防止することができ、ダイオードD1 の逆回復電流
が主スイッチング素子Q2 がオンとなったときに電源短
絡電流として流れるのを防止することができる。With such a configuration, since the oscillating current (or oscillating voltage) generated in the oscillating circuit VB is fed back to the driving circuit DR 1 by the third feedback circuit FB 3 , a pulse signal is generated from the oscillating circuit OS. Even when the main switching element Q 1 is turned off before the generation, the main switching element Q 2 is forcibly turned on for at least the period after the main switching element Q 1 is turned off until the pulse signal is generated from the oscillation circuit OS. Can be made As a result, it is possible to prevent a current from flowing through the diode D 1 that is connected in antiparallel with the main switching element Q 1 before the main switching element Q 2 is turned on, and the reverse recovery current of the diode D 1 is the main switching element. When Q 2 is turned on, it can be prevented from flowing as a power supply short-circuit current.
【0019】以下、このインバータ装置を図2の具体的
な回路を参照しながら説明する。この実施例のインバー
タ回路は、図7の従来例のものに、帰還回路FB3 を追
加したもので、その他の構成は図7のものと同様であ
る。すなわち、帰還回路FB3 により駆動回路DR1 へ
の入力信号を制御することによって、発振回路OSから
パルス信号、つまり主スイッチング素子Q2 のオン信号
すなわち“High”レベル信号が出力される前に、主スイ
ッチング素子Q1 がオフとなる場合においても、主スイ
ッチング素子Q1 のオフ時点より発振回路OSからのパ
ルス信号が“High”レベルになるまでの期間、駆動回路
DR1 への入力信号を強制的に主スイッチング素子Q2
へのオン信号(すなわち、“High”レベル信号)として
いる。The inverter device will be described below with reference to the specific circuit shown in FIG. The inverter circuit of this embodiment is obtained by adding a feedback circuit FB 3 to the conventional example shown in FIG. 7, and other configurations are similar to those of FIG. 7. That is, by controlling the input signal to the drive circuit DR 1 by the feedback circuit FB 3, before the pulse signal, that is, the ON signal of the main switching element Q 2 , that is, the “High” level signal is output from the oscillation circuit OS, Even when the main switching element Q 1 is turned off, the input signal to the drive circuit DR 1 is forced during the period from when the main switching element Q 1 is turned off until the pulse signal from the oscillation circuit OS becomes “High” level. The main switching element Q 2
To the ON signal (that is, a “High” level signal).
【0020】帰還回路FB3 は、抵抗R8 ,ツェナーダ
イオードZD1 および標準的なC−MOSゲートからな
るアンド回路AN1 ,反転回路IN1 ,オア回路OR1
により構成される。抵抗R8 とツェナーダイオードZD
1 の直列回路がダイオードD 3 のカソードとグラウンド
ラインとの間に接続され、抵抗R8 とツェナーダイオー
ドZD1 の接続点の電圧がアンド回路AN1 の一方の入
力端子bに入力される。ツェナーダイオードZD1 はア
ンド回路AN1 の入力保護用のものである。アンド回路
AN1 の他方の入力端子cには、発振回路OSから出力
されるパルス信号を反転回路IN1 で反転した信号が入
力される。そして、アンド回路AN1 の出力端子dの信
号と発振回路OSの出力端子aの信号とがオア回路OR
1 に入力され、オア回路OR1 の出力端子eからの信号
が、従来例における発振回路OSの出力端子aの信号に
代えて、駆動回路DR1 に供給されている。Feedback circuit FB3Is the resistance R8, Zenada
Iodo ZD1And standard C-MOS gate
AND circuit AN1, Inversion circuit IN1, OR circuit OR1
It is composed of Resistance R8And Zener diode ZD
1Series circuit is diode D 3Cathode and ground
Connected between the line and the resistance R8And Zener Daio
De ZD1The voltage at the connection point is AND circuit AN1One of
It is input to the force terminal b. Zener diode ZD1A
AND circuit AN1For input protection. AND circuit
AN1Output from the oscillator circuit OS to the other input terminal c of
Inverting circuit for pulse signal1The signal inverted by
I will be forced. And AND circuit AN1Output terminal d signal
Signal and the signal at the output terminal a of the oscillator circuit OS are OR circuit OR
1Is input to the OR circuit OR1Signal from the output terminal e of
In the signal of the output terminal a of the oscillation circuit OS in the conventional example.
Instead, the drive circuit DR1Is being supplied to.
【0021】以上のような構成における各部のタイムチ
ャートを図3に示す。図3(a)は電流ID1および電流
IQ1の波形を示し、同図(b)は電流ID2および電流I
Q2の波形を示し、同図(c)は発振回路OSの出力端子
aの信号電圧波形を示し、同図(d)はダイオードD3
の出力電圧VD3の波形を示し、同図(e)はアンド回路
AN1 の一方の入力端子bの信号電圧波形を示し、同図
(f)は主スイッチング素子Q2 のベース電圧の波形を
示し、同図(g)はインダクタL1 の二次巻線n2 の誘
起電圧Vn2の波形を示し、同図(h)はインダクタL1
の二次巻線n3 の誘起電圧Vn3の波形を示し、同図
(i)はアンド回路AN1 の他方の入力端子cの信号電
圧波形を示し、同図(j)はアンド回路AN1の出力端
子dの信号電圧波形を示し、同図(k)はオア回路OR
1 の出力端子eの信号電圧波形を示している。FIG. 3 shows a time chart of each part in the above-mentioned configuration. FIG. 3A shows the waveforms of the current I D1 and the current I Q1 , and FIG. 3B shows the current I D2 and the current I Q1 .
The waveform of Q2 is shown, the figure (c) shows the signal voltage waveform of the output terminal a of the oscillation circuit OS, and the figure (d) shows the diode D 3
Shows the waveform of the output voltage V D3 of the AND circuit, (e) shows the signal voltage waveform of one input terminal b of the AND circuit AN 1 , and (f) shows the waveform of the base voltage of the main switching element Q 2. shown, FIG. (g) shows the waveform of the induced voltage V n2 of the secondary winding n 2 of the inductor L 1, and FIG. (h) inductor L 1
Indicates the secondary winding waveform of the induced voltage V n3 of n 3, FIG. (I) represents the other signal voltage waveform at the input terminal c of the AND circuit AN 1, FIG. (J) the AND circuit AN 1 The signal voltage waveform at the output terminal d of the OR circuit OR is shown in FIG.
The signal voltage waveform of the output terminal e of 1 is shown.
【0022】つぎに、図3を参照しながら、図2のイン
バータ装置の動作を説明する。電源スイッチSWの投入
により、まず起動回路STが動作し、以下主スイッチン
グ素子Q2 がオン、主スイッチング素子Q1 がオフとな
り、発振回路OSの出力端子aの出力電圧が“High”レ
ベルより“Low ”レベルに反転することにより、主スイ
ッチング素子Q2 がオフ、主スイッチング素子Q1 がオ
ンとなってインバータ装置の発振動作が継続するのは図
7で示した従来例と同様である。Next, the operation of the inverter device shown in FIG. 2 will be described with reference to FIG. When the power switch SW is turned on, the starting circuit ST first operates, and thereafter, the main switching element Q 2 is turned on, the main switching element Q 1 is turned off, and the output voltage of the output terminal a of the oscillation circuit OS is higher than the “High” level. The main switching element Q 2 is turned off and the main switching element Q 1 is turned on by inversion to the “Low” level, and the oscillation operation of the inverter device continues, as in the conventional example shown in FIG. 7.
【0023】そして、例えば、図3に示すように、主ス
イッチング素子Q1のオン期間が長くなり、発振回路O
Sの出力が“Low ”レベルより“High”レベルに反転し
た後に主スイッチング素子Q1 がオフするような期間T
1 の場合は、帰還回路FB3 の作用はなく、図3(k)
に示す駆動回路DR1 への入力信号(オア回路OR1 の
出力端子eの信号)は、同図(c)に示す発振回路OS
の出力信号と同じになり、従来例と同様に、主スイッチ
ング素子Q1 のオフ後、駆動回路DR1 に二次巻線n3
の電源電圧が印加されて、トランジスタQ3 がオン,ト
ランジスタQ4 がオフとなり、主スイッチング素子Q2
が順バイアスされ、主スイッチング素子Q2 はオンす
る。Then, for example, as shown in FIG. 3, the ON period of the main switching element Q 1 becomes long and the oscillation circuit O
A period T during which the main switching element Q 1 is turned off after the output of S is inverted from “Low” level to “High” level.
In the case of 1 , the feedback circuit FB 3 has no effect, and the feedback circuit FB 3 has no effect.
The input signal (the signal at the output terminal e of the OR circuit OR 1 ) to the drive circuit DR 1 shown in FIG.
Becomes the same as the output signal of, as in the conventional example, after the main switching element Q 1 off, the drive circuit DR 1 to the secondary winding n 3
Is applied, the transistor Q 3 is turned on, the transistor Q 4 is turned off, and the main switching element Q 2
Is forward biased, and the main switching element Q 2 is turned on.
【0024】そして時刻t1 で、発振回路OSの出力信
号が“High”レベルから“Low ”レベルに反転すると、
主スイッチング素子Q2 がオフとなり、ダイオードD1
が導通し、その後主スイッチング素子Q1 がオンとな
る。つぎに、時刻t1 から時刻t4 までの期間T2 のよ
うに、主スイッチング素子Q1 のオン時間が短くなり、
発振回路OSの出力が“Low ”レベルより“High”レベ
ルに反転する時刻t3 以前の時刻t2 に主スイッチング
素子Q1 がオフとなるような場合、すなわち、主スイッ
チング素子Q1 がオフした後、電流ID2が零になった後
にも、発振回路OSの出力端子aが“Low ”レベルであ
るような場合において、時刻t2 より時刻t3 の間にお
いての帰還回路FB3 の動作を説明する。アンド回路A
N1 の一方の入力端子cは、発振回路OSの出力端子a
の反転信号が入力されるため、図3(i)に示すように
“High”レベルとなっており、時刻t3 において“Hig
h”レベルより“Low ”レベルに反転する。一方、アン
ド回路AN1 の他方の入力端子bは、主スイッチング素
子Q1 がオフしており、ダイオードD3 の出力電圧VD3
(図3(d)参照)が正の電圧になっているので、時刻
t2 より時刻t4 において、発振回路OSの出力端子a
が“High”レベルより“Low ”レベルに反転するまで図
3(e)に示すように“High”レベルを維持する。した
がって、期間T2 においては、アンド回路AN1 の出力
端子dの信号は、図3(j)に示すように、主スイッチ
ング素子Q1 がオフする時刻t2 より発振回路OSの出
力信号が“Low ”レベルより“High”レベルに反転する
時刻t 3 まで“High”レベルとなり、他の期間は“Low
”レベルを維持する。And time t1Then, the output signal of the oscillator circuit OS
When the signal inverts from the "High" level to the "Low" level,
Main switching element Q2Turns off and diode D1
Conducts, and then the main switching element Q1Is on
It Next, time t1From time tFourUntil period T2No
Sea urchin main switching element Q1ON time is shortened,
The output of the oscillator circuit OS is higher than “Low” level.
Time t3Previous time t2Mainly on switching
Element Q1Is turned off, that is, the main switch
Holding element Q1Is turned off, the current ID2After is zero
In addition, the output terminal a of the oscillation circuit OS is at "Low" level.
In such a case, time t2Than time t3Between
Feedback circuit FB3The operation of will be described. AND circuit A
N1One input terminal c is an output terminal a of the oscillation circuit OS.
Since the inversion signal of is input, as shown in FIG.
At “High” level, time t3At “Hig
Invert from “h” level to “Low” level.
Circuit AN1The other input terminal b of the main switching element
Child Q1Is off, diode D3Output voltage VD3
(See Fig. 3 (d)) has a positive voltage, so
t2Than time tFourAt the output terminal a of the oscillator circuit OS
Is shown from "High" level to "Low" level
The "High" level is maintained as shown in 3 (e). did
Therefore, period T2In the AND circuit AN1Output of
As shown in FIG. 3 (j), the signal at the terminal d is the main switch.
Element Q1Is off at time t2More oscillator circuit output
Force signal is inverted from "Low" level to "High" level
Time t 3Remains at “High” level, and remains at “Low” during other periods
"Keep the level.
【0025】そして、駆動回路DR1 への入力信号、つ
まりオア回路OR1 の出力端子eの信号は、図3(k)
に示すように、アンド回路AN1 の出力端子dの信号と
発振回路OSの出力端子aの信号とのオア回路OR1 に
よる論理和出力となるために、主スイッチング素子Q1
がオフした後、確実に“Low ”レベルより“High”レベ
ルに反転し、以後時刻t4 において、発振回路OSの出
力端子aの信号が“High”レベルより“Low ”レベルに
反転すると同時に、“High”レベルより“Low”レベル
に反転する。The input signal to the drive circuit DR 1 , that is, the signal at the output terminal e of the OR circuit OR 1 is shown in FIG.
As shown in FIG. 3, the OR circuit OR 1 outputs the logical sum of the signal at the output terminal d of the AND circuit AN 1 and the signal at the output terminal a of the oscillator circuit OS, so that the main switching element Q 1
After being turned off, the signal surely inverts from the “Low” level to the “High” level, and thereafter, at time t 4 , the signal at the output terminal a of the oscillator circuit OS inverts from the “High” level to the “Low” level. Invert from “High” level to “Low” level.
【0026】以上のような帰還回路FB3 の動作によ
り、時刻t2 に主スイッチング素子Q 1 がオフした後
は、駆動回路DR1 への入力信号は確実に“High”レベ
ルとなり、主スイッチング素子Q2 は順バイアスされて
オンするため、図7で示した従来例のように、主スイッ
チング素子Q1 がオフし、電流ID2が零になった後も、
主スイッチング素子Q2 がオフしたままということは発
生しないので、直流電源E 1 →ダイオードD1 →主スイ
ッチング素子Q2 のループの過大な短絡電流の発生を防
止できる。つまり、この実施例は、従来例の欠点であっ
た、主スイッチング素子Q2 に順電流が流れる場合にお
いて、発振回路OSの出力が“Low ”レベルのままにな
り、主スイッチング素子Q2 がオフ状態になっているこ
とに起因する、直流電源E1 →ダイオードD1→主スイ
ッチング素子Q2 のループの短絡電流を簡単な構成で防
止でき、主スイッチング素子Q1 ,Q2 へのストレスの
発生を防止できる。Feedback circuit FB as described above3By the action of
Time t2Main switching element Q 1After turn off
Is the drive circuit DR1The input signal to the
And the main switching element Q2Is forward biased
Since it is turned on, the main switch is turned on as in the conventional example shown in FIG.
Holding element Q1Turns off and current ID2Even after the
Main switching element Q2Is turned off
DC power supply E 1→ Diode D1→ Main Sui
Touching element Q2Prevents excessive short circuit current in the
Can be stopped. In other words, this example is a drawback of the conventional example.
Main switching element Q2When forward current flows to
The output of the oscillator circuit OS remains at the “Low” level.
, The main switching element Q2Is turned off.
DC power source E due to1→ Diode D1→ Main Sui
Touching element Q2The short circuit current of the
It can be stopped and the main switching element Q1, Q2Of stress
Occurrence can be prevented.
【0027】〔第2の実施例〕図4にこの発明の第2の
実施例のインバータ装置のブロック図を示す。この実施
例は、振動回路VBの振動電流ではなく振動電圧を発振
回路OSの出力端に帰還することによって、主スイッチ
ング素子Q1 ,Q2 の同時オンを防止する構成としたも
のに、この発明を適用したものである。[Second Embodiment] FIG. 4 shows a block diagram of an inverter device according to a second embodiment of the present invention. In this embodiment, not the oscillating current of the oscillating circuit VB but the oscillating voltage is fed back to the output terminal of the oscillating circuit OS to prevent the main switching elements Q 1 and Q 2 from being simultaneously turned on. Is applied.
【0028】この実施例においては、主スイッチング素
子Q1 にはバイポーラトランジスタを用い、主スイッチ
ング素子Q2 にはMOS・FETを採用しており、主ス
イッチング素子Q2 に並列に接続した抵抗R11,R12の
直列回路により振動回路VBの振動電圧、この場合は主
スイッチング素子Q2 のドレイン・ソース間電圧VQ2の
分圧電圧を検出し、これを反転回路IN2 で反転した
後、発振回路OSの出力端子aの信号とともにアンド回
路AN2 に加え、アンド回路AN2 の出力端子fの信号
をオア回路OR1 に入力している。このように構成する
と、主スイッチング素子Q1 がオフとなって抵抗R11,
R12の接続点の電圧がグラウンドレベルに低下したとき
にAND回路AN2 が開いて発振回路OSからのパルス
信号のオア回路OR1 を通して駆動回路DR2 に加えら
れることになり、主スイッチング素子Q2 がオンとな
る。駆動回路DR2 は、ノン・インバータ・バッファか
らなる。[0028] In this embodiment, the main switching element a bipolar transistor in Q 1, the main switching element Q is adopted MOS · FET to 2, the main switching element Q 2 resistor R 11 connected in parallel to the , R 12 in series, the oscillating voltage of the oscillating circuit VB, in this case, the divided voltage of the drain-source voltage V Q2 of the main switching element Q 2 is detected, which is inverted by the inverting circuit IN 2 and then oscillated. in addition to the aND circuit aN 2 together with the signal of the output terminal a of the circuit OS, and inputs a signal output terminal f of the aND circuit aN 2 to the OR circuit OR 1. With this configuration, the main switching element Q 1 is turned off and the resistor R 11 ,
When the voltage at the connection point of R 12 drops to the ground level, the AND circuit AN 2 opens and the pulse signal from the oscillation circuit OS is added to the drive circuit DR 2 through the OR circuit OR 1 and the main switching element Q 2 2 is turned on. The drive circuit DR 2 is composed of a non-inverter buffer.
【0029】なお、この回路では、主スイッチング素子
Q2 に対する逆並列ダイオードは図示されていないが、
MOS・FETには寄生ダイオードとして存在する。こ
の実施例においても、図7で示した従来例と同様に主ス
イッチング素子Q1 がオフしてから、主スイッチング素
子Q2 がオンする構成となるため、主スイッチング素子
Q1 ,Q2 の同時オンを防止できる。In this circuit, the anti-parallel diode for the main switching element Q 2 is not shown,
It exists as a parasitic diode in MOS FET. Also in this embodiment, since the main switching element Q 1 is turned off and then the main switching element Q 2 is turned on as in the conventional example shown in FIG. 7, the main switching elements Q 1 and Q 2 are simultaneously operated. It can be prevented from turning on.
【0030】以上の構成においても、帰還回路FB3 を
図4のように接続することにより、図2で示した実施例
と同様の効果を得ることができる。以上のような構成に
おける各部のタイムチャートを図5に示す。図5(a)
は電流ID1および電流IQ1の波形を示し、同図(b)は
電流ID2および電流IQ2の波形を示し、同図(c)は発
振回路OSの出力端子aの信号電圧波形を示し、同図
(d)はアンド回路AN 1 の一方の入力端子bの信号電
圧波形を示し、同図(e)はアンド回路AN1 の他方の
入力端子cの信号電圧波形を示し、同図(f)はアンド
回路AN1 の出力端子dの信号電圧波形を示し、同図
(g)はアンド回路AN2 の出力端子fの信号電圧波形
を示し、同図(h)はオア回路OR1 の出力端子eの信
号電圧波形を示し、同図(i)は主スイッチング素子Q
2 のゲート電圧VGS2 を示し、同図(j)はインダクタ
L1 の二次巻線n2 の誘起電圧Vn2の波形を示し、同図
(k)は主スイッチング素子Q2 のドレイン電圧VQ2の
波形を示している。Also in the above configuration, the feedback circuit FB3To
By connecting as shown in FIG. 4, the embodiment shown in FIG.
The same effect as can be obtained. With the above configuration
FIG. 5 shows a time chart of each part in FIG. Figure 5 (a)
Is the current ID1And current IQ1Shows the waveform of
Current ID2And current IQ2Shows the waveform of
The signal voltage waveform of the output terminal a of the oscillation circuit OS is shown in FIG.
(D) is an AND circuit AN 1Signal voltage of one input terminal b
The pressure waveform is shown in FIG.1The other of
The signal voltage waveform at the input terminal c is shown in FIG.
Circuit AN1The signal voltage waveform of the output terminal d of
(G) is an AND circuit AN2Signal voltage waveform of output terminal f
FIG. 6 (h) shows an OR circuit OR.1Output terminal e
Shows the signal voltage waveform. Figure (i) shows the main switching element Q.
2Gate voltage VGS2Figure (j) shows the inductor
L1Secondary winding n2Induced voltage Vn2Shows the waveform of
(K) is the main switching element Q2Drain voltage VQ2of
The waveform is shown.
【0031】つぎに、図5を参照しながら動作を説明す
る。主スイッチング素子Q2 がオンで主スイッチング素
子Q1 がオフの状態と主スイッチング素子Q2 がオフで
主スイッチング素子Q1 がオンの状態の繰り返し動作に
よるインバータ装置の発振動作の継続および帰還回路F
B3 の動作は図2で示した実施例と同様であり、図5
(i)に示すように、主スイッチング素子Q1 およびダ
イオードD1 がオフ時、すなわち電流ID2,IQ2が流れ
ている場合は必ず主スイッチング素子Q2 のゲート電圧
VGS2 が“High”レベルとなり、直流電源E1 →ダイオ
ードD1 →主スイッチング素子Q2 のループの過大な短
絡電流の発生を防止でき、主スイッチング素子Q1 ,Q
2 へのストレスの発生を防止できる。Next, the operation will be described with reference to FIG. Continuation of the oscillation operation of the inverter device and the feedback circuit F due to the repeated operation in which the main switching element Q 2 is on and the main switching element Q 1 is off and the main switching element Q 2 is off and the main switching element Q 1 is on.
The operation of B 3 is similar to that of the embodiment shown in FIG.
As shown in (i), when the main switching element Q 1 and the diode D 1 are off, that is, when the currents I D2 and I Q2 are flowing, the gate voltage V GS2 of the main switching element Q 2 is always at the “High” level. next, the DC power source E 1 → diode D 1 → can prevent the occurrence of excessive short-circuit current of the main switching element Q 2 loop, the main switching element Q 1, Q
It is possible to prevent the occurrence of stress on 2 .
【0032】〔第3の実施例〕図4にこの発明の第2の
実施例のインバータ装置のブロック図を示す。この実施
例は、図4の実施例において、主スイッチング素子Q2
のドレイン端子を主スイッチング素子Q1 のベース端子
に接続するとともに、ダイオードD5 を主スイッチング
素子Q1 のエミッタ・ベース間に順方向になるように接
続することによって、主スイッチング素子Q2 のオン時
には必ず主スイッチング素子Q1 をオフにするような構
成のインバータ装置にこの発明を適用したものである。
上記以外の点は図4の実施例と同様である。[Third Embodiment] FIG. 4 shows a block diagram of an inverter device according to a second embodiment of the present invention. This embodiment differs from the embodiment of FIG. 4 in that the main switching element Q 2
The main switching element Q 2 is turned on by connecting the drain terminal of the main switching element Q 1 to the base terminal of the main switching element Q 1 and connecting the diode D 5 between the emitter and the base of the main switching element Q 1 in the forward direction. The present invention is applied to an inverter device having a structure in which the main switching element Q 1 is always turned off.
The points other than the above are the same as those of the embodiment of FIG.
【0033】この実施例においては、図2で示した実施
例と同様の効果があり、さらにより信頼性の高いインバ
ータ装置を提供できる。This embodiment has the same effect as that of the embodiment shown in FIG. 2 and can provide a more reliable inverter device.
【0034】[0034]
【発明の効果】この発明のインバータ装置によれば、第
3の帰還回路により振動回路に発生する振動電流もしく
は振動電圧を駆動回路に帰還しているので、発振回路か
らパルス信号が発生する前に一対の主スイッチング素子
の一方がオフとなった場合においても、少なくとも一対
の主スイッチング素子の一方のオフ後発振回路からパル
ス信号が発生するまでの期間一対の主スイッチング素子
の他方を強制的にオン駆動させることができる。この結
果、一対の主スイッチング素子の他方がオンとなる前に
一対の主スイッチング素子の一方に逆並列接続したダイ
オードに電流が流れるのを防止することができ、ダイオ
ードの逆回復電流が一対の主スイッチング素子の他方が
オンとなったときに電源短絡電流として流れるのを防止
することができる。したがって、主主スイッチング素子
へのストレスの発生を簡単な構成で防止できる。According to the inverter device of the present invention, since the oscillating current or the oscillating voltage generated in the oscillating circuit is fed back to the drive circuit by the third feedback circuit, before the pulse signal is generated from the oscillating circuit. Even when one of the pair of main switching elements is turned off, the other of the pair of main switching elements is forcibly turned on for at least the period until the pulse signal is generated from the oscillation circuit after turning off one of the pair of main switching elements. It can be driven. As a result, it is possible to prevent current from flowing in the diode connected in antiparallel to one of the pair of main switching elements before the other of the pair of main switching elements is turned on, and the reverse recovery current of the diode is It is possible to prevent the power supply short circuit current from flowing when the other of the switching elements is turned on. Therefore, it is possible to prevent the occurrence of stress on the main / main switching element with a simple configuration.
【図1】この発明の第1の実施例のインバータ装置を示
すブロック図である。FIG. 1 is a block diagram showing an inverter device according to a first embodiment of the present invention.
【図2】この発明の第1の実施例のインバータ装置の具
体的な構成を示す回路図である。FIG. 2 is a circuit diagram showing a specific configuration of the inverter device according to the first embodiment of the present invention.
【図3】第1の実施例のインバータ装置の各部のタイム
チャートである。FIG. 3 is a time chart of each part of the inverter device according to the first embodiment.
【図4】この発明の第2の実施例のインバータ装置の具
体的な構成を示す回路図である。FIG. 4 is a circuit diagram showing a specific configuration of an inverter device according to a second embodiment of the present invention.
【図5】第2の実施例のインバータ装置の動作を示す各
部のタイムチャートである。FIG. 5 is a time chart of each part showing the operation of the inverter device of the second embodiment.
【図6】この発明の第3の実施例のインバータ装置の具
体的な構成を示す回路図である。FIG. 6 is a circuit diagram showing a specific configuration of an inverter device according to a third embodiment of the present invention.
【図7】従来のインバータ装置の構成を示す回路図であ
る。FIG. 7 is a circuit diagram showing a configuration of a conventional inverter device.
【図8】従来のインバータ装置の動作を示す各部のタイ
ムチャートである。FIG. 8 is a time chart of each part showing the operation of the conventional inverter device.
【図9】従来のインバータ装置の欠点を示す各部のタイ
ムチャートである。FIG. 9 is a time chart of each part showing a drawback of the conventional inverter device.
E1 直流電源 Q1 ,Q2 主スイッチング素子 D1 ,D2 ダイオード VB 振動回路 KS LC共振回路 LD 負荷 FB1 第1の帰還回路 FB2 第2の帰還回路 FB3 第3の帰還回路 OS 発振回路 DR1 駆動回路E 1 DC power supply Q 1 , Q 2 Main switching element D 1 , D 2 Diode VB Oscillation circuit KS LC resonance circuit LD load FB 1 First feedback circuit FB 2 Second feedback circuit FB 3 Third feedback circuit OS oscillation Circuit DR 1 drive circuit
Claims (1)
源の両端間に接続した一対の主スイッチング素子と、前
記一対の主スイッチング素子にそれぞれ逆並列接続した
一対のダイオードと、LC共振回路および負荷よりなり
前記一対の主スイッチング素子の一方に並列接続した振
動回路と、一定周期のパルス信号を発生する発振回路
と、このパルス発振回路から発生するパルス信号に応答
して前記一対の主スイッチング素子の他方をオン駆動す
る駆動回路と、前記振動回路に発生する振動電流もしく
は振動電圧を前記一対の主スイッチング素子の一方に帰
還することにより前記一対の主スイッチング素子の他方
のオフ後に前記一対の主スイッチング素子の一方をオン
駆動する第1の帰還回路と、前記振動回路に発生する振
動電流もしくは振動電圧を前記駆動回路に帰還すること
により前記一対の主スイッチング素子の他方の駆動を前
記一対の主スイッチング素子の一方がオフとなるまで停
止させる第2の帰還回路と、前記振動回路に発生する振
動電流もしくは振動電圧を前記駆動回路に帰還すること
により少なくとも前記一対の主スイッチング素子の一方
のオフ後前記発振回路からパルス信号が発生するまでの
期間前記一対の主スイッチング素子の他方を強制的にオ
ン駆動させる第3の帰還回路とを備えたインバータ装
置。1. A DC power supply, a pair of main switching elements connected in series between both ends of the DC power supply, a pair of diodes respectively connected in anti-parallel to the pair of main switching elements, an LC resonance circuit, and An oscillating circuit composed of a load and connected in parallel to one of the pair of main switching elements, an oscillating circuit for generating a pulse signal of a constant period, and the pair of main switching elements in response to a pulse signal generated from the pulse oscillating circuit. And a drive circuit for driving the other of the pair of ON switching elements, and an oscillating current or an oscillating voltage generated in the oscillating circuit is fed back to one of the pair of main switching elements to turn off the other of the pair of main switching elements. A first feedback circuit that turns on one of the switching elements, and an oscillating current or an oscillating current generated in the oscillating circuit. A second feedback circuit that stops driving the other of the pair of main switching elements by returning the pressure to the drive circuit until one of the pair of main switching elements is turned off; and a vibration generated in the vibrating circuit. By feeding back the current or the oscillating voltage to the drive circuit, the other of the pair of main switching elements is forcibly turned on for at least the period until the pulse signal is generated from the oscillation circuit after turning off one of the pair of main switching elements. An inverter device comprising a third feedback circuit for driving.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243521A JPH0591749A (en) | 1991-09-24 | 1991-09-24 | Inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243521A JPH0591749A (en) | 1991-09-24 | 1991-09-24 | Inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591749A true JPH0591749A (en) | 1993-04-09 |
Family
ID=17105146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243521A Pending JPH0591749A (en) | 1991-09-24 | 1991-09-24 | Inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591749A (en) |
-
1991
- 1991-09-24 JP JP3243521A patent/JPH0591749A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357713B2 (en) | ||
| JPS63178765A (en) | High voltage integrated circuit electric source controller with primary edge detector | |
| JPH05191971A (en) | Low-voltage dc/dc converter | |
| JPH0591749A (en) | Inverter | |
| JP3253475B2 (en) | Switching control type power supply circuit | |
| JP3378509B2 (en) | Power supply | |
| KR960007997B1 (en) | Converter using zero voltage switching | |
| JP2583457B2 (en) | Switching power supply | |
| JP2000287460A (en) | Self-excited switching power supply circuit | |
| JP3521055B2 (en) | Resonant DC-DC converter circuit | |
| JPH0713435Y2 (en) | Inverter device | |
| JP2001327165A (en) | Intermittent drive method and apparatus for self-oscillation type power converter | |
| KR920000361B1 (en) | High Efficiency Base Driver Circuit for Ringing Choke Converter | |
| JPH03871Y2 (en) | ||
| JPH0345985B2 (en) | ||
| JP2500419Y2 (en) | DC-DC converter | |
| JPH1052037A (en) | Small-loss output circuit | |
| JPH02307358A (en) | Power source circuit for switching regulator | |
| JP3121373B2 (en) | Discharge lamp lighting device | |
| JPH0250715B2 (en) | ||
| JP2547323Y2 (en) | Inverter device | |
| JPH08275542A (en) | Oscillation circuit | |
| JP2000299980A (en) | Switching power unit | |
| JPH04344167A (en) | Self-excited type flyback converter | |
| JP2007028797A (en) | Switching power supply unit |