JPH0591749A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング素子へのストレスを防止する。 【構成】 スイッチング素子Ｑ₁ は帰還回路ＦＢ₁ によ
り帰還によりスイッチング素子Ｑ₂ のオフ後にオンにす
る。スイッチング素子Ｑ₂ は発振回路ＯＳのパルス信号
で駆動する。帰還回路ＦＢ₂ によりスイッチング素子Ｑ
₁ がオフとなるまでスイッチング素子Ｑ₂ の駆動を停止
する。また、帰還回路ＦＢ₃ によりスイッチング素子Ｑ
₁ のオフ後スイッチング素子Ｑ₂ を強制的にオン駆動す
る。 【効果】 スイッチング素子Ｑ₂ がオンとなる前にスイ
ッチング素子Ｑ₁ に逆並列接続したダイオードＤ₁ に電
流が流れるのを防止することができ、ダイオードＤ₁ の
逆回復電流がスイッチング素子Ｑ₂ がオンとなったとき
に電源短絡電流として流れるのを防止することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、放電灯点灯装置等に
用いられる、いわゆる自励他制方式のインバータ装置に
関するものである。

【０００２】

【従来の技術】従来のこの種のインバータ装置の一例を
図７に示し、以下その構成および動作を説明する（特願
平１−１８２８５０号参照）。このインバータ装置は、
図７に示すように、直流電源Ｅ₁ （交流電源を直流電圧
に変換したものでもよい）に、電源スイッチＳＷを介し
て各々トランジスタからなる主スイッチング素子Ｑ₁ ，
Ｑ₂ の直列回路を接続し、各主スイッチング素子Ｑ₁ ，
Ｑ₂ に各々ダイオードＤ₁ ，Ｄ₂ を逆並列接続してなる
ハーフブリッジ構成であり、インダクタＬ₁ とコンデン
サＣ₁ よりなるＬＣ共振回路と放電ランプ等の負荷ＬＤ
からなる振動回路ＶＢをもち、主スイッチング素子Ｑ₁
に振動回路ＶＢを並列接続しており、また主スイッチン
グ素子Ｑ₂ を起動させるための起動回路ＳＴも備えてい
る。起動回路ＳＴは、抵抗Ｒ₈，コンデンサＣ₄ ，ダイ
オードＤ₄ および電圧応答スイッチング素子Ｑ₅ からな
る。なお、後述する図４，図６の実施例回路では、起動
回路の図示は省略している。

【０００３】インダクタＬ₁ は一次巻線ｎ₁ と二次巻線
ｎ₂ ，ｎ₃ とから構成される。一次巻線ｎ₁ は振動回路
ＶＢを構成し、二次巻線ｎ₂ の一端は抵抗Ｒ₁ により主
スイッチング素子Ｑ₁ のベース端子に接続され、もう一
方は主スイッチング素子Ｑ₁ のエミッタ端子に接続され
ている。すなわち、二次巻線ｎ₂ は、インダクタＬ₁ に
流れる振動電流を主スイッチング素子Ｑ₁ のベース端子
に帰還するよう動作し、主スイッチング素子Ｑ₂ のオフ
後に主スイッチング素子Ｑ₁ をオン駆動する。一方、二
次巻線ｎ₃ は、整流用のダイオードＤ₃ を通して駆動回
路ＤＲ₁ に接続され、振動回路ＶＢの一部出力信号を駆
動回路ＤＲ₁ に帰還するよう動作し、主スイッチング素
子Ｑ₂ の駆動を主スイッチング素子Ｑ₁ がオフとなるま
で停止させる。

【０００４】発振回路ＯＳは標準的な２個のＣ−ＭＯＳ
ゲートＩＣ₁ ，ＩＣ₂ （４０６９，４０４９等）とコン
デンサＣ₂ および抵抗Ｒ₄ ，Ｒ₅ とで構成される無安定
マルチバイブレータからなり、一定周期のパルス信号を
発生する。この発振回路ＯＳの発振周期Ｔは次式で決定
され、発振出力のデューティは５０％である。 Ｔ≒2.２Ｃ₂ ×Ｒ₅ ここで、発振回路ＯＳの発振周期Ｔは振動回路ＶＢの固
有振動周期より短く設定されている。

【０００５】駆動回路ＤＲ₁ は、発振回路ＯＳから出力
されるパルス信号に応答して主スイッチング素子Ｑ₂ を
オン駆動するものであり、直列接続した２個のトランジ
スタＱ₃ ，Ｑ₄ と抵抗Ｒ₂ ，Ｒ₃ ，Ｒ₇ とで構成されて
いる。駆動回路ＤＲ₁ および発振回路ＯＳの電源は直流
電源Ｅ₁ を抵抗Ｒ₆ およびコンデンサＣ₃ で分割するこ
とによって得ている（直流電源Ｅ₂ ）。コンデンサＣ ₃
は平滑用である。

【０００６】図８に図７のインバータ装置の各部のタイ
ムチャートを示す。同図（ａ）は振動回路ＶＢに流れる
振動電流Ｉ₁ の波形を示し、図中のＩ_Q1，Ｉ_Q2，Ｉ_D1，
Ｉ_D2はそれぞれトランジスタＱ₁ ，Ｑ₂ を流れるコレク
タ電流およびダイオードを流れる電流を示している。同
図（ｂ）は発振回路ＯＳの出力端子ａの電圧波形を示
し、期間ｔ₁₁は“High”レベル（直流電源Ｅ₂のレベ
ル）で、期間ｔ₁₂は“Low”レベル（グラウンドレベ
ル）となっている。同図（ｃ）はインダクタＬ₁ の二次
巻線ｎ₂ の誘起電圧Ｖ_n2を示し、同図（ｄ）はインダク
タＬ₁ の二次巻線ｎ₃ の誘起電圧Ｖ_n3を示している。同
図（ｅ）はダイオードＤ₃ の出力電圧、つまり主スイッ
チング素子Ｑ₂ のベース電圧Ｖ_BE2 を示している。

【０００７】つぎに、図８を参照しながら動作を説明す
る。電源スイッチＳＷの投入により、まず起動回路ＳＴ
が動作して主スイッチング素子Ｑ₂ がオンとなる。起動
回路ＳＴは、従来よくある周知の回路であるので、動作
説明は省略する。主スイッチング素子Ｑ₂ がオンとなる
と、直流電源Ｅ₁ →電源スイッチＳＷ→コンデンサＣ ₀
→振動回路ＶＢ→主スイッチング素子Ｑ₂ →直流電源Ｅ
₁ の経路で電流が流れ、インダクタＬ₁ の二次巻線ｎ₃
に電圧が図７に矢印で示す向きに誘起される。このとき
同時に、発振回路ＯＳも電源電圧が直流電源Ｅ₂ より供
給されているので動作を開始しており、トランジスタＱ
₃ がオンとなって、二次巻線ｎ₃ よりダイオードＤ₃ ，
抵抗Ｒ₇ ，トランジスタＱ₃ および抵抗Ｒ₂ を介して主
スイッチング素子Ｑ₂ にベース電流が供給されて、イン
バータ装置の発振動作が開始される。このときのインダ
クタＬ₁ の二次巻線ｎ₂ は、主スイッチング素子Ｑ₁ の
ベース・エミッタ間に逆バイアスの電圧を印加するよう
な極性に巻かれており、主スイッチング素子Ｑ₁ はオフ
状態を維持する。

【０００８】やがて、発振回路ＯＳの出力端子ａは、期
間ｔ₁₁の経過後“High”レベル→“Low ”レベルに変化
し、トランジスタＱ₃ がオフ、トランジスタＱ₄ がオン
となって、主スイッチング素子Ｑ₂ のベース・エミッタ
間を短絡するので、主スイッチング素子Ｑ₂ がオフとな
る。このとき、インダクタＬ₁ に流れる振動電流Ｉ₁ は
同一方向に流れようとするので、ダイオードＤ₁ がオン
となり、電流Ｉ_D1が流れる。一方、主スイッチング素子
Ｑ₂ がオフとなった時、主スイッチング素子Ｑ ₂ のコレ
クタ電流が減少することにより、インダクタＬ₁ の残留
インダクタンスが逆の誘起電圧を発生するので、インダ
クタＬ₁ の二次巻線ｎ₂ の誘起電圧の極性は反転し、主
スイッチング素子Ｑ₁を順バイアスする。この結果、電
流Ｉ_D1が零になると、つぎはコンデンサＣ₀ を電源とし
て主スイッチング素子Ｑ₁ にコレクタ電流Ｉ_Q1が流れ
る。この時、インダクタＬ₁ のコアは飽和磁束に向かっ
て直線的に磁化される。やがて、コアが飽和磁束に達す
ると、インダクタＬ₁ のインダクタンス値は急激に零の
方向に向かい、その結果、主スイッチング素子Ｑ₁ のコ
レクタ電流Ｉ_Q1の時間変化は無限大になる。すなわち、
コレクタ電流Ｉ_Q1がベース電流Ｉ_b1のｈ_fe倍（Ｉ_Q1＝Ｉ
_b1×ｈ_fe）に達すると主スイッチング素子Ｑ₁ は不飽和
になり、インダクタＬ₁ の各巻線ｎ₁ 〜ｎ₃ の誘起電圧
は減少するから、供給しているベース電流も減少して主
スイッチング素子Ｑ₁ がオフとなる。

【０００９】この従来例においては、主スイッチング素
子Ｑ₂ の駆動回路ＤＲ₁ にインダクタＬ₁ の二次巻線ｎ
₃ より共振信号を帰還しているので、主スイッチング素
子Ｑ ₁ がオフとなった後、駆動回路ＤＲ₁ に二次巻線ｎ
₃ の電圧が印加される。この時、発振回路ＯＳの出力は
すでに“Low ”レベルより“High”レベルに反転してい
るので、トランジスタＱ₃ がオン、トランジスタＱ₄ が
オフとなり、主スイッチング素子Ｑ₂ が順バイアスさ
れ、主スイッチング素子Ｑ₂ がオンとなる。したがっ
て、この従来例においては、主スイッチング素子Ｑ₁ が
確実にオフした後に、主スイッチング素子Ｑ₂ が発振回
路ＯＳの出力によりオンとなるので、主スイッチング素
子Ｑ₁ ，Ｑ₂ が同時にオンすることがない。主スイッチ
ング素子Ｑ₁ がオフとなった後も、インダクタＬ₁ に流
れる振動電流Ｉ₁ は同一方向に流れようとするので、ダ
イオードＤ₂ がオンとなり、電流Ｉ_D2が振動回路ＶＢ→
コンデンサＣ₀ →直流電源Ｅ₁ のループで流れる。電流
Ｉ_D2が零になった後は、直流電源Ｅ₁ より、コンデンサ
Ｃ₀ →振動回路ＶＢ→主スイッチング素子Ｑ₂ →直流電
源Ｅ₁ のループでコレクタ電流Ｉ_Q2が流れる。以下、上
述の動作によりインバータの発振動作が継続される。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
ような従来例の場合、主スイッチング素子Ｑ₁ の特性の
ばらつき等により、主スイッチング素子Ｑ₁ が早めにオ
フとなり、電流Ｉ_D2が零になった後にも、発振回路ＯＳ
の出力が“Low ”レベルのままで、“High”レベルに反
転していない場合がある。このような場合に短絡電流が
流れ、主スイッチング素子Ｑ₁ ，Ｑ₂ に対するストレス
が増大するという問題があった。この点を図９を参照し
ながら説明する。図９（ａ）は電流Ｉ_D1，Ｉ_Q1の波形を
示し、同図（ｂ）は電流Ｉ_D2，Ｉ_Q2の波形を示し、同図
（ｃ）は発振回路ＯＳの出力端子ａからの出力信号の波
形を示し、同図（ｄ）はインダクタＬ₁ の二次巻線ｎ₃
の誘起電圧Ｖ_n3の波形を示し、同図（ｅ）はインダクタ
Ｌ₁の二次巻線ｎ₂ の誘起電圧Ｖ_n2の波形を示し、同図
（ｆ）は主スイッチング素子Ｑ₂ のベース電圧Ｖ_BE2 を
示している。

【００１１】つまり、上記のように、パルス信号が“Hi
gh”レベルに反転する前に主スイッチング素子Ｑ₁ がオ
フとなる場合においては、発振回路ＯＳの出力が“Low
”レベルである期間は、トランジスタＱ₃ がオフ、ト
ランジスタＱ₄ がオンとなり、主スイッチング素子Ｑ₂
がオフとなったままであるので、振動電流Ｉ₁ は、本来
主スイッチング素子Ｑ₂ を通るべきところを、図９
（ａ）に示すように、ダイオードＤ₁ →コンデンサＣ₀
→振動回路ＶＢのループで電流Ｉ_D1として流れ、その後
発振回路ＯＳの出力が“Low ”レベルより“High”レベ
ルに反転した時点ＡよりダイオードＤ₁ の逆回復時間の
間（ダイオードＤ₁ がオフするまで）、図９（ａ），
（ｂ）に示すように、直流電源Ｅ₁ →ダイオードＤ₁ →
主スイッチング素子Ｑ₂ のループで短絡電流Ｉ_X が流れ
る。これによって、主スイッチング素子Ｑ ₁ ，Ｑ₂ のス
トレスが増加するという問題があった。

【００１２】この発明の目的は、簡単な構成で一対の主
スイッチング素子の同時オンを防止するとともに、主ス
イッチング素子に逆並列接続したダイオードの逆回復電
流が主スイッチング素子を通して電源短絡電流として流
れるのを防止し、信頼性の高いインバータ装置を供給す
ることである。

【００１３】

【課題を解決するための手段】この発明のインバータ装
置は、一対の主スイッチング素子を直列接続状態で直流
電源の両端間に接続し、一対の主スイッチング素子に一
対のダイオードをそれぞれ逆並列接続している。一対の
主スイッチング素子の一方には、ＬＣ共振回路および負
荷よりなる振動回路を並列接続している。また、一定周
期のパルス信号を発生する発振回路を設け、このパルス
発振回路から発生するパルス信号に応答して一対の主ス
イッチング素子の他方をオン駆動する駆動回路を設け、
さらに第１ないし第３の帰還回路を設けている。

【００１４】第１の帰還回路は、振動回路に発生する振
動電流もしくは振動電圧を一対の主スイッチング素子の
一方に帰還することにより、一対の主スイッチング素子
の他方のオフ後に一対の主スイッチング素子の一方をオ
ン駆動する。第２の帰還回路は、振動回路に発生する振
動電流もしくは振動電圧を駆動回路に帰還することによ
り、一対の主スイッチング素子の他方の駆動を一対の主
スイッチング素子の一方がオフとなるまで停止させる。
第３の帰還回路は、振動回路に発生する振動電流もしく
は振動電圧を駆動回路に帰還することにより、少なくと
も一対の主スイッチング素子の一方のオフ後発振回路か
らパルス信号が発生するまでの期間一対の主スイッチン
グ素子の他方を強制的にオン駆動させる。

【００１５】

【作用】この発明の構成によれば、第３の帰還回路によ
り振動回路に発生する振動電流もしくは振動電圧を駆動
回路に帰還しているので、発振回路からパルス信号が発
生する前に一対の主スイッチング素子の一方がオフとな
った場合においても、少なくとも一対の主スイッチング
素子の一方のオフ後発振回路からパルス信号が発生する
までの期間一対の主スイッチング素子の他方を強制的に
オン駆動させることができる。この結果、一対の主スイ
ッチング素子の他方がオンとなる前に一対の主スイッチ
ング素子の一方に逆並列接続したダイオードに電流が流
れるのを防止することができ、ダイオードの逆回復電流
が一対の主スイッチング素子の他方がオンとなったとき
に電源短絡電流として流れるのを防止することができ
る。

【００１６】

【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。 〔第１の実施例〕図１にこの発明の第１の実施例のイン
バータ装置のブロック図を示す。図１において、直流電
源Ｅ₁ の両端には、例えばバイポーラトランジスタから
なる主スイッチング素子Ｑ₁ ，Ｑ₂ が直列接続され、各
主スイッチング素子Ｑ₁ ，Ｑ₂ にはそれぞれ逆方向にダ
イオードＤ₁ ，Ｄ₂ が接続されている。この主スイッチ
ング素子Ｑ₁ ，Ｑ₂ の少なくとも一方に、この回路では
主スイッチング素子Ｑ₁ にインダクタおよびコンデンサ
よりなるＬＣ共振回路ＫＳと負荷ＬＤよりなる振動回路
ＶＢが接続されている。この振動回路ＶＢに流れる振動
電流（振動電圧の場合もある）を第１の帰還回路ＦＢ₁
により主スイッチング素子Ｑ₁ の制御端子であるベース
端子に帰還することにより、振動電流（もしくは振動電
圧）で決まる所定周期で主スイッチング素子Ｑ₁ をオン
オフ制御する。この場合、主スイッチング素子Ｑ₂ のオ
フ後に主スイッチング素子Ｑ₁ をオン駆動することにな
る。

【００１７】一方、主スイッチング素子Ｑ₂ は、他から
のパルスを受けずにそれ自身で一定周期のパルス信号を
連続的に発生する発振回路ＯＳと、この発振回路ＯＳの
信号によって動作する駆動回路ＤＲ₁ とによりオン駆動
される。上記駆動回路ＤＲ₁ には、振動回路ＶＢに発生
する振動電流（もしくは振動電圧）を駆動回路ＤＲ₁ に
帰還することにより主スイッチング素子Ｑ₂ の駆動を主
スイッチング素子Ｑ₁ がオフとなるまで停止させる第２
の帰還回路ＦＢ₂ を付設するとともに、振動回路ＶＢに
発生する振動電流（もしくは振動電圧）を駆動回路ＤＲ
₁ に帰還することにより主スイッチング素子Ｑ₁ のオフ
後発振回路ＯＳからパルス信号が発生するまでの期間主
スイッチング素子Ｑ₂ を強制的にオン駆動させる第３の
帰還回路ＦＢ₃ を付設している。なお、第２および第３
の帰還回路ＦＢ₂ ，ＦＢ₃ の出力信号は発振回路ＯＳに
帰還することも可能である。

【００１８】このような構成にすると、第３の帰還回路
ＦＢ₃ により振動回路ＶＢに発生する振動電流（もしく
は振動電圧）を駆動回路ＤＲ₁ に帰還しているので、発
振回路ＯＳからパルス信号が発生する前に主スイッチン
グ素子Ｑ₁ がオフとなった場合においても、少なくとも
主スイッチング素子Ｑ₁ のオフ後発振回路ＯＳからパル
ス信号が発生するまでの期間主スイッチング素子Ｑ₂ を
強制的にオン駆動させることができる。この結果、主ス
イッチング素子Ｑ₂ がオンとなる前に主スイッチング素
子Ｑ₁ に逆並列接続したダイオードＤ₁ に電流が流れる
のを防止することができ、ダイオードＤ₁ の逆回復電流
が主スイッチング素子Ｑ₂ がオンとなったときに電源短
絡電流として流れるのを防止することができる。

【００１９】以下、このインバータ装置を図２の具体的
な回路を参照しながら説明する。この実施例のインバー
タ回路は、図７の従来例のものに、帰還回路ＦＢ₃ を追
加したもので、その他の構成は図７のものと同様であ
る。すなわち、帰還回路ＦＢ₃ により駆動回路ＤＲ₁ へ
の入力信号を制御することによって、発振回路ＯＳから
パルス信号、つまり主スイッチング素子Ｑ₂ のオン信号
すなわち“High”レベル信号が出力される前に、主スイ
ッチング素子Ｑ₁ がオフとなる場合においても、主スイ
ッチング素子Ｑ₁ のオフ時点より発振回路ＯＳからのパ
ルス信号が“High”レベルになるまでの期間、駆動回路
ＤＲ₁ への入力信号を強制的に主スイッチング素子Ｑ₂
へのオン信号（すなわち、“High”レベル信号）として
いる。

【００２０】帰還回路ＦＢ₃ は、抵抗Ｒ₈ ，ツェナーダ
イオードＺＤ₁ および標準的なＣ−ＭＯＳゲートからな
るアンド回路ＡＮ₁ ，反転回路ＩＮ₁ ，オア回路ＯＲ₁
により構成される。抵抗Ｒ₈ とツェナーダイオードＺＤ
₁ の直列回路がダイオードＤ ₃ のカソードとグラウンド
ラインとの間に接続され、抵抗Ｒ₈ とツェナーダイオー
ドＺＤ₁ の接続点の電圧がアンド回路ＡＮ₁ の一方の入
力端子ｂに入力される。ツェナーダイオードＺＤ₁ はア
ンド回路ＡＮ₁ の入力保護用のものである。アンド回路
ＡＮ₁ の他方の入力端子ｃには、発振回路ＯＳから出力
されるパルス信号を反転回路ＩＮ₁ で反転した信号が入
力される。そして、アンド回路ＡＮ₁ の出力端子ｄの信
号と発振回路ＯＳの出力端子ａの信号とがオア回路ＯＲ
₁ に入力され、オア回路ＯＲ₁ の出力端子ｅからの信号
が、従来例における発振回路ＯＳの出力端子ａの信号に
代えて、駆動回路ＤＲ₁ に供給されている。

【００２１】以上のような構成における各部のタイムチ
ャートを図３に示す。図３（ａ）は電流Ｉ_D1および電流
Ｉ_Q1の波形を示し、同図（ｂ）は電流Ｉ_D2および電流Ｉ
_Q2の波形を示し、同図（ｃ）は発振回路ＯＳの出力端子
ａの信号電圧波形を示し、同図（ｄ）はダイオードＤ₃
の出力電圧Ｖ_D3の波形を示し、同図（ｅ）はアンド回路
ＡＮ₁ の一方の入力端子ｂの信号電圧波形を示し、同図
（ｆ）は主スイッチング素子Ｑ₂ のベース電圧の波形を
示し、同図（ｇ）はインダクタＬ₁ の二次巻線ｎ₂ の誘
起電圧Ｖ_n2の波形を示し、同図（ｈ）はインダクタＬ₁
の二次巻線ｎ₃ の誘起電圧Ｖ_n3の波形を示し、同図
（ｉ）はアンド回路ＡＮ₁ の他方の入力端子ｃの信号電
圧波形を示し、同図（ｊ）はアンド回路ＡＮ₁の出力端
子ｄの信号電圧波形を示し、同図（ｋ）はオア回路ＯＲ
₁ の出力端子ｅの信号電圧波形を示している。

【００２２】つぎに、図３を参照しながら、図２のイン
バータ装置の動作を説明する。電源スイッチＳＷの投入
により、まず起動回路ＳＴが動作し、以下主スイッチン
グ素子Ｑ₂ がオン、主スイッチング素子Ｑ₁ がオフとな
り、発振回路ＯＳの出力端子ａの出力電圧が“High”レ
ベルより“Low ”レベルに反転することにより、主スイ
ッチング素子Ｑ₂ がオフ、主スイッチング素子Ｑ₁ がオ
ンとなってインバータ装置の発振動作が継続するのは図
７で示した従来例と同様である。

【００２３】そして、例えば、図３に示すように、主ス
イッチング素子Ｑ₁のオン期間が長くなり、発振回路Ｏ
Ｓの出力が“Low ”レベルより“High”レベルに反転し
た後に主スイッチング素子Ｑ₁ がオフするような期間Ｔ
₁ の場合は、帰還回路ＦＢ₃ の作用はなく、図３（ｋ）
に示す駆動回路ＤＲ₁ への入力信号（オア回路ＯＲ₁ の
出力端子ｅの信号）は、同図（ｃ）に示す発振回路ＯＳ
の出力信号と同じになり、従来例と同様に、主スイッチ
ング素子Ｑ₁ のオフ後、駆動回路ＤＲ₁ に二次巻線ｎ₃
の電源電圧が印加されて、トランジスタＱ₃ がオン，ト
ランジスタＱ₄ がオフとなり、主スイッチング素子Ｑ₂
が順バイアスされ、主スイッチング素子Ｑ₂ はオンす
る。

【００２４】そして時刻ｔ₁ で、発振回路ＯＳの出力信
号が“High”レベルから“Low ”レベルに反転すると、
主スイッチング素子Ｑ₂ がオフとなり、ダイオードＤ₁
が導通し、その後主スイッチング素子Ｑ₁ がオンとな
る。つぎに、時刻ｔ₁ から時刻ｔ₄ までの期間Ｔ₂ のよ
うに、主スイッチング素子Ｑ₁ のオン時間が短くなり、
発振回路ＯＳの出力が“Low ”レベルより“High”レベ
ルに反転する時刻ｔ₃ 以前の時刻ｔ₂ に主スイッチング
素子Ｑ₁ がオフとなるような場合、すなわち、主スイッ
チング素子Ｑ₁ がオフした後、電流Ｉ_D2が零になった後
にも、発振回路ＯＳの出力端子ａが“Low ”レベルであ
るような場合において、時刻ｔ₂ より時刻ｔ₃ の間にお
いての帰還回路ＦＢ₃ の動作を説明する。アンド回路Ａ
Ｎ₁ の一方の入力端子ｃは、発振回路ＯＳの出力端子ａ
の反転信号が入力されるため、図３（ｉ）に示すように
“High”レベルとなっており、時刻ｔ₃ において“Hig
h”レベルより“Low ”レベルに反転する。一方、アン
ド回路ＡＮ₁ の他方の入力端子ｂは、主スイッチング素
子Ｑ₁ がオフしており、ダイオードＤ₃ の出力電圧Ｖ_D3
（図３（ｄ）参照）が正の電圧になっているので、時刻
ｔ₂ より時刻ｔ₄ において、発振回路ＯＳの出力端子ａ
が“High”レベルより“Low ”レベルに反転するまで図
３（ｅ）に示すように“High”レベルを維持する。した
がって、期間Ｔ₂ においては、アンド回路ＡＮ₁ の出力
端子ｄの信号は、図３（ｊ）に示すように、主スイッチ
ング素子Ｑ₁ がオフする時刻ｔ₂ より発振回路ＯＳの出
力信号が“Low ”レベルより“High”レベルに反転する
時刻ｔ ₃ まで“High”レベルとなり、他の期間は“Low
”レベルを維持する。

【００２５】そして、駆動回路ＤＲ₁ への入力信号、つ
まりオア回路ＯＲ₁ の出力端子ｅの信号は、図３（ｋ）
に示すように、アンド回路ＡＮ₁ の出力端子ｄの信号と
発振回路ＯＳの出力端子ａの信号とのオア回路ＯＲ₁ に
よる論理和出力となるために、主スイッチング素子Ｑ₁
がオフした後、確実に“Low ”レベルより“High”レベ
ルに反転し、以後時刻ｔ₄ において、発振回路ＯＳの出
力端子ａの信号が“High”レベルより“Low ”レベルに
反転すると同時に、“High”レベルより“Low”レベル
に反転する。

【００２６】以上のような帰還回路ＦＢ₃ の動作によ
り、時刻ｔ₂ に主スイッチング素子Ｑ ₁ がオフした後
は、駆動回路ＤＲ₁ への入力信号は確実に“High”レベ
ルとなり、主スイッチング素子Ｑ₂ は順バイアスされて
オンするため、図７で示した従来例のように、主スイッ
チング素子Ｑ₁ がオフし、電流Ｉ_D2が零になった後も、
主スイッチング素子Ｑ₂ がオフしたままということは発
生しないので、直流電源Ｅ ₁ →ダイオードＤ₁ →主スイ
ッチング素子Ｑ₂ のループの過大な短絡電流の発生を防
止できる。つまり、この実施例は、従来例の欠点であっ
た、主スイッチング素子Ｑ₂ に順電流が流れる場合にお
いて、発振回路ＯＳの出力が“Low ”レベルのままにな
り、主スイッチング素子Ｑ₂ がオフ状態になっているこ
とに起因する、直流電源Ｅ₁ →ダイオードＤ₁→主スイ
ッチング素子Ｑ₂ のループの短絡電流を簡単な構成で防
止でき、主スイッチング素子Ｑ₁ ，Ｑ₂ へのストレスの
発生を防止できる。

【００２７】〔第２の実施例〕図４にこの発明の第２の
実施例のインバータ装置のブロック図を示す。この実施
例は、振動回路ＶＢの振動電流ではなく振動電圧を発振
回路ＯＳの出力端に帰還することによって、主スイッチ
ング素子Ｑ₁ ，Ｑ₂ の同時オンを防止する構成としたも
のに、この発明を適用したものである。

【００２８】この実施例においては、主スイッチング素
子Ｑ₁ にはバイポーラトランジスタを用い、主スイッチ
ング素子Ｑ₂ にはＭＯＳ・ＦＥＴを採用しており、主ス
イッチング素子Ｑ₂ に並列に接続した抵抗Ｒ₁₁，Ｒ₁₂の
直列回路により振動回路ＶＢの振動電圧、この場合は主
スイッチング素子Ｑ₂ のドレイン・ソース間電圧Ｖ_Q2の
分圧電圧を検出し、これを反転回路ＩＮ₂ で反転した
後、発振回路ＯＳの出力端子ａの信号とともにアンド回
路ＡＮ₂ に加え、アンド回路ＡＮ₂ の出力端子ｆの信号
をオア回路ＯＲ₁ に入力している。このように構成する
と、主スイッチング素子Ｑ₁ がオフとなって抵抗Ｒ₁₁，
Ｒ₁₂の接続点の電圧がグラウンドレベルに低下したとき
にＡＮＤ回路ＡＮ₂ が開いて発振回路ＯＳからのパルス
信号のオア回路ＯＲ₁ を通して駆動回路ＤＲ₂ に加えら
れることになり、主スイッチング素子Ｑ₂ がオンとな
る。駆動回路ＤＲ₂ は、ノン・インバータ・バッファか
らなる。

【００２９】なお、この回路では、主スイッチング素子
Ｑ₂ に対する逆並列ダイオードは図示されていないが、
ＭＯＳ・ＦＥＴには寄生ダイオードとして存在する。こ
の実施例においても、図７で示した従来例と同様に主ス
イッチング素子Ｑ₁ がオフしてから、主スイッチング素
子Ｑ₂ がオンする構成となるため、主スイッチング素子
Ｑ₁ ，Ｑ₂ の同時オンを防止できる。

【００３０】以上の構成においても、帰還回路ＦＢ₃ を
図４のように接続することにより、図２で示した実施例
と同様の効果を得ることができる。以上のような構成に
おける各部のタイムチャートを図５に示す。図５（ａ）
は電流Ｉ_D1および電流Ｉ_Q1の波形を示し、同図（ｂ）は
電流Ｉ_D2および電流Ｉ_Q2の波形を示し、同図（ｃ）は発
振回路ＯＳの出力端子ａの信号電圧波形を示し、同図
（ｄ）はアンド回路ＡＮ ₁ の一方の入力端子ｂの信号電
圧波形を示し、同図（ｅ）はアンド回路ＡＮ₁ の他方の
入力端子ｃの信号電圧波形を示し、同図（ｆ）はアンド
回路ＡＮ₁ の出力端子ｄの信号電圧波形を示し、同図
（ｇ）はアンド回路ＡＮ₂ の出力端子ｆの信号電圧波形
を示し、同図（ｈ）はオア回路ＯＲ₁ の出力端子ｅの信
号電圧波形を示し、同図（ｉ）は主スイッチング素子Ｑ
₂ のゲート電圧Ｖ_GS2 を示し、同図（ｊ）はインダクタ
Ｌ₁ の二次巻線ｎ₂ の誘起電圧Ｖ_n2の波形を示し、同図
（ｋ）は主スイッチング素子Ｑ₂ のドレイン電圧Ｖ_Q2の
波形を示している。

【００３１】つぎに、図５を参照しながら動作を説明す
る。主スイッチング素子Ｑ₂ がオンで主スイッチング素
子Ｑ₁ がオフの状態と主スイッチング素子Ｑ₂ がオフで
主スイッチング素子Ｑ₁ がオンの状態の繰り返し動作に
よるインバータ装置の発振動作の継続および帰還回路Ｆ
Ｂ₃ の動作は図２で示した実施例と同様であり、図５
（ｉ）に示すように、主スイッチング素子Ｑ₁ およびダ
イオードＤ₁ がオフ時、すなわち電流Ｉ_D2，Ｉ_Q2が流れ
ている場合は必ず主スイッチング素子Ｑ₂ のゲート電圧
Ｖ_GS2 が“High”レベルとなり、直流電源Ｅ₁ →ダイオ
ードＤ₁ →主スイッチング素子Ｑ₂ のループの過大な短
絡電流の発生を防止でき、主スイッチング素子Ｑ₁ ，Ｑ
₂ へのストレスの発生を防止できる。

【００３２】〔第３の実施例〕図４にこの発明の第２の
実施例のインバータ装置のブロック図を示す。この実施
例は、図４の実施例において、主スイッチング素子Ｑ₂
のドレイン端子を主スイッチング素子Ｑ₁ のベース端子
に接続するとともに、ダイオードＤ₅ を主スイッチング
素子Ｑ₁ のエミッタ・ベース間に順方向になるように接
続することによって、主スイッチング素子Ｑ₂ のオン時
には必ず主スイッチング素子Ｑ₁ をオフにするような構
成のインバータ装置にこの発明を適用したものである。
上記以外の点は図４の実施例と同様である。

【００３３】この実施例においては、図２で示した実施
例と同様の効果があり、さらにより信頼性の高いインバ
ータ装置を提供できる。

【００３４】

【発明の効果】この発明のインバータ装置によれば、第
３の帰還回路により振動回路に発生する振動電流もしく
は振動電圧を駆動回路に帰還しているので、発振回路か
らパルス信号が発生する前に一対の主スイッチング素子
の一方がオフとなった場合においても、少なくとも一対
の主スイッチング素子の一方のオフ後発振回路からパル
ス信号が発生するまでの期間一対の主スイッチング素子
の他方を強制的にオン駆動させることができる。この結
果、一対の主スイッチング素子の他方がオンとなる前に
一対の主スイッチング素子の一方に逆並列接続したダイ
オードに電流が流れるのを防止することができ、ダイオ
ードの逆回復電流が一対の主スイッチング素子の他方が
オンとなったときに電源短絡電流として流れるのを防止
することができる。したがって、主主スイッチング素子
へのストレスの発生を簡単な構成で防止できる。

【図面の簡単な説明】

【図１】この発明の第１の実施例のインバータ装置を示
すブロック図である。

【図２】この発明の第１の実施例のインバータ装置の具
体的な構成を示す回路図である。

【図３】第１の実施例のインバータ装置の各部のタイム
チャートである。

【図４】この発明の第２の実施例のインバータ装置の具
体的な構成を示す回路図である。

【図５】第２の実施例のインバータ装置の動作を示す各
部のタイムチャートである。

【図６】この発明の第３の実施例のインバータ装置の具
体的な構成を示す回路図である。

【図７】従来のインバータ装置の構成を示す回路図であ
る。

【図８】従来のインバータ装置の動作を示す各部のタイ
ムチャートである。

【図９】従来のインバータ装置の欠点を示す各部のタイ
ムチャートである。

【符号の説明】

Ｅ₁ 直流電源 Ｑ₁ ，Ｑ₂ 主スイッチング素子 Ｄ₁ ，Ｄ₂ ダイオード ＶＢ 振動回路 ＫＳ ＬＣ共振回路 ＬＤ 負荷 ＦＢ₁ 第１の帰還回路 ＦＢ₂ 第２の帰還回路 ＦＢ₃ 第３の帰還回路 ＯＳ 発振回路 ＤＲ₁ 駆動回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 直流電源と、直列接続状態で前記直流電
   源の両端間に接続した一対の主スイッチング素子と、前
   記一対の主スイッチング素子にそれぞれ逆並列接続した
   一対のダイオードと、ＬＣ共振回路および負荷よりなり
   前記一対の主スイッチング素子の一方に並列接続した振
   動回路と、一定周期のパルス信号を発生する発振回路
   と、このパルス発振回路から発生するパルス信号に応答
   して前記一対の主スイッチング素子の他方をオン駆動す
   る駆動回路と、前記振動回路に発生する振動電流もしく
   は振動電圧を前記一対の主スイッチング素子の一方に帰
   還することにより前記一対の主スイッチング素子の他方
   のオフ後に前記一対の主スイッチング素子の一方をオン
   駆動する第１の帰還回路と、前記振動回路に発生する振
   動電流もしくは振動電圧を前記駆動回路に帰還すること
   により前記一対の主スイッチング素子の他方の駆動を前
   記一対の主スイッチング素子の一方がオフとなるまで停
   止させる第２の帰還回路と、前記振動回路に発生する振
   動電流もしくは振動電圧を前記駆動回路に帰還すること
   により少なくとも前記一対の主スイッチング素子の一方
   のオフ後前記発振回路からパルス信号が発生するまでの
   期間前記一対の主スイッチング素子の他方を強制的にオ
   ン駆動させる第３の帰還回路とを備えたインバータ装
   置。