JPH0591776A - モータ制御回路 - Google Patents

モータ制御回路

Info

Publication number
JPH0591776A
JPH0591776A JP3249227A JP24922791A JPH0591776A JP H0591776 A JPH0591776 A JP H0591776A JP 3249227 A JP3249227 A JP 3249227A JP 24922791 A JP24922791 A JP 24922791A JP H0591776 A JPH0591776 A JP H0591776A
Authority
JP
Japan
Prior art keywords
phase
signal
phase difference
output
comparison reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3249227A
Other languages
English (en)
Inventor
Koichi Izawa
浩一 井沢
Jiro Egawa
二郎 江川
Kenichi Komiya
研一 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3249227A priority Critical patent/JPH0591776A/ja
Publication of JPH0591776A publication Critical patent/JPH0591776A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Abstract

(57)【要約】 【目的】 位相比較基準信号と周波数信号との位相差が
所定範囲を外れた場合でもモータの位置制御を正確に行
うと共に、構成の簡単化を図ること。 【構成】 アップダウンカウンタ35は、位相比較基準
信号Sc及び周波数信号Sfの位相差が所定範囲−π〜
+πを外れたとき、並びにこの状態から位相差が所定量
ずつ増減する毎に、その位相差の進み及び遅れ状態に応
じてアップカウント動作及びダウンカウント動作の何れ
かを選択的に行う。これにより、アップダウンカウンタ
35の計数値は、前記位相差が所定範囲にあるときのみ
初期値「0」となる。信号発生手段41は、カウンタ3
5の計数値が「0」以外の期間、つまり位相差が所定範
囲を外れた期間には、一定値の位相制御信号SVを継続
的に出力し、カウンタ35の計数値が「0」の期間、つ
まり位相差が所定範囲にある期間には、位相制御信号S
Vのレベルをその位相差に応じて変化させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、モータの同期化制御を
行うためのモータ制御回路に関する。
【0002】
【従来の技術】DCモータのような非同期モータを利用
した回転送り機構に用いられるモータ制御回路の一例と
して、従来より、図3のような回路構成のものが提供さ
れている。
【0003】図3において、モータ1の回転軸には、例
えば周波数発電機より成るエンコーダ2が機械的に結合
されており、このエンコーダ2からは、モータ1の回転
子の位置及び回転速度を示す周波数信号Sfが出力され
る。上記周波数信号Sfは、F−V変換器(周波数−電
圧変換器)3によりその周波数に比例した電圧レベルの
速度制御信号SV1 に変換されると共に、位相比較器4
に与えられる。この位相比較器4は、位相比較基準信号
Scと周波数信号Sfとの位相差を比較し、その差に応
じた位相制御信号SV2 をローパスフィルタ(LPF)
5を介して出力する。
【0004】このように出力された各制御信号SV1 、
SV2 は、加算器6にて加算されてモータ駆動回路とし
ての増幅器7に供給されるものであり、その増幅出力に
応じてモータ1の入力電圧または電流が変化されること
により、位相比較基準信号Scの位相に対しモータ1の
回転子の位置を示す周波数信号Sfの位相が同期化する
ように制御される。
【0005】
【発明が解決しようとする課題】上述した位相比較器4
は、位相比較基準信号Scの立上がり位相に対する周波
数信号Sfの立上がり位相の進み及び遅れ状態を判定す
るためのもので、例えば図4に示すように構成される。
【0006】この図4において、Dフリップフロップ8
は、周波数信号Sfの立上がりタイミングで「H」レベ
ル信号(データ端子Dに端子+Vccから与えられている
信号)をラッチすると共に、位相比較基準信号Scが
「H」レベルにある状態で優先的にリセット(ラッチ解
除)されるものである。従って、このDフリップフロッ
プ8は、図5のタイミングチャート中(c)に示すよう
に、位相比較基準信号Scの立上がり位相に対して、−
π〜+πの範囲(位相比較基準信号Scの1周期を2π
とした範囲)にある周波数信号Sfの立上がり位相が進
んでいる状態において、端子Qから「H」レベル信号を
出力する。
【0007】また、Dフリップフロップ9は、位相比較
基準信号Scの立上がりタイミングで「H」レベル信号
をラッチすると共に、周波数信号Sfが「H」レベルに
ある状態で優先的にリセットされるものである。従っ
て、このDフリップフロップ9は、図5(d)に示すよ
うに、周波数信号Sfの立上がり位相を基準とした所定
の進み位相範囲(その立上がり前において周波数信号S
fが「L」レベル状態にある範囲)に位相比較基準信号
Scの立上がりがある状態、換言すれば、位相比較基準
信号Scの立上がり位相を基準とした所定の遅れ位相範
囲に周波数信号Sfの立上がりがある状態において、端
子Qから「H」レベル信号を出力する。
【0008】進み位相検出用のDフリップフロップ8の
出力は、OR回路10を介してスリーステートバッファ
(以下単にバッファと呼ぶ)11のゲート端子に与えら
れ、遅れ位相検出用のDフリップフロップ9の出力は、
同じくOR回路10を介してバッファ11のゲート端子
に与えられると共に、そのバッファ11の入力端子にも
与えられる。
【0009】この結果、バッファ11の出力は、図5
(e)に示すように、周波数信号Sfの立上がり位相が
位相比較基準信号Scの立上がり位相に対し−π〜+π
の範囲において進んでいる期間に「L」レベル、周波数
信号Sfの位相が位相比較基準信号Scに対し−π〜+
πの範囲において遅れている期間に「H」レベル、その
他の期間にZレベル(ハイインピーダンス状態)を呈す
る。
【0010】このような位相比較器4の出力は、前記図
3のローパスフィルタ5を介して出力されることによ
り、図6(a)に実線で示すように、位相比較基準信号
Sc及び周波数信号Sfの位相差ΔFが−π〜+πの範
囲においてその位相差ΔFに応じた直線的な変化を示す
位相制御信号SV2 として供給されることになる。
【0011】ところが、モータ1の負荷トルクが急激に
変動するなどの異常があった場合には、位相比較基準信
号Sc及び周波数信号Sfの位相差ΔFが−π〜+πの
範囲を外れることが往々にしてある。具体的には、例え
ば図5に示すように、位相比較基準信号Scの7周期目
において7周期目の周波数信号Sfが入力されず、位相
比較基準信号Scの8周期目において初めて7周期目の
周波数信号Sfが入力される状態が考えられる。
【0012】このような状態となったときには、位相比
較器4は、8周期目の位相比較基準信号Scと7周期目
の周波数信号Sfとの比較動作を行うようになり、その
位相比較結果は、本来必要な位相差データより2πだけ
ずれたものとなる。斯かる位相のずれは、進み方向或は
遅れ方向にさらに拡大することがあり、このため図6
(a)に破線で示すように、位相比較基準信号Sc及び
周波数信号Sfの位相差ΔFが−π〜+πの範囲より2
πの整数倍だけずれた各範囲においても、その−π〜+
πの範囲と同等の位相制御信号SV2 が得られてしまう
場合がある。
【0013】しかして、モータ1を利用した回転送り機
構を実現する場合には、位相比較基準信号Scによって
仮想的に示される位置にモータ1の回転子が存するよう
な位置制御を行う必要があるが、前述のように位相比較
基準信号Sc及び周波数信号Sfの位相差ΔFが−π〜
+πの範囲を外れた場合でも、これと同等の位相制御信
号SV2 が得られてしまうため、本来の位置から外れた
状態でモータ1の位置制御が行われてしまうことにな
る。
【0014】このような現象を実例を挙げて説明する
に、図6(b)には、モータ1の位置制御が理想的に行
われた場合の位相比較基準信号Sc及び周波数信号Sf
の位相差ΔFの変化状態を実線で示しているが、例えば
同図(b)に二点鎖線で示すように、上記位相差ΔFが
+5π〜+7πの範囲で収束するようにモータ1の位置
制御が行われてしまう場合があり、このような状態に陥
ったときには、モータ1の回転子を正常な位置へ制御で
きなくなる。
【0015】斯かる問題点に対処するために、従来で
は、図4中に示したような異常監視回路12を設けるこ
とが行われている。即ち、この異常監視回路12は、位
相比較基準信号Sc及び周波数信号Sfの各立上がりを
夫々独立してカウントするカウンタ13及び14と、こ
れらカウンタ13及び14の各カウント値の差が位相比
較基準信号Scの立下がり時点で「1」以上となったと
きに異常監視信号Saを発生する比較器15とを含んで
成るもので、この異常監視信号Saに基づいて上述した
異常状態を解消するように構成される。
【0016】しかしながら、このような異常監視回路1
2を設ける場合、その監視時間が比較的長く設定される
のが通常であるため、カウンタ13、14を大容量化す
る必要が生ずる。つまり、図5に示すように、位相比較
基準信号Scの7周期目で異常が発生した場合には、カ
ウンタ13、14は、3ビット(8カウント分)の容量
で済むが、例えば位相比較基準信号Scの800周期目
までの異常を監視する必要がある場合には、カウンタ1
3、14として10ビット(1024カウント分)の容
量のものが必要となり、さらに長い時間を監視するため
には、これに合わせてカウンタ13、14の容量を大幅
に増やす必要がある。
【0017】このため、従来構成のモータ制御回路で
は、モータ1の位置制御を正確に行うための回路構成の
大規模化が避けられず、また、異常監視回路12からフ
ィードバックされる異常監視信号Saに基づいて異常状
態を解消するための回路も必要であるため、全体の回路
構成の一層の大規模化を来たすものであった。
【0018】本発明は上記事情に鑑みてなされたもので
あり、その目的は、位相比較基準信号と周波数信号との
位相差が所定範囲を外れた場合でもモータの位置制御を
正確に行い得ると共に、回路構成の簡単化を実現できる
などの効果を奏するモータ制御回路を提供するにある。
【0019】
【課題を解決するための手段】本発明は上記目的を達成
するために、位相比較基準信号とモータの実際の回転速
度を示す周波数信号との位相差を比較し、この位相比較
結果に基づいた制御信号をモータ用駆動回路に供給する
モータ制御回路において、前記位相比較基準信号及び周
波数信号の位相差が所定範囲を越えた状態にあるときに
その位相差が所定量ずつ増減するのに応じてアップカウ
ント動作及びダウンカウント動作を選択的に行うアップ
ダウンカウンタを設けた上で、このアップダウンカウン
タのカウント値が初期値にある期間には前記制御信号レ
ベルを前記位相差に応じて変化させると共に初期値以外
にある期間には一定値の制御信号を継続的に出力する信
号発生手段を設ける構成としたものである。
【0020】
【作用】モータの回転速度が変動したときには、これに
追従して位相比較基準信号と周波数信号との位相差も変
化する。このような変化に伴い上記位相差が所定範囲を
越えた場合には、その位相差が所定量ずつ増減するのに
応じて、アップダウンカウンタがアップカウント動作及
びダウンカウント動作を選択的に行うようになる。これ
により、アップダウンカウンタは、位相比較基準信号と
周波数信号との位相差が所定範囲を外れた状態では、そ
のカウント値を初期値以外に維持するが、その位相差が
所定範囲に収束したときには、カウント値を初期値に戻
すように機能する。
【0021】信号発生手段は、アップダウンカウンタの
カウント値が初期値以外にある期間、つまり位相比較基
準信号及び周波数信号の位相差が所定範囲を外れた期間
には、モータ用駆動回路に対し一定値の制御信号を継続
的に出力するから、この制御信号によるモータ制御に応
じて上記位相差が前述した所定範囲に収束するようにな
る。また、信号発生手段は、アップダウンカウンタのカ
ウント値が初期値にある期間、つまり前記位相差が所定
範囲にある期間には、モータ用駆動回路に与える制御信
号レベルを前記位相差に応じて変化させることによって
モータの回転位置制御を行う。
【0022】つまり、位相比較基準信号と周波数信号と
の位相差が所定範囲を外れた場合でも、その位相差が所
定範囲に収束するようなモータ制御が行われると共に、
上記位相差が所定範囲に収束した状態では、その範囲内
での位相差の変動に応じたモータ制御が行われるもので
あり、以てモータの回転位置制御を精度良く行い得るよ
うになる。
【0023】
【実施例】以下、本発明の一実施例について図1及び図
2を参照しながら説明するに、本実施例は、前記図3に
おける位相比較器4に代えて図1に示す位相比較器16
を設けたことに特徴を有するものであるから、図3に関
する説明のうち、位相比較器4以外の説明はそのまま援
用することにする。
【0024】図1に示す位相比較器16において、Dフ
リップフロップ17は、周波数信号Sfの立上がりタイ
ミングで「H」レベル信号をラッチすると共に、位相比
較基準信号Scが「H」レベルにある状態で優先的にリ
セット(ラッチ解除)される。Dフリップフロップ18
は、位相比較基準信号Scの立上がりタイミングで
「H」レベル信号をラッチすると共に、周波数信号Sf
が「H」レベルにある状態で優先的にリセットされる。
【0025】これにより、図2のタイミングチャートに
示すように、位相比較基準信号Scの立上がり位相に対
して、所定範囲たる−π〜+πの範囲(位相比較基準信
号Scの1周期を2πとした範囲)にある周波数信号S
fの立上がり位相が進んでいる状態においては、Dフリ
ップフロップ17の端子Qから「H」レベル信号が出力
される(図2(c)参照)。また、周波数信号Sfの立
上がり位相を基準とした所定の進み位相範囲(その立上
がり前において周波数信号Sfが「L」レベル状態にあ
る範囲)に位相比較基準信号Scの立上がりがある状
態、換言すれば、位相比較基準信号Scの立上がり位相
を基準とした所定の遅れ位相範囲に周波数信号Sfの立
上がりがある状態においては、Dフリップフロップ18
の端子Qから「H」レベル信号が出力されることになる
(図2(d)参照)。
【0026】上記Dフリップフロップ17の出力は、マ
ルチプレクサ19の端子Aに与えられ、Dフリップフロ
ップ18の出力は、マルチプレクサ20の端子Aに与え
られる。これらマルチプレクサ19、20は、セレクト
端子Mに「H」レベル信号が入力された状態で端子Aに
対する入力信号を選択し、セレクト端子Mに「L」レベ
ル信号が入力された状態で端子Bに対する入力信号を選
択する構成となっている。
【0027】上記マルチプレクサ19の出力は、OR回
路21を介してスリーステートバッファ(以下単にバッ
ファと呼ぶ)22のゲート端子に与えられ、マルチプレ
クサ20の出力は、同じくOR回路21を介してバッフ
ァ22のゲート端子に与えられると共に、そのバッファ
22の入力端子にも与えられるものであり、このバッフ
ァ22の出力は後述する位相制御信号SVとして図3に
示すローパスフィルタ5に与えられる。
【0028】R−Sフリップフロップ23は、リセット
入力端子Rに位相比較基準信号Scをインバータ24を
介して受けると共に、セット入力端子Sに周波数信号S
fを受けるように接続される。
【0029】一方の入力端子が反転入力端子として構成
されたAND回路25は、その反転入力端子に位相比較
基準信号Scを受けると共に、他方の入力端子に周波数
信号Sfを受けるように接続される。AND回路26
は、一方の入力端子に位相比較基準信号Scを受けると
共に、他方の入力端子に前記R−Sフリップフロップ2
3の出力を受けるように接続される。R−Sフリップフ
ロップ27は、上記AND回路25及び26の各出力を
夫々セット入力端子S及びリセット入力端子Rに受ける
ように接続される。
【0030】Dフリップフロップ28は、そのクロック
端子CKに周波数信号Sfを受けると共に、データ端子
Dに前記R−Sフリップフロップ23の出力を受けるよ
うになっており、その出力をAND回路29の一方の入
力端子に与える。上記AND回路29は、他方の入力端
子に周波数信号Sfを受けるようになっており、その出
力をマルチプレクサ30の端子Aに与える。
【0031】Dフリップフロップ31は、そのクロック
端子CKに位相比較基準信号Scをインバータ32を介
して受けると共に、データ端子DにR−Sフリップフロ
ップ23の出力をインバータ33を介して受けるように
なっており、その出力をAND回路34の一方の入力端
子に与える。上記AND回路34は、他方の入力端子に
前記インバータ32を通じて出力される位相比較基準信
号Scを受けるようになっており、その出力をマルチプ
レクサ30の端子Bに与える。
【0032】尚、このマルチプレクサ30は、セレクト
端子Mに「H」レベル信号が入力された状態で端子Aに
対する入力信号を選択し、セレクト端子Mに「L」レベ
ル信号が入力された状態で端子Bに対する入力信号を選
択する構成のものである。
【0033】さて、4ビットのアップダウンカウンタ3
5は、そのクロック端子CKにマルチプレクサ30の出
力を受けると共に、セレクト端子U/Dに前記R−Sフ
リップフロップ23の出力を受けるようになっており、
セレクト端子U/Dに「H」レベル信号を受けた状態で
アップカウント動作を行うと共に、セレクト端子U/D
に「L」レベル信号を受けた状態でダウンカウント動作
を行う構成となっている。尚、このアップダウンカウン
タ35は、リセット端子Rにリセット信号を受けたとき
に初期化されるようになっている。
【0034】このアップダウンカウンタ35の各出力端
子Q1 〜Q4 は、多入力NOR回路36の各入力端子に
接続されている。従って、このNOR回路36からは、
アップダウンカウンタ35のカウント値が初期値である
「0」の状態時のみ「H」レベルとなる位相レディ信号
Srが出力されるものであり、この位相レディ信号Sr
は、前記マルチプレクサ19、20の各セレクト端子M
に与えられると共に、AND回路37の一方に入力端子
に与えれる。
【0035】上記AND回路37は、他方の入力端子に
周波数信号Sfを受けるようになっており、その出力を
Dフリップフロップ38のクロック端子CKに与える。
このDフリップフロップ38は、そのデータ端子Dに前
記R−Sフリップフロップ27の出力をインバータ39
を介して受けるようになっており、その出力は後述する
位相判別信号Sdとして利用される。この場合、上記位
相判別信号Sdは、前記マルチプレクサ19の端子Bに
インバータ40を介して与えられると共に、前記マルチ
プレクサ20の端子Bに直接的に与えられる。
【0036】尚、上述したDフリップフロップ17、1
8、38、マルチプレクサ19、20、OR回路21、
バッファ22、R−Sフリップフロップ27、NOR回
路36などによって、本発明でいう信号発生手段41が
構成されるものである。
【0037】次に、上記のように構成された位相比較器
16の作用について、図2及び従来例の説明で用いた前
記図6も参照しながら説明する。
【0038】位相比較基準信号Scと周波数信号Sfと
の関係が、例えば図2(a)、(b)に示すような状態
で変化する場合には、進み位相検出用のDフリップフロ
ップ17及び遅れ位相検出用のDフリップフロップ18
から、夫々図2(c)及び(d)に示すようなタイミン
グで「H」レベル信号が出力される。また、インバータ
24、32の各出力は図2(e)に示すように変化す
る。
【0039】R−Sフリップフロップ23は、周波数信
号Sfの立上がりでセットされると共に、インバータ2
4の出力の立上がり(位相比較基準信号Scの立下が
り)でリセットされるようになり、その出力は図2
(f)に示すように変化する。
【0040】AND回路25の出力は、図2(g)に示
すように、位相比較基準信号Scが「L」レベルで且つ
周波数信号Sfが「H」レベルの状態時のみ「H」レベ
ルに立上がる波形となる。また、AND回路26の出力
は、図2(h)に示すように、位相比較基準信号Sc及
びR−Sフリップフロップ23の出力が双方とも「H」
レベルの状態時のみ「H」レベルに立上がる波形とな
る。
【0041】R−Sフリップフロップ27は、AND回
路25の出力の立上がりによってセットされると共に、
AND回路26の出力の立上がりによってリセットされ
るようになり、その出力は図2(i)に示すように変化
し、これに応じてインバータ39の出力は図2(j)に
示すように変化する。
【0042】Dフリップフロップ28は、周波数信号S
fの立上がりタイミング毎に、R−Sフリップフロップ
23からの出力信号をラッチするようになり、その出力
は図2(k)に示すように変化する。従って、このDフ
リップフロップ28の出力と周波数信号Sfのアンド条
件をとるAND回路29の出力は、図2(l)に示す状
態となる。
【0043】Dフリップフロップ31は、インバータ3
2の出力の立上がりタイミング(位相比較基準信号Sc
の立下がりタイミング)毎に、R−Sフリップフロップ
23からインバータ33により反転されて与えられる信
号をラッチするようになり、その出力は図2(m)に示
すように変化する。従って、このDフリップフロップ3
1の出力とインバータ32の出力のアンド条件をとるA
ND回路34の出力は、図2(n)に示す状態となる。
【0044】マルチプレクサ30は、R−Sフリップフ
ロップ23から「H」レベル信号が出力された状態でA
ND回路29からの出力を選択し、R−Sフリップフロ
ップ23から「L」レベル信号が出力された状態でAN
D回路34からの出力を選択するものであり、その出力
端子Qからは図2(o)に示すようなタイミングでカウ
ントパルスPcが出力されてアップダウンカウンタ35
のクロック端子CKに与えられる。
【0045】即ち、このカウントパルスPcは、位相比
較基準信号Sc及び周波数信号Sfの位相差ΔFが所定
範囲−π〜+πから外れたときに出力されると共に、こ
の状態から位相差ΔFが2πを越えて増減する毎に出力
されるものである。
【0046】従って、アップダウンカウンタ35は、上
記カウントパルスPcの立上がりをカウントするように
なり、R−Sフリップフロップ23からの出力が「H」
レベルのときにアップカウント動作を行い、「L」レベ
ルのときにダウンカウント動作を行う。
【0047】具体的には、図2の例においては、1発目
及び2発目のカウントパルスPcの各立上がりタイミン
グ(位相比較基準信号Sc及び周波数信号Sfの位相差
ΔFが+π〜+3πの範囲に増加したとき、並びに位相
差ΔFが+3π〜+5πの範囲に増加したとき)におい
て、R−Sフリップフロップ23の出力は「L」レベル
であるからダウンカウント動作を行い、3発目及び4発
目のカウントパルスPcの各立上がりタイミング(前記
位相差ΔFが+π〜+3πの範囲に減少したとき、並び
に位相差ΔFが−π〜+πの範囲に減少したとき)にお
いて、R−Sフリップフロップ23の出力は「H」レベ
ルであるからアップカウント動作を行う。従って、この
場合には、アップダウンカウンタ35のカウント値は図
2(p)に示すように変化する。
【0048】これにより、NOR回路36から出力され
る位相レディ信号Srは、図2(q)に示すように、ア
ップダウンカウンタ35のカウント値が初期値である
「0」の状態時、つまり位相比較基準信号Scと周波数
信号Sfとの位相差ΔFが所定範囲たる−π〜+πの範
囲にある状態時のみ「H」レベルとなり、上記カウント
値が初期値以外にある状態時、つまり上記位相差ΔFが
−π〜+πの範囲を外れた状態時には「L」レベルとな
る。
【0049】この結果、上記位相レディ信号Srと周波
数信号Sfのアンド条件をとるAND回路37の出力
は、図2(r)のように変化し、そのAND回路37の
出力の立上がりタイミング毎にインバータ39からの出
力信号をラッチするDフリップフロップ38からは、図
2(s)に示すようなタイミングで立上がる位相判別信
号Sdが出力される。
【0050】マルチプレクサ19は、位相レディ信号S
rが「H」レベルにある状態(位相比較基準信号Scと
周波数信号Sfとの位相差ΔFが−π〜+πの範囲にあ
る状態)において、Dフリップフロップ17からの出力
を選択し、位相レディ信号Srが「L」レベルにある状
態(上記位相差ΔFが−π〜+πの範囲から外れた状
態)において、インバータ40により反転されて与えら
れる位相判別信号Sdを選択するものであり、その出力
は図2(t)に示すような状態となる。
【0051】マルチプレクサ20は、位相レディ信号S
rが「H」レベルにある状態において、Dフリップフロ
ップ18からの出力を選択し、位相レディ信号Srが
「L」レベルにある状態において、位相判別信号Sdを
選択するものであり、その出力は図2(u)に示すよう
な状態となる。
【0052】この結果、バッファ22から出力される位
相制御信号SVは、図2(v)に示すように、マルチプ
レクサ19のみから「H」レベル信号が出力された期
間、つまり周波数信号Sfの位相が位相比較基準信号S
cに対し進んでいる期間に「L」レベル、マルチプレク
サ20のみから「H」レベル信号が出力された期間、つ
まり周波数信号Sfの位相が位相比較基準信号Scに対
し進んでいる期間に「H」レベル、その他の期間にZレ
ベル(ハイインピーダンス状態)を呈するようになる。
【0053】以上要するに、上記した本実施例の構成に
よれば、位相比較基準信号Scと周波数信号Sfとの間
に位相差ΔFが生じている状態では、その位相差ΔFの
内容(進みか遅れか)に応じたレベルの位相制御信号S
Vが出力されることになる。この場合において、位相差
ΔFが所定範囲−π〜+πを外れた期間には、一定値の
位相制御信号SVが継続的に出力されるから、この信号
SVに基づいたモータ1の制御に応じて上記位相差ΔF
が−π〜+πの範囲に収束するようになる。また、位相
差が所定範囲−π〜+πにある期間には、位相制御信号
SVのレベルがその位相差ΔFに応じて変化されること
になり、これによりモータ1の回転位置制御が行われ
る。
【0054】従って、例えば図6(b)に実線で示すよ
うに、位相比較基準信号Sc及び周波数信号Sfの位相
差ΔFが+5π以上に拡大するような場合でも、その位
相差ΔFを所定範囲に収束させる制御を確実に行い得る
ようになり、所定範囲−π〜+πにおいてモータ1の回
転子の位置制御を正確に行い得るようになる。
【0055】また、上記のような制御を行うのに重要な
役目を果たすアップダウンカウンタ35は、前記位相差
ΔFが所定範囲たる−π〜+πの範囲を外れた異常状態
時のみカウント動作を行う構成であるから、小容量のも
ので済むようになり、従来のように回路構成の大規模化
を招く虞がなくなるものである。
【0056】しかも、モータ1に急激な負荷変動などの
異常が起きて位相比較基準信号Sc及び周波数信号Sf
の位相差ΔFが所定範囲を外れた状態では、その異常状
態を位相レディ信号Srによって検出できると共に、そ
の位相ずれの起きた方向(進みか遅れか)を位相判別信
号Sdによって検出でき、しかもアップダウンカウンタ
35のカウント値に基づいて上記位相ずれの量を検出で
きるようになるから、それらの検出結果に基づいて上記
異常状態の解析などを行うことが可能になるという利点
もある。
【0057】尚、上記実施例では、4ビットのアップダ
ウンカウンタ35を利用したから、位相比較基準信号S
c及び周波数信号Sfの位相差ΔFが±15カウント相
当範囲まで拡大した異常状態まで対処できるものである
が、そのカウンタ35のビット数を上げることにより、
さらに広範囲の異常状態に対処可能となり、この逆に位
相差ΔFの変動範囲が小さい場合には、アップダウンカ
ウンタ35のビット数を下げることにより、回路構成の
一層の簡単化を図り得るものである。
【0058】また、上記実施例では、位相比較器16と
して主要部にフリップフロップを利用した構成のものを
例に挙げたが、主要部に他の構成を利用した位相比較器
にも同様に適用できるものである。
【0059】
【発明の効果】本発明によれば以上の説明によって明ら
かなように、モータの実際の回転速度を示す位相比較基
準信号と周波数信号との比較結果に基づいてモータ制御
を行うようにしたモータ制御回路において、前記位相比
較基準信号及び周波数信号の位相差が所定範囲を越えた
状態を検出するための要素としてアップダウンカウンタ
を利用すると共に、上記検出位相差が所定範囲にあると
きにはモータ用駆動回路に与える制御信号レベルをその
位相差に応じて変化させると共に検出位相差が所定範囲
外にある期間には一定値の制御信号を継続的に出力する
信号発生手段を設ける構成としたので、モータの負荷ト
ルク変動などに起因して位相比較基準信号と周波数信号
との位相差が所定範囲を外れた場合でも、その位相差を
速やかに適正範囲に収束させることができて、モータの
位置制御を正確に行い得るようになり、しかも前記アッ
プダウンカウンタの容量を大きくする必要がなくなるか
ら、回路構成の簡単化をも実現できるようになる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す要部の機能ブロック図
【図2】作用説明用のタイミングチャート
【図3】従来構成を説明するための機能ブロック図
【図4】要部の機能ブロック図
【図5】作用説明用のタイミングチャート
【図6】作用説明用の信号波形図
【符号の説明】
図中、1はモータ、2はエンコーダ、7は増幅器、16
は位相比較器、17、18、28、31、38はDフリ
ップフロップ、19、20、30はマルチプレクサ、2
3、27はR−Sフリップフロップ、35はアップダウ
ンカウンタ、36はNOR回路、41は信号発生手段を
示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 位相比較基準信号とモータの回転速度に
    応じて変化する周波数信号との位相差を比較し、この位
    相比較結果に基づいた制御信号を前記モータ用の駆動回
    路に供給するモータ制御回路において、 前記位相比較基準信号及び周波数信号の位相差が所定範
    囲を越えた状態にあるときには、その位相差が所定量ず
    つ増減するのに応じてアップカウント動作及びダウンカ
    ウント動作を選択的に行うアップダウンカウンタと、 このアップダウンカウンタのカウント値が初期値にある
    期間には前記制御信号レベルを前記位相差に応じて変化
    させると共に、上記カウント値が初期値以外にある期間
    には一定値の制御信号を継続的に出力する信号発生手段
    とを備えたことを特徴とするモータ制御回路。
JP3249227A 1991-09-27 1991-09-27 モータ制御回路 Pending JPH0591776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3249227A JPH0591776A (ja) 1991-09-27 1991-09-27 モータ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3249227A JPH0591776A (ja) 1991-09-27 1991-09-27 モータ制御回路

Publications (1)

Publication Number Publication Date
JPH0591776A true JPH0591776A (ja) 1993-04-09

Family

ID=17189814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3249227A Pending JPH0591776A (ja) 1991-09-27 1991-09-27 モータ制御回路

Country Status (1)

Country Link
JP (1) JPH0591776A (ja)

Similar Documents

Publication Publication Date Title
JP4754578B2 (ja) 位相比較器及び位相調整回路
JP3619466B2 (ja) 半導体装置
US11868193B2 (en) System and method for compensating for a droop event
JPH0591776A (ja) モータ制御回路
JP3672674B2 (ja) モータ制御装置
JPS61189460A (ja) 速度検出器の故障検出方法
JP2697626B2 (ja) 位相同期回路のロック検出器
JP3253581B2 (ja) ディジタルpll回路
JP2925813B2 (ja) モータ駆動装置
JP3132611B2 (ja) トリガ回路
KR0154386B1 (ko) 광디스크 장치의 스핀들모터 제어신호 생성장치
JP2002026704A (ja) クロック異常検出装置及びその方法
JP3151865B2 (ja) 同期検出回路
JPS61207967A (ja) 電動機の速度制御装置
JP2736702B2 (ja) 非同期検出回路
JP2859452B2 (ja) モータ制御回路
JP2864779B2 (ja) パルス入力回路
JPS63237101A (ja) クロツク動作装置
KR920003518B1 (ko) 클럭 위상비교를 이용한 에러검출 회로
JPH08172380A (ja) クロック作成回路におけるカウンタの制御方法
JPH06120812A (ja) 半導体集積回路
JPH01243869A (ja) 記録再生装置のスピンドルモータ回転数制御装置
JPH0254884B2 (ja)
JP2003018137A (ja) 非同期検出回路
JPH1062454A (ja) ピーク電圧検出回路