JPH0254884B2 - - Google Patents
Info
- Publication number
- JPH0254884B2 JPH0254884B2 JP57164520A JP16452082A JPH0254884B2 JP H0254884 B2 JPH0254884 B2 JP H0254884B2 JP 57164520 A JP57164520 A JP 57164520A JP 16452082 A JP16452082 A JP 16452082A JP H0254884 B2 JPH0254884 B2 JP H0254884B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- synchronization
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24404—Interpolation using high frequency signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、波長λのスケールに対する相対移動
量に応じたキヤリア周波数cの位相変調信号（以
下本明細書においてはPM信号と略記する）に基
づいて上記移動量のデイジタル検出を行う位相変
調方式の上記スケールに対して（１／ｎ）λなる
分解能を得る変位量検出回路の改良に関する。
量に応じたキヤリア周波数cの位相変調信号（以
下本明細書においてはPM信号と略記する）に基
づいて上記移動量のデイジタル検出を行う位相変
調方式の上記スケールに対して（１／ｎ）λなる
分解能を得る変位量検出回路の改良に関する。
［背景技術とその問題点］
PM信号を得て、変位量を知るデイジタル式の
変位量検出回路においては、応答速度と分解能を
両立させるには種々の困難があり、複数のキヤリ
ア周波数から用途、目的に応じたキヤリア周波数
を選択して用いるのが通例であつた。
変位量検出回路においては、応答速度と分解能を
両立させるには種々の困難があり、複数のキヤリ
ア周波数から用途、目的に応じたキヤリア周波数
を選択して用いるのが通例であつた。
今、スケールの記録波長をλ、キヤリア周波数
をc、変位量をｘとおけば、PM信号ePMは、 ePM＝EPMsin（ωcｔ＋2πx／λ） …(1) ただし、ωc＝2πc で表される。(1)式において、スケール記録波長λ
に対し、分解能Ｒが必要とすれば、 Ｒ＝λ／ｎ …(2) ただし、ｎは正の整数 それ故、キヤリア周波数cの１周期内の位相変
化2πに対して、１／ｎの分解能を得ることであ
り、換言すれば、cの１周期Tc（＝１／c）に対
して、１／ｎの時間分解能を持つことである。し
たがつて、分解能Ｒ（＝λ／ｎ）を得るためには、ck ＝（λ／Ｒ）・c＝ｎ・c …(3) なるクロツク周波数が必要である。
をc、変位量をｘとおけば、PM信号ePMは、 ePM＝EPMsin（ωcｔ＋2πx／λ） …(1) ただし、ωc＝2πc で表される。(1)式において、スケール記録波長λ
に対し、分解能Ｒが必要とすれば、 Ｒ＝λ／ｎ …(2) ただし、ｎは正の整数 それ故、キヤリア周波数cの１周期内の位相変
化2πに対して、１／ｎの分解能を得ることであ
り、換言すれば、cの１周期Tc（＝１／c）に対
して、１／ｎの時間分解能を持つことである。し
たがつて、分解能Ｒ（＝λ／ｎ）を得るためには、ck ＝（λ／Ｒ）・c＝ｎ・c …(3) なるクロツク周波数が必要である。
分解能Ｒを高める、すなわちλ／Ｒを小さくす
るためには、スケールに対応してλは一定である
から、ｎを大きくしなければならず、従つて(3)式
によれば高いクロツク周波数が必要なことを示し
ており、このことは高速の論理素子が必要となる
ことを意味している。
るためには、スケールに対応してλは一定である
から、ｎを大きくしなければならず、従つて(3)式
によれば高いクロツク周波数が必要なことを示し
ており、このことは高速の論理素子が必要となる
ことを意味している。
一方、応答速度に関しては、速度VMで移動中
の状態を考えると(1)式は、 ePM＝EPMsin2π（c＋VM／λ）ｔ ＝EPMsin2π（c＋△c）ｔ …(4) のように変形される。この式は、△cが取り得る
最大値△MAXがcであることを考慮すれば明らか
なように、応答速度VMを高めるには、cを高く
選ぶ必要があることを示している。cを高くする
と、分解能を高めるために、内挿クロツク周波数
がckをさらに高くしなければならず、信号処理
が難しくなるばかりでなく、Ｃ−MOSIC等の低
電力論理素子や大規模集積回路LSIの採用が困難
になり、システムの低消費電力化やローコスト化
を図ることができなくなつてしまう。また、複数
のキヤリア周波数を用いることは回路を複雑にす
るという欠点がある。
の状態を考えると(1)式は、 ePM＝EPMsin2π（c＋VM／λ）ｔ ＝EPMsin2π（c＋△c）ｔ …(4) のように変形される。この式は、△cが取り得る
最大値△MAXがcであることを考慮すれば明らか
なように、応答速度VMを高めるには、cを高く
選ぶ必要があることを示している。cを高くする
と、分解能を高めるために、内挿クロツク周波数
がckをさらに高くしなければならず、信号処理
が難しくなるばかりでなく、Ｃ−MOSIC等の低
電力論理素子や大規模集積回路LSIの採用が困難
になり、システムの低消費電力化やローコスト化
を図ることができなくなつてしまう。また、複数
のキヤリア周波数を用いることは回路を複雑にす
るという欠点がある。
［発明の目的］
本発明の目的は、単一のキヤリア周波数を用い
て高分解能、高速応答性能を満たしながら低速論
理素子の適用を可能にし、システムの小型化、低
消費電力化、ローコスト化、および信頼性の向上
を図ることを可能にする、新規な構成の位相変調
型位置読取り装置における変位量検出回路を提供
することである。
て高分解能、高速応答性能を満たしながら低速論
理素子の適用を可能にし、システムの小型化、低
消費電力化、ローコスト化、および信頼性の向上
を図ることを可能にする、新規な構成の位相変調
型位置読取り装置における変位量検出回路を提供
することである。
［発明の概要］
上記目的を達成するために、本発明による変位
量検出回路は、（ｎ／ｍ）cなる周波数のクロツ
ク信号を用いて（ｍ／ｎ）λなる分解能の移動信
号を得るための主内挿部と、ncの周波数のクロ
ツク信号で動作し、変位（ｍ／ｎ）λ間を（１／
ｎ）λ単位に分割する副内挿回路を備えることを
要旨とする。
量検出回路は、（ｎ／ｍ）cなる周波数のクロツ
ク信号を用いて（ｍ／ｎ）λなる分解能の移動信
号を得るための主内挿部と、ncの周波数のクロ
ツク信号で動作し、変位（ｍ／ｎ）λ間を（１／
ｎ）λ単位に分割する副内挿回路を備えることを
要旨とする。
［実施例］
以下に、図面を参照しながら、実施例を用いて
本発明を一層詳細に説明するが、それらは例示に
過ぎず、本発明の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。
本発明を一層詳細に説明するが、それらは例示に
過ぎず、本発明の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。
第１図は本発明による変位量検出回路の基本的
構成を示すブロツク図である。
構成を示すブロツク図である。
波形整形されたキヤリア周波数cのPM信号
（以下本明細書においてはＳ信号と略記する）は、
内挿回路のクロツク信号CK2とは非同期に生起す
るので、第１の同期化回路１に加えられ、ncな
る周波数のクロツク信号CK1と同期をとられる。
次に、第１の同期化回路１の出力は、第２の同期
化回路２へ導かれ、（ｎ／ｍ）cなる周波数のク
ロツク信号と同期がとられる。３は、従来より用
いられている主内挿回路で、例えば特公昭50−
28032号あるいは特開昭57−30909号、特開昭57−
514号に記載された回路が用いられ、上記第２の
同期化回路２の出力から（ｎ／ｍ）cなる周波数
のクロツク信号を用いて（ｍ／ｎ）λなる分解能
を有する方向弁別された出力パルス６を得る。
（以下本明細書においてはＳ信号と略記する）は、
内挿回路のクロツク信号CK2とは非同期に生起す
るので、第１の同期化回路１に加えられ、ncな
る周波数のクロツク信号CK1と同期をとられる。
次に、第１の同期化回路１の出力は、第２の同期
化回路２へ導かれ、（ｎ／ｍ）cなる周波数のク
ロツク信号と同期がとられる。３は、従来より用
いられている主内挿回路で、例えば特公昭50−
28032号あるいは特開昭57−30909号、特開昭57−
514号に記載された回路が用いられ、上記第２の
同期化回路２の出力から（ｎ／ｍ）cなる周波数
のクロツク信号を用いて（ｍ／ｎ）λなる分解能
を有する方向弁別された出力パルス６を得る。
主内挿回路３は上記公報に開示されているよう
にcの一周期時間（１／c）において、（ｎ／ｍ）
cのクロツクパルスを内挿するので、そのクロツ
クパルス（ｎ／ｍ）cの１パルス分の位相変化
（時間変化）が上記分解能（ｍ／ｎ）λに相当す
る変位に対応している。
にcの一周期時間（１／c）において、（ｎ／ｍ）
cのクロツクパルスを内挿するので、そのクロツ
クパルス（ｎ／ｍ）cの１パルス分の位相変化
（時間変化）が上記分解能（ｍ／ｎ）λに相当す
る変位に対応している。
さて主内挿回路３は上述したように（ｎ／ｍ）
cの周波数のクロツク信号を用いるため、その分
解能に対応する区間（ｍ／ｎ）λ、即ち上記クロ
ツク信号の１パルスに対応する区間内の変位には
応答せず、この区間は不感区間となる。
cの周波数のクロツク信号を用いるため、その分
解能に対応する区間（ｍ／ｎ）λ、即ち上記クロ
ツク信号の１パルスに対応する区間内の変位には
応答せず、この区間は不感区間となる。
従来はこのため更に分解能を上げるべく前述し
たようにクロツク周波数を増大せしめていたが、
本発明ではクロツク周波数の増大をさけるため副
内挿回路を用いる。
たようにクロツク周波数を増大せしめていたが、
本発明ではクロツク周波数の増大をさけるため副
内挿回路を用いる。
この副内挿回路は上記不感区間である（ｎ／
ｍ）λの区間において（１／ｎ）λの分解能を得
ようとするもので、第１、第２の同期化回路１，
２、ゲート回路４及びｍ進カウンタ５から構成さ
れる。第１の同期化回路１および第２の同期化回
路２で同期化された２ケのＳ信号S1，S2は、周波
数ncのクロツク信号CK1とともにゲート回路４
に加えられる。このゲート回路４は、（ｎ／ｍ）
cのクロツク信号CK2の１周期内すなわち（ｍ／
ｎ）λ間におけるS1信号の位置に応じて０〜ｍ−
１ケのパルスを出力する。これはとりもなおさ
ず、（ｍ／ｎ）λ間を１／ｍに分割（内挿）した
ことであり、ゲート回路４の出力をｍ進カウンタ
５に接続し、このカウント出力７と、内挿回路３
の出力６を同時に演算することによりλ／ｎの分
解能を有する信号が得られること明らかである。
ｍ）λの区間において（１／ｎ）λの分解能を得
ようとするもので、第１、第２の同期化回路１，
２、ゲート回路４及びｍ進カウンタ５から構成さ
れる。第１の同期化回路１および第２の同期化回
路２で同期化された２ケのＳ信号S1，S2は、周波
数ncのクロツク信号CK1とともにゲート回路４
に加えられる。このゲート回路４は、（ｎ／ｍ）
cのクロツク信号CK2の１周期内すなわち（ｍ／
ｎ）λ間におけるS1信号の位置に応じて０〜ｍ−
１ケのパルスを出力する。これはとりもなおさ
ず、（ｍ／ｎ）λ間を１／ｍに分割（内挿）した
ことであり、ゲート回路４の出力をｍ進カウンタ
５に接続し、このカウント出力７と、内挿回路３
の出力６を同時に演算することによりλ／ｎの分
解能を有する信号が得られること明らかである。
以下具体例をもとにより詳細に説明する。
第２図は、マイクロコンピユータ等を用いたシ
ステムと組み合わせるのに最適な本発明の応用例
の構成を示すブロツク図で、同期化回路８，９，
１０、ゲート回路１１，１２及びカウンタ１３か
ら成るデータ出力型の副内挿回路を構成してい
る。マグネスケールを用いた変位量の検出システ
ムにおいては、一般にスケール波長λが、200μ
ｍのものが多く使用される。分解能1μｍを、キ
ヤリア周波数c＝50kHzで実現するためには、ｎ
＝200、故に10MHzのクロツク信号が必要になる。
実施例ではｍ＝10に選ばれており、例えば特開昭
57−514号に記載されている主内挿部で10μｍの
分解能を、本発明に係る副内挿部で1μｍの分解
能を得ている。
ステムと組み合わせるのに最適な本発明の応用例
の構成を示すブロツク図で、同期化回路８，９，
１０、ゲート回路１１，１２及びカウンタ１３か
ら成るデータ出力型の副内挿回路を構成してい
る。マグネスケールを用いた変位量の検出システ
ムにおいては、一般にスケール波長λが、200μ
ｍのものが多く使用される。分解能1μｍを、キ
ヤリア周波数c＝50kHzで実現するためには、ｎ
＝200、故に10MHzのクロツク信号が必要になる。
実施例ではｍ＝10に選ばれており、例えば特開昭
57−514号に記載されている主内挿部で10μｍの
分解能を、本発明に係る副内挿部で1μｍの分解
能を得ている。
第２図において、８及び９は前記第１の同期化
回路に相当する２段に構成した同期化回路で、
PM信号に対応する非同期信号SINを10MHzのクロ
ツク信号CK1で同期化する。同期化回路８の出力
SY1D信号は、主内挿回路へ加えられるクロツク
信号CK2の１区間、すなわち10μｍの区間中のど
の位置で上記SIN信号が活性（Lowアクテイブ）
になつたかを示す信号であり、立ち下がりエツジ
が参照される。１０は第２の同期化回路である
が、同期パルスとして1MHzのクロツク信号CK2
が用いられており、その出力SY1M信号は、CK2
とともに公知の主内挿回路１４へ入力されてい
る。
回路に相当する２段に構成した同期化回路で、
PM信号に対応する非同期信号SINを10MHzのクロ
ツク信号CK1で同期化する。同期化回路８の出力
SY1D信号は、主内挿回路へ加えられるクロツク
信号CK2の１区間、すなわち10μｍの区間中のど
の位置で上記SIN信号が活性（Lowアクテイブ）
になつたかを示す信号であり、立ち下がりエツジ
が参照される。１０は第２の同期化回路である
が、同期パルスとして1MHzのクロツク信号CK2
が用いられており、その出力SY1M信号は、CK2
とともに公知の主内挿回路１４へ入力されてい
る。
１１はゲート回路で、SY2D信号が活性化し、
SY1M信号が活性化するまでの期間、すなわち
SY2Dが“Ｌ”で、SY1M信号が“Ｈ”の前記主内
挿回路の不感区間に対応する区間に内挿される
CK1信号、すなわちCP信号を出力する。
SY1M信号が活性化するまでの期間、すなわち
SY2Dが“Ｌ”で、SY1M信号が“Ｈ”の前記主内
挿回路の不感区間に対応する区間に内挿される
CK1信号、すなわちCP信号を出力する。
前述のように、CK2信号の１区間、10μｍのど
の位置でSIN信号が活性化したかを検出するため
には、本来SY1D信号を参照すべきであるが、回
路構成を簡単にするために、SY2D信号が用いら
れている。
の位置でSIN信号が活性化したかを検出するため
には、本来SY1D信号を参照すべきであるが、回
路構成を簡単にするために、SY2D信号が用いら
れている。
１２のゲート回路は、前記ｍ進カウンタに相当
する４ビツト・バイナリ・カウンタ１３の初期化
を行うためのプリセツト・パルスPRを発生する
制御回路で、SY1D信号が立ち下がつた次のCK1
のタイミングで、１個のパルスを出力する。この
出力で、CP信号をカウントするカウンタ１３は、
１にプリセツトされ、SY2D信号の参照によつて
間引きされたCPパルスを補正する。
する４ビツト・バイナリ・カウンタ１３の初期化
を行うためのプリセツト・パルスPRを発生する
制御回路で、SY1D信号が立ち下がつた次のCK1
のタイミングで、１個のパルスを出力する。この
出力で、CP信号をカウントするカウンタ１３は、
１にプリセツトされ、SY2D信号の参照によつて
間引きされたCPパルスを補正する。
第３図は、主内挿回路１４で検出できない前記
不感区間における微小な変位が生じた時の様子を
示したもので、T1期間は静止で、T2期間にCK1
信号３パルス分、すなわち3μｍ相当の変位が生
じた時のタイミング・チヤートを示している。t0
で、SIN信号が立ち下がると、CK1信号に同期し
てSY1D信号が立ち下がり、CK1信号１パルス分
の時間遅れを持つてSY2D信号も立ち下がる。こ
のSY1D信号が“Ｌ”で、SY2D信号が“Ｈ”の期
間に発生するパルスPRは、カウンタ１３を１に
プリセツトし、SY2D信号が“Ｌ”で、SY1M信号
が“Ｈ”の期間に発生するパルスCPより１だけ
大きい値、すなわちSY1D信号を参照した場合に
相当する分だけカウンタ１３の計数を行わせる。
第３図の例ではカウンタ１３はt0後のCPパルス
終了時点で、６を計数しており、次のt1タイミン
グで初期化されるまでこの値を保持する。t1期間
では、静止状態を保つているので、タイミングt1
でも全く同様な動作を行うが、T2サイクルでの
変位は、タイミングt2以後でのカウンタ１３の値
が、同様の手順によつて３を計数していることに
よつて3μｍ相当の変位が検出される。
不感区間における微小な変位が生じた時の様子を
示したもので、T1期間は静止で、T2期間にCK1
信号３パルス分、すなわち3μｍ相当の変位が生
じた時のタイミング・チヤートを示している。t0
で、SIN信号が立ち下がると、CK1信号に同期し
てSY1D信号が立ち下がり、CK1信号１パルス分
の時間遅れを持つてSY2D信号も立ち下がる。こ
のSY1D信号が“Ｌ”で、SY2D信号が“Ｈ”の期
間に発生するパルスPRは、カウンタ１３を１に
プリセツトし、SY2D信号が“Ｌ”で、SY1M信号
が“Ｈ”の期間に発生するパルスCPより１だけ
大きい値、すなわちSY1D信号を参照した場合に
相当する分だけカウンタ１３の計数を行わせる。
第３図の例ではカウンタ１３はt0後のCPパルス
終了時点で、６を計数しており、次のt1タイミン
グで初期化されるまでこの値を保持する。t1期間
では、静止状態を保つているので、タイミングt1
でも全く同様な動作を行うが、T2サイクルでの
変位は、タイミングt2以後でのカウンタ１３の値
が、同様の手順によつて３を計数していることに
よつて3μｍ相当の変位が検出される。
次に、副内挿回路を含めた本発明による実際の
変位検出方法について説明する。特開昭57−514
号に詳細に述べているように主内挿回路は、SIN
信号の各周期毎に、検出される移動量をインクリ
メンタル量のデータ出力形式で出力する。したが
つて、実際の累積移動量を測定するためにはSIN
信号の各周期毎に出力されるインクリメンタルな
データを加算することによつて得られる。主内挿
回路の分解能は10μｍ単位であり、この量子化単
位を少しでも越えると、10μｍの移動があつたこ
ととして判断される。一方、副内挿回路はSIN信
号の各周期毎に主内挿回路で検出できないCK2ク
ロツク１区間、すなわち前記不感区間である10μ
ｍ区間内での実際の微小変位量をアブソリユート
的に表現しているデータを出力する。すなわち、
副内挿回路は、実際の変位を1μｍ単位で検出し
ており、カウンタ１３の値は主内挿回路が余分に
検出した移動量（1μｍ単位）に対応する正確な
値であるから、実際の移動量を得るためには、測
定すべきタイミングで、主内挿回路から得られた
10μｍ単位のインクリメンタル移動量の累積値か
ら、そのタイミングで得られた副内挿回路のカウ
ンタ１３の値（1μｍ単位）を減算することによ
つて、1μｍ分解能での正確な累積移動量を知る
ことができる。
変位検出方法について説明する。特開昭57−514
号に詳細に述べているように主内挿回路は、SIN
信号の各周期毎に、検出される移動量をインクリ
メンタル量のデータ出力形式で出力する。したが
つて、実際の累積移動量を測定するためにはSIN
信号の各周期毎に出力されるインクリメンタルな
データを加算することによつて得られる。主内挿
回路の分解能は10μｍ単位であり、この量子化単
位を少しでも越えると、10μｍの移動があつたこ
ととして判断される。一方、副内挿回路はSIN信
号の各周期毎に主内挿回路で検出できないCK2ク
ロツク１区間、すなわち前記不感区間である10μ
ｍ区間内での実際の微小変位量をアブソリユート
的に表現しているデータを出力する。すなわち、
副内挿回路は、実際の変位を1μｍ単位で検出し
ており、カウンタ１３の値は主内挿回路が余分に
検出した移動量（1μｍ単位）に対応する正確な
値であるから、実際の移動量を得るためには、測
定すべきタイミングで、主内挿回路から得られた
10μｍ単位のインクリメンタル移動量の累積値か
ら、そのタイミングで得られた副内挿回路のカウ
ンタ１３の値（1μｍ単位）を減算することによ
つて、1μｍ分解能での正確な累積移動量を知る
ことができる。
［発明の効果］
以上説明した通り、本発明によれば、次のよう
な効果が得られる。
な効果が得られる。
１ 主内挿回路のクロツク周波数を高くすること
なしに分解能の向上を図ることができる。
なしに分解能の向上を図ることができる。
２ 従来応答速度と、分解能の兼ね合いから複数
のキヤリア周波数を用いていたが、すべての応
用に対して単一のキヤリア周波数のみで対処で
き、システム相互間の互換正が完全に保たれ
る。
のキヤリア周波数を用いていたが、すべての応
用に対して単一のキヤリア周波数のみで対処で
き、システム相互間の互換正が完全に保たれ
る。
３ 本発明で必要な追加素子は、カウンタ、フリ
ツプフロツプ等若干の部品のみであり、従来よ
り用いられている基本構成に対して追加回路と
して扱うことができ、本発明によつて追加され
る回路の有無に拘らず、同一の処理形式を採用
できる。
ツプフロツプ等若干の部品のみであり、従来よ
り用いられている基本構成に対して追加回路と
して扱うことができ、本発明によつて追加され
る回路の有無に拘らず、同一の処理形式を採用
できる。
第１図は本発明による変位量検出回路の基本的
構成を示すブロツク図、第２図はマイクロコンピ
ユータ等を用いたシステムと組み合わせるのに最
適な本発明の一応用例の構成を示すブロツク図、
第３図は第２図に示す装置のタイミングチヤート
である。 １……第１の同期化回路、２……第２の同期化
回路、３……主内挿回路、４……ゲート回路、５
……ｍ進カウンタ、６……主内挿回路の出力、７
……ｍ進カウンタの出力、８〜１０……同期化回
路、１１，１２……ゲート回路、１３……12進バ
イナリ・カウンタ、１４……主内挿回路。
構成を示すブロツク図、第２図はマイクロコンピ
ユータ等を用いたシステムと組み合わせるのに最
適な本発明の一応用例の構成を示すブロツク図、
第３図は第２図に示す装置のタイミングチヤート
である。 １……第１の同期化回路、２……第２の同期化
回路、３……主内挿回路、４……ゲート回路、５
……ｍ進カウンタ、６……主内挿回路の出力、７
……ｍ進カウンタの出力、８〜１０……同期化回
路、１１，１２……ゲート回路、１３……12進バ
イナリ・カウンタ、１４……主内挿回路。
Claims (1)
- 【特許請求の範囲】 １ 波長λのスケールに対する相対移動量に応じ
たキヤリア周波数cの位相変調信号に基づいて変
位量の検出を行う位相変調方式の変位量検出装置
において、 上記位相変調信号をncの周波数の第１のクロ
ツク信号と同期をとる第１の同期化回路、該第１
の同期化回路の出力信号を（ｎ／ｍ）cの周波数
の第２のクロツク信号と同期をとる第２の同期化
回路、第１のクロツク信号、第１及び第２の同期
化回路の出力信号が入力され、第２のクロツク信
号の１周期内における第１の同期化回路の出力信
号の位置に応じて０〜ｍ−１個のパルスを出力す
るゲート回路及び該ゲート回路の出力パルスを計
数するｍ進カウンタとから成る副内挿回路と、 上記第２の同期化回路の出力信号と第２のクロ
ツク信号から（ｍ／ｎ）λなる分解能を有する前
記変位量に対応した移動信号を出力する主内挿回
路と、を備えたことを特徴とする変位量検出回
路。 ２ 前記第１の同期化回路が２段の同期化回路か
ら成り、かつ各段の同期化回路の出力信号及び第
１のクロツク信号から前記カウンタを初期値１に
初期化する制御回路を備えたことを特徴とする特
許請求の範囲第１項記載の変位量検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16452082A JPS5952711A (ja) | 1982-09-20 | 1982-09-20 | 変位量検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16452082A JPS5952711A (ja) | 1982-09-20 | 1982-09-20 | 変位量検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952711A JPS5952711A (ja) | 1984-03-27 |
| JPH0254884B2 true JPH0254884B2 (ja) | 1990-11-22 |
Family
ID=15794720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16452082A Granted JPS5952711A (ja) | 1982-09-20 | 1982-09-20 | 変位量検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466999U (ja) * | 1990-10-24 | 1992-06-15 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658094B2 (ja) * | 1996-07-26 | 2005-06-08 | キヤノン株式会社 | 電気内挿装置及びそれを用いた位置情報検出装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554851B2 (ja) * | 1972-06-30 | 1980-02-01 | ||
| JPS5697825A (en) * | 1979-12-31 | 1981-08-06 | Sony Corp | Interpolation processing circuit |
| JPS57514A (en) * | 1980-05-31 | 1982-01-05 | Sony Corp | Interpolation processing circuit |
-
1982
- 1982-09-20 JP JP16452082A patent/JPS5952711A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466999U (ja) * | 1990-10-24 | 1992-06-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5952711A (ja) | 1984-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331669A (en) | Asynchronous pulse converter | |
| US5198750A (en) | Extremely wide range frequency measurement method | |
| JPH0254884B2 (ja) | ||
| JP2637800B2 (ja) | 同期機能不全検出 | |
| KR20010034344A (ko) | 펄스 에지 검출기 | |
| JP3125556B2 (ja) | 多相クロック時間計測回路 | |
| US5287045A (en) | Fully digital apparatus for controlling operation of electric motor | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP3484660B2 (ja) | バッファメモリ容量不足検出回路 | |
| JP3251316B2 (ja) | 同期信号生成回路及びこれを用いたａ／ｄコンバータ | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JPH01250723A (ja) | エンコーダ | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| JP2865673B2 (ja) | ディジタル位相同期回路 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JPS6324665Y2 (ja) | ||
| JP2620170B2 (ja) | 信号断検出回路 | |
| SU1478288A1 (ru) | Частотный цифровой дискриминатор | |
| JPH0214617A (ja) | カウンタ装置 | |
| JP2552909B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2734287B2 (ja) | サンプリングクロック情報生成回路 | |
| JPH0652179B2 (ja) | 内挿回路 | |
| JPS59204769A (ja) | 移動方向検出回路 | |
| JPH06125254A (ja) | クロック断検出回路 |