JPH0593080U - 高速信号用回路基板 - Google Patents

高速信号用回路基板

Info

Publication number
JPH0593080U
JPH0593080U JP3458892U JP3458892U JPH0593080U JP H0593080 U JPH0593080 U JP H0593080U JP 3458892 U JP3458892 U JP 3458892U JP 3458892 U JP3458892 U JP 3458892U JP H0593080 U JPH0593080 U JP H0593080U
Authority
JP
Japan
Prior art keywords
signal
layer
layers
circuit board
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3458892U
Other languages
English (en)
Inventor
利幸 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3458892U priority Critical patent/JPH0593080U/ja
Publication of JPH0593080U publication Critical patent/JPH0593080U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 回路基板に簡単なパターンを付加して高速信
号に対して反射の少ない伝送特性の優れた高速信号用回
路基板を提供する。 【構成】 複数層の信号層(s0〜s2)とGND層
(g1〜g3)とを有し、この信号層とGND層の層間
に信号層の導体がインピーダンス整合されるように厚さ
をコントロールして形成した誘電体層c1〜c6を有す
る多層の回路基板であって、信号ライン2a,2b間を
接続するVIA4が設けられたVIAランド3aの周囲
に、このVIAランドを囲むように形成したグランドパ
ターン5a;5bを有する構造とからなる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は回路基板特に高速信号を回路基板を介して伝送する高速信号用回路基 板に関するものである。
【0002】
【従来の技術】
図8〜図10は従来の高速信号用回路基板のVIA(バイア又はビアと呼ぶ) 部の3種の構造例を模式的に示す要部垂直断面図である。そして、図11〜図1 3はそれぞれ図8〜図10で示したA−A線,B−B線,C−C線に沿う各水平 断面図である。また、図14は図10のD−D線に沿う上面図である。
【0003】 ここで、図8の従来例は、グランド/電源層(以下GND層という)g1,g 2,g3を有し、GND層g1とGND層g2の間の信号層s1に信号伝送ライ ン(以下信号ラインという)2aを形成し、GND層g2とGND層g3の間の 信号層s2に信号ライン2bを有し、信号ライン2aと信号ライン2bとを、V IAランド3a,3b,3cを介して、VIA4で層間連結したものである。ま た、図9の従来例は、GND層g1及びg3を有し、これらのGND層の間に信 号層s1及びs2を設け、信号層s1に設けた信号ライン2aと信号層s2に設 けた信号ライン2bをVIAランド3a,3cを介してVIA4で層間連結した ものである。さらに、図10の従来例はGND層g2及びGND層g3を有し、 GND層g2の上下にそれぞれ信号層s0,s2を設け、信号層s0に形成した 信号ライン2cと信号層s2に形成した信号ライン2bとをVIAランド3d, 3b,3cを介してVIA4で層間連結した構成によってなるものである。
【0004】 そして、図8〜図10に示す従来例においては、信号を伝送する信号層とGN D層はいずれも導電体からなる導体層で形成されているが、信号層とGND層の 間には、信号層の導体がインピーダンス整合されるように、厚さを制御して形成 された誘電体層c1〜c6が介在することによって高速信号用回路基板が構成さ れるようになっている。なお、GNDライン1a,1b,1cはそれぞれGND 層g1,g2,g3に形成されたラインパターンである。
【0005】 上記のような図8〜図10における従来例のいずれにも共通して、信号ライン を層間接続するVIA4が図8及び図10場合のようにGND層g2の導体層を 貫通して形成される場合は、図12にみられるように、VIAランド3bの回り にGND層g2からなるGNDパターンが形成されている。しかしながら、図1 1,図13及び図14にみられるように、信号ライン2a,2b,2cの導体層 にはそれぞれVIAランド3a,3c,3dの回りにはGNDパターンが形成さ れていないものが使用されている。
【0006】
【考案が解決しようとする課題】
上記のような従来の高速信号用回路基板では、信号伝送ラインの導体層におい て、導波路にVIAのような不連続部があると信号の一部が反射する現象があり 、実際にはVIAランドの外周近傍で特に高速信号に対して信号の反射が著るし くなるので信号の伝送特性が悪化するということが問題となっていた。
【0007】 本考案は上述のような信号伝送用の導体層においてVIAランドの外周近傍で 信号の反射が発生し、高速信号の伝送特性が悪化するという問題点を除去するた めになされたもので、高速信号の伝送特性の優れた高速信号用回路基板の構造を 提供することを目的とするものである。
【0008】
【課題を解決するための手段】
本考案に係る高速信号用回路基板は、複数層の信号伝送用導体層とグランド/ 電源用導体層とを有し、この信号伝送用導体層とグランド/電源用導体層の層間 に、信号伝送用導体層の導体がインピーダンス整合されるように厚さを制御して 形成した誘電体層を有する回路基板であって、2つの信号伝送用導体層間を接続 するVIAが設けられた信号伝送用導体層のVIAランドの周囲にこのVIAラ ンドを囲むように形成したグランドパターンを有するものである。
【0009】
【作用】
本考案においては、信号を信号層間で接続するVIAの部分で信号層のVIA ランドの回りに、これを取囲むようにグランドパターンを形成していることによ り、信号層のあるVIAランドの外周近傍においてグランドパターンのない場合 に起る高速信号の反射が抑えられ、無反射での透過を促進するようになるから高 速信号の伝送特性を所望の優れた特性に保持できるようになる。
【0010】
【実施例】
図1は本考案による第一の実施例を模式的に示す要部垂直断面図である。そし て、図4,図5,図6は図1に示したそれぞれA−A線,B−B線,C−C線に 沿う水平断面図である。なお、実施例の説明図において、図8〜図14の従来例 と同一又は相当部分には同じ符号を付して示している。
【0011】 図1及び図4〜図6において、信号を伝送する導体層の信号層s1,s2とグ ランド/電源用の導体層のGND層g1,g2,g3の間に、信号ライン2a, 2bがインピーダンス整合されるように、厚さをコントロールされた誘電体層c 1〜c6が介在して多層基板からなる高速信号用回路基板を構成している。した がって、本実施例の主構成は図8の従来例に対応するものとなっている。
【0012】 この構成において、GND層g2を中間に挾んで配設された、信号層s1の信 号ライン2a及び信号層s2の信号ライン2bは、VIAランド3a,3b,3 cを介してVIA4で層間接続されている。この場合、図4,図6に示したよう に信号層s1及びs2のそれぞれVIAランド3a及び3cの回りに、このVI Aランドを囲むような格好からなるグランドパターン5a,5bがそれぞれ設け られている。なお、図5は特にこのようなグランドパターンは形成せず、図12 の従来例で図示したように、VIA3bはGND層g2で広く囲繞されている。 このように、VIAランド3a及びVIAランド3cを取りかこむように、グラ ンドパターン3a及び3cをそれぞれ信号層s1及びs2に設けたことにより、 VIA3a及び3cの外周近傍における信号の反射を押えることができるように なった。このため、特に高速信号の伝送特性を従来より著るしく向上させること ができた。
【0013】 また、図2は本考案の第二の実施例を模式的に示す要部垂直断面図である。図 にみられるように、2つのGND層g1及びg3の間に2層分の信号層s1及び s2が存在する場合の例である。したがって、本実施例の主構成は図9の従来例 に対応するものとなっている。図2のA−A線及びC−C線に沿う水平断面図は それぞれ図4及び図6に示されたものと同様であり、第一の実施例で説明したも のと同じ効果が得られる。
【0014】 さらに、図3は本考案による第三の実施例を模式的に示す要部垂直断面図であ る。図に示したように、多層基板の表層に信号層が存在する場合であり、その主 構成は図10の従来例に対応するものとなっている。図7は図3に示したD−D 線に沿う上面図を示すものである。図7にみられるように、VIAランド3dを 取りかこむように信号層s0にグランドパターン5cを設けたものである。この グランドパターンも図6にも示したグランドパターン5bとともに、第一の実施 例の場合とほぼ同様の効果が得られる。
【0015】 なお、上述のグランドパターンの形状は図4,図6,図7の実施例に示したパ ターンの形状に限定されないことはいうまでもない。
【0016】
【考案の効果】
以上のように本考案によれば、信号層とGND層の多層構造からなる高速信号 用回路基板において、2つの異なる層の信号ライン間をVIAで層間連結する信 号層にVIAランドの回りにこれを取りかこむようなグランドパターンを設けた ので、VIAランド周辺近傍における信号の反射を低減することができるように なった。このため、特に高速信号の伝送特性の向上が達成された。
【図面の簡単な説明】
【図1】本考案の第一の実施例を模式的に示す要部垂直
断面図である。
【図2】本考案による第二の実施例を示す要部垂直断面
図である。
【図3】本考案による第三の実施例を示す要部垂直断面
図である。
【図4】図1に示したA−A線に沿う水平断面図であ
る。
【図5】図1に示したB−B線に沿う水平断面図であ
る。
【図6】図1に示したC−C線に沿う水平断面図であ
る。
【図7】図3に示したD−D線に沿う上面図である。
【図8】高速信号用回路基板の一従来例を模式的に示す
要部垂直断面図である。
【図9】高速信号用回路基板の他の従来例を示す要部垂
直断面図である。
【図10】高速信号用回路基板の他の従来例を示す要部
垂直断面図である。
【図11】図8,図9に示したA−A線に沿う水平断面
図である。
【図12】図8,図10に示したB−B線に沿う水平断
面図である。
【図13】図8,図9,図10に示したC−C線に沿う
水平断面図である。
【図14】図10に示したD−D線に沿う上面図であ
る。
【符号の説明】
1a,1b,1c GNDライン(グランド/電源ライ
ン) 2a,2b,2c 信号ライン(信号伝送ライン) 3a,3b,3c,3d VIAランド 4 VIA 5a,5b,5c グランドパターン g1,g2,g3 GND層(グランド/電源層) s0,s1,s2 信号層 c1,c2,c3,c4,c5,c6 誘電体層

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 複数層の信号伝送用導体層とグランド/
    電源用導体層とを有する回路基板の前記信号伝送用導体
    層とグランド/電源用導体層の層間に、前記信号伝送用
    導体層における導体がインピーダンス整合されるように
    厚さを制御して形成した誘電体層を有する高速信号用回
    路基板において、 所定の前記信号伝送用導体層間を接続するVIAが設け
    られた前記信号伝送用導体層のVIAランドの周囲にこ
    のVIAランドを囲むように形成したグランドパターン
    を有することを特徴とする高速信号用回路基板。
JP3458892U 1992-05-25 1992-05-25 高速信号用回路基板 Pending JPH0593080U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3458892U JPH0593080U (ja) 1992-05-25 1992-05-25 高速信号用回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3458892U JPH0593080U (ja) 1992-05-25 1992-05-25 高速信号用回路基板

Publications (1)

Publication Number Publication Date
JPH0593080U true JPH0593080U (ja) 1993-12-17

Family

ID=12418490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3458892U Pending JPH0593080U (ja) 1992-05-25 1992-05-25 高速信号用回路基板

Country Status (1)

Country Link
JP (1) JPH0593080U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244010A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 回路基板の実装構造
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
JP2008211240A (ja) * 1998-10-16 2008-09-11 Matsushita Electric Ind Co Ltd 多層回路基板、その製造方法、および、その特性インピーダンス調整方法
JP2019161360A (ja) * 2018-03-09 2019-09-19 古河電気工業株式会社 高周波伝送線路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211240A (ja) * 1998-10-16 2008-09-11 Matsushita Electric Ind Co Ltd 多層回路基板、その製造方法、および、その特性インピーダンス調整方法
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
JP2005244010A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 回路基板の実装構造
JP2019161360A (ja) * 2018-03-09 2019-09-19 古河電気工業株式会社 高周波伝送線路

Similar Documents

Publication Publication Date Title
US6184478B1 (en) Printed wiring device with base layer having a grid pattern
JPS62154697U (ja)
JP6810001B2 (ja) 高周波伝送線路
JP2005277028A (ja) 高速伝送用基板構造
US20020036099A1 (en) Circuit board for transmitting signals, method for producing the same, and electronic device having the same
JPH0593080U (ja) 高速信号用回路基板
JP2015230799A (ja) コネクタ付きケーブル及びコネクタ
KR19980044215A (ko) 반도체소자의 배선구조 및 그 형성방법
CN100377626C (zh) 印刷电路板及其布线方法
US10129974B2 (en) Multi-layer circuit structure
JP2664589B2 (ja) 多層配線基板
JP2015035468A (ja) プリント回路基板
JP6978217B2 (ja) 層間伝送線路
CN218162982U (zh) 一种带有过孔反焊盘的高速印制线路板
JP2000353895A (ja) プリント配線板
JPS63260054A (ja) 半導体集積回路装置
JP2500155B2 (ja) 多層回路基板
CN222839876U (zh) 一种线路板
WO2020145303A1 (ja) 伝送線路構造体
KR100274782B1 (ko) 인쇄회로기판
JPH04142795A (ja) 多層配線基板
JP2003115704A (ja) 高周波回路
JPS6334324Y2 (ja)
JP2006245081A (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JPH08162853A (ja) スロットライン型シングルバランスミキサ