JPH0594159A - 液晶駆動装置 - Google Patents

液晶駆動装置

Info

Publication number
JPH0594159A
JPH0594159A JP4040913A JP4091392A JPH0594159A JP H0594159 A JPH0594159 A JP H0594159A JP 4040913 A JP4040913 A JP 4040913A JP 4091392 A JP4091392 A JP 4091392A JP H0594159 A JPH0594159 A JP H0594159A
Authority
JP
Japan
Prior art keywords
capacitance
liquid crystal
switch
group
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4040913A
Other languages
English (en)
Other versions
JP2743683B2 (ja
Inventor
Yoshito Date
義人 伊達
Shoichi Takeshita
昭一 竹下
Tetsuo Omori
哲郎 大森
Junji Nakatsuka
淳二 中塚
Yoshio Imamura
善雄 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JPH0594159A publication Critical patent/JPH0594159A/ja
Application granted granted Critical
Publication of JP2743683B2 publication Critical patent/JP2743683B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【目的】 高画質で、調整箇所を削減する液晶駆動装置
を提供する。 【構成】 コンピュータの液晶表示システムにおいて、
ディジタルの階調データをディジタルのまま極性を変え
る反転・非反転回路３１と、極性反転後のディジタルデ
ータを保持するデータラッチ３４と、データラッチ３４
の出力をＴＦＴ液晶パネル１に印加するアナログ信号レ
ベルに変換するＤＡコンバータ３６を備えている。この
構成により、駆動システムの回路構成を簡易にし、アナ
ログアンプ等を高速の表示データが通過することによる
表示品質の劣化、ゲイン・バイアス等の調整箇所を削減
することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はテレビジョン受像機、パ
ーソナルコンピュータ、ワークステーション等に用いる
液晶駆動装置に関するものである。
【０００２】
【従来の技術】近年、情報機器以外の通信機器やオーデ
ィオ、ビジュアル機器等においてもその信号処理形態は
アナログ信号処理からディジタルデータ信号処理に変遷
しつつある。さらにこれらの機器は小型軽量化及び低消
費電力化の傾向にある。それらの機器に使用される表示
器としては、従来の陰極線管（以下、ＣＲＴと記す）か
ら薄型軽量の液晶パネルが使用されるようになってきて
いる。例えば、パーソナルコンピュータ、ワークステー
ション、テレビジョン受像機、テレビジョン電話など
は、ディジタルでデータ信号処理がなされ、表示器とし
て液晶パネルを用いて小型軽量の機器を実現している。
ここで、液晶パネルに注目すると、液晶がＣＲＴに代わ
って表示器としての位置を占めるには、画質の向上と高
精細表示が達成されなければならない。画質では特に、
多色表示が可能なことが求められる。
【０００３】例えば、Ｒ，Ｇ，Ｂ各４ビット（４０９６
色）表示よりも自然色に近い、Ｒ，Ｇ，Ｂ各８ビット
（１６７０万色）表示が可能になれば、現在のＣＲＴ表
示のテレビ並の自然色に近い色調が得られ、液晶パネル
の用途は格段に広がる。また、高精細表示については、
高品位テレビジョン（ＨＤＴＶ）方式並みのドット数の
高精細液晶パネルが実現できれば、将来の画像映像分野
に対して液晶パネルは大きな役割を果たす。
【０００４】以上、述べた機器のディジタル化、小型軽
量化、低消費電力化への対応及び液晶パネルの将来性を
考慮した、多色化、高精細化に対応可能な新方式の液晶
駆動装置が求められている。
【０００５】従来、この種の薄膜トランジスタ（以下、
ＴＦＴと記す）液晶パネルを駆動する液晶駆動装置に
は、表示データをアナログ信号に変換してから信号を転
送し、そのアナログ信号を保持して出力するサンプルホ
ールド回路が使用されていた。以下、従来の液晶駆動装
置について図面を参照しながら説明する。
【０００６】図２１は従来の液晶駆動装置の構成図であ
る。図２１において、１はＴＦＴ液晶パネル、２は表示
コントローラ、３はＴＦＴ液晶パネル１のゲート電極を
制御するゲートドライバ、４はゲートドライバ３を制御
するために、表示コントローラ２から発生するゲートド
ライバ制御信号、５はディジタルの表示データを保持す
るビデオＲＡＭである。６は表示コントローラ２からビ
デオＲＡＭ５に対して発生する表示アドレス信号、７は
ビデオＲＡＭ５の保持された表示データを階調データ
（カラー液晶パネルの場合はカラーの階調データ）に変
換するＲＡＭ、８はＲＡＭ７からの階調データをアナロ
グ信号に変換するＤＡコンバータ、９はＤＡコンバータ
８の出力である階調データのアナログ信号を反転・非反
転するボルテージホロア等のアナログ回路で構成される
信号の反転・非反転回路である。１０は反転・非反転回
路９の出力信号をＴＦＴ液晶パネル１に印加するために
必要な電圧に昇圧するアンプ、１１はアンプ１０の利得
やバイアス電圧を調整するためのゲイン・バイアス調整
回路、１２はアンプ１０から出力される液晶表示信号で
ある。１３は低圧（約５Ｖ）で動作するシフトレジス
タ、１４はシフトレジスタ１３の出力電圧レベル（約５
Ｖ）を昇圧（約１０Ｖ）するレベルシフタ、１５は液晶
表示信号１２をサンプリングするＴＦＴ液晶パネル１の
水平画素数と同数のサンプルホールド回路である。１６
はサンプルホールド回路１５からサンプリングされた液
晶表示信号１２をＴＦＴ液晶パネル１に出力させるため
に、表示コントローラ２から発生する出力タイミング信
号、１７は表示コントローラ２から発生し、シフトレジ
スタ１３を動作させる転送クロック、１８は表示コント
ローラ２から発生し、シフトレジスタ１３が転送クロッ
ク１７によって転送する転送パルスである。
【０００７】以上のような構成を持つ従来の液晶駆動装
置について、以下、その動作を説明する。表示コントロ
ーラ２は、ゲートドライバ３に対し、ゲートドライバ制
御信号４を出力し、制御されたゲートドライバ３は、Ｔ
ＦＴ液晶パネル１の任意のラインの中の１ラインを有効
にする。また、表示コントローラ２は、表示アドレス信
号６によってビデオＲＡＭ５から表示データを読みだし
ている。
【０００８】ビデオＲＡＭ５に記憶されている表示デー
タは、ＲＡＭ７のアドレスデータであり、ＴＦＴ液晶パ
ネル１に印加する階調データ（またはカラーの階調デー
タ）にＲＡＭ７で変換される。これはデータ量の多い階
調データをルックアップテーブルとして機能するＲＡＭ
７に記憶させ、ビデオＲＡＭ５のメモリ量を削減するた
めである。また、表示階調レベル（または表示色）を変
更する際は、ＲＡＭ７の階調データのみを変更すればよ
く、迅速に変更することができる利点もある。
【０００９】変換された階調データは、ＤＡコンバータ
８によってアナログ信号に変換される。アナログ信号に
変換するのは、ＴＦＴ液晶パネル１の各画素に付随する
液晶容量へ表示信号を充放電するのをアナログ信号で行
うためである。アナログ信号に変換された表示信号は、
ボルテージホロア等で構成される反転・非反転回路９を
経由してアンプ１０に入力される。反転・非反転回路９
は液晶に印加する電圧の極性を周期的（一般的にはフレ
ーム単位）に反転させるもので、液晶を駆動する際に必
須の機能である。アンプ１０は、ＤＡコンバータ８から
出力されたアナログ信号を、ＴＦＴ液晶パネル１に印加
する電圧レベルまで昇圧（約１０Ｖ）するものである。
ゲイン・バイアス調整回路１１は、アンプ１０のゲイン
およびバイアスの調整を行い、液晶表示に最適な表示品
質を得るための回路である。
【００１０】ＴＦＴ液晶パネル１はＣＲＴと異なり、Ｔ
ＦＴの応答速度が遅いため水平周期単位で駆動する必要
がある。そのために、１ライン分の表示信号を保持して
同時に出力する線順次駆動を行う。
【００１１】アンプ１０から出力された液晶表示信号１
２は、サンプルホールド回路１５に入力され、サンプリ
ングされて保持される。サンプルホールド回路１５はＴ
ＦＴ液晶パネル１の水平画素数と同数あるため、アンプ
１０からの液晶表示信号１２は、シフトレジスタ１３で
指定されるサンプルホールド回路１５によって順次サン
プリングされる。
【００１２】シフトレジスタ１３はＴＦＴ液晶パネル１
の水平画素数と同数のビットがあり、表示コントローラ
２から発生する転送パルス１８を、転送クロック１７に
よって水平方向に順次転送する。シフトレジスタ１３か
らの出力転送パルスはレベルシフタ１４によって昇圧
（約１０Ｖ）され、サンプルホールド回路１５の１つを
指定し、液晶表示信号１２をサンプリングする。１ライ
ン分の表示信号がすべてサンプリングされると、表示コ
ントローラ２は出力タイミング信号１６をサンプルホー
ルド回路１５に出力し、サンプルホールド回路１５はＴ
ＦＴ液晶パネル１に印加するアナログ信号を出力する。
ＴＦＴ液晶パネル１に信号が印加されると、ゲートドラ
イバ３で指定された任意のラインの中の１ラインが表示
される。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
液晶駆動装置の構成では、ゲイン・バイアス調整回路１
１を持つアンプ１０を備えなければならず、適正な表示
品質を得るためには、ゲイン・バイアス回路１１に複数
の調整箇所が必要である。そのため、調整作業に要する
工程が量産化に対する妨げとなる。また、大画面表示を
行う場合、データ転送速度が高速となり、アナログ回路
であるＤＡコンバータ８、反転・非反転回路９、アンプ
１０を高速の表示信号が通過する。このため、表示信号
が歪んで、表示品質を劣化させ、多色化に必要な高分解
能が得られない。従って、たとえＤＡコンバータ８が８
ビットの分解能を持っていても、アナログ回路を通過し
た後の分解能が４ビット〜６ビット程度に低下すること
がある。
【００１４】さらに、高速・大振幅のアナログ回路は信
号のレベルに係わらず、内部回路に消費電流の大きなバ
イアス電源や基準電流源を持つため、常時大電流が流れ
ている。また、アナログ回路の電源電圧は、オペアンプ
の動作領域（ダイナミックレンジ）を充分得るために、
処理するアナログ信号の信号レベルに対して充分大きな
電圧を供給しなければならない。そのために、アナログ
回路は消費電力が大きくなり、液晶表示機器が小型軽量
であるにも係わらず、電源が大きくなるため携帯性が損
なわれ、かつバッテリーによる運用を行った場合、運用
時間も短くなってしまう。小型軽量化に関しては、高集
積化が進むディジタル回路に比較して、アナログ回路は
構成する部品が抵抗器、容量、可変抵抗器など多数存在
し、実装するために必要な面積が大きくなってしまう。
従来の液晶駆動装置では、以上のようにいくつもの課題
があった。
【００１５】本発明は上記従来の課題を解決するもの
で、調整箇所を減らして量産性を改善し、高い表示品質
が得られ、消費電力が小さく、実装面積の小さい液晶駆
動装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶駆動装置は、液晶パネルと、ディジタ
ル階調データを記憶する複数のデータラッチ手段と、前
記データラッチ手段の出力を前記液晶パネルに印加する
アナログ信号に変換する複数のＤＡコンバータを備えて
いる。
【００１７】
【作用】上記の構成によって、本発明の液晶駆動装置
は、表示データをディジタル信号でデータラッチし、液
晶パネルの直前のＤＡコンバータまでディジタル信号で
処理する。その後、比較的動作速度の遅い水平表示周期
でＤＡ変換するため、調整箇所の多いアナログ回路を削
除することができる。そのために、調整箇所が削減され
て量産時の調整工程が簡略化される。また、特に大画面
表示の場合、データ転送速度が高速であるにもかかわら
ず、表示データがディジタル信号であるため、表示デー
タを劣化させずに信号転送することで高い表示品質が得
られる。さらに、液晶パネルの直前のＤＡコンバータま
でディジタル回路で構成されるために、消費電力が小さ
く経済性及び携帯性に優れ、かつ実装面積も小さくする
こともでき、小型軽量の液晶駆動装置が実現できるもの
である。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【００１９】図１は、本発明の一実施例における液晶表
示装置である。図１において、１はＴＦＴ液晶パネル、
３はゲートドライバ、４はゲートドライバ制御信号、５
はビデオＲＡＭ、６は表示アドレス信号、７はＲＡＭで
ある。ここまでは従来の液晶表示装置と同じ構成であ
り、詳細な説明は省略する。３０は表示コントローラ、
３１はＲＡＭ７から出力されたディジタル階調データの
極性を、一定周期で反転する反転・非反転回路、３２は
ＴＦＴ液晶パネル１の水平表示画素数と同数のビットを
持つシフトレジスタ、３３は反転・非反転回路３１から
出力されるディジタル液晶表示データ、３４はディジタ
ル液晶表示データ３３を保持するデータラッチである。
３５はデータラッチ３４の出力電圧レベル（約５Ｖ）を
昇圧（約１０Ｖ）するレベルシフタ、３６はレベルシフ
タ３５の出力データをＴＦＴ液晶パネル１に印加するア
ナログ信号レベルに変換する調整不要のＤＡコンバー
タ、３７はＤＡコンバータ３６からＴＦＴ液晶パネル１
にアナログ信号を出力させるタイミングを決めるため
に、表示コントローラ３０から発生する出力タイミング
信号、３８は表示コントローラ２から発生し、シフトレ
ジスタ３２を動作させる転送クロック、３９は表示コン
トローラ２から発生し、シフトレジスタ３２が転送クロ
ック３８によって転送する転送パルスである。
【００２０】以上のような構成を持つ本発明の一実施例
の液晶駆動装置について、以下、その動作を説明する。
表示コントローラ３０はゲートドライバ３に対し、ゲー
トドライバ制御信号４を出力しており、ゲートドライバ
３はＴＦＴ液晶パネル１の任意のラインを有効にしてい
る。表示コントローラ３０は、表示アドレス信号６によ
ってビデオＲＡＭ５から表示データを読みだしている。
ビデオＲＡＭ５に記憶されている表示データは、ＲＡＭ
７のアドレスデータであり、ＲＡＭ７で階調データに変
換される。階調データは反転・非反転回路３１を経由
し、ディジタル液晶表示データ３３に変換される。
【００２１】ＴＦＴ液晶パネル１は、１ライン分の表示
データを保持して同時に出力する線順次駆動を行う。反
転・非反転回路３１から出力された液晶表示データ３３
は、データラッチ３４に入力され、ラッチされて保持さ
れる。データラッチ３４はＴＦＴ液晶パネル１の水平画
素数と同数あるため、反転・非反転回路３１からの液晶
表示データ３３はシフトレジスタ３２で指定されるデー
タラッチ３４に順次ラッチされる。
【００２２】シフトレジスタ３２は水平画素数と同数の
ビットがあり、表示コントローラ３０から発生する転送
パルス３９を、転送クロック３８によって水平方向に順
次転送する。シフトレジスタ３２の出力である転送パル
ス３９はデータラッチ３４の１つを指定し、液晶表示デ
ータ３３を順次ラッチしていく。ラッチされたデータは
レベルシフタ３５によって昇圧されてＤＡコンバータ３
６に入力される。１ライン分の表示データがすべてラッ
チされると、表示コントローラ３０は出力タイミング信
号３７をＤＡコンバータ３６に出力し、ＤＡコンバータ
３６はＴＦＴ液晶パネル１に印加するアナログ信号を出
力する。ＴＦＴ液晶パネル１にデータが印加されると、
ゲートドライバ３で指定された任意のラインの中の１ラ
インが表示される。
【００２３】このように本発明の一実施例における液晶
駆動装置によれば、ＤＡコンバータ３６をＴＦＴ液晶パ
ネル１の直前に配置して、ＲＡＭ７で変換された階調デ
ータはアナログ処理をすることなくディジタルのまま処
理するようにしてあるから、高速アナログ回路および調
整回路が省略でき、高品質の表示画質が得られる。
【００２４】また、ＴＦＴ液晶パネル１の水平画素数と
同数のデータラッチ３４と、データラッチ３４の出力を
ＴＦＴ液晶パネル１に印加するアナログ信号に変換する
水平画素数と同数の調整不要のＤＡコンバータ３６を設
けることで、アナログ回路を不要にし、アンプ等に必要
な調整箇所を削減して量産性を向上させることができ
る。
【００２５】また、ＴＦＴ液晶パネル１の画素に信号を
印加する直前で、ディジタル表示データをＤＡコンバー
タ３６によってアナログ信号に変換するため、特に大画
面表示の場合、データ転送速度が高速であるにもかかわ
らず、データを劣化させることなく、高い表示品質で表
示することができる。また、表示データを消費電力の大
きなアナログ回路を用いずに転送することで低消費電力
化が図れる。さらに、部品点数の多いアナログ回路に代
わって、高集積化の図れるディジタル回路で表示データ
を転送することで、実装面積を小さくすることができ、
小型軽量の優れた液晶駆動装置を実現できるものであ
る。
【００２６】次に、ＤＡコンバータを含むいくつかの具
体的な出力回路を備えた本発明の液晶駆動装置の実施例
を図面に基づいて説明する。
【００２７】図２は本発明の液晶駆動装置を構成する第
１の実施例における出力回路を示す構成図である。本実
施例の出力回路は、同一の容量値Ｃを有するｎ個の容量
Ｃ0、Ｃ1、…Ｃn-1よりなる容量群を有し、各容量Ｃ0、
Ｃ1、…Ｃn-1の一方の電極は接地されている。各容量Ｃ
0、Ｃ1、…Ｃn-1のもう一方の電極にはそれぞれスイッ
チＳ0、Ｓ1、…Ｓn-1の一方の端子が接続されている。
各スイッチＳ0、Ｓ1、…Ｓn-1は、それぞれ選択信号
Ｌ0、Ｌ1、…Ｌn-1によってオン・オフ制御され、他方
の端子は共通接続されている。
【００２８】また、この出力回路は３端子構成の演算増
幅器４１を有し、この演算増幅器４１の正入力端子Ｂに
は、入力信号４２が入力されている。共通接続されてい
る各スイッチＳ0、Ｓ1、…Ｓn-1の端子は、演算増幅器
４１の正入力端子Ｂに接続され、入力信号４２が入力さ
れている。また、演算増幅器４１の正入力端子Ｂは、充
電用スイッチ４３を介して電源ＶDDに接続されると共
に、放電用スイッチ４４を介して接地されている。充電
用スイッチ４３は充電用タイミング信号４５によってオ
ン・オフ制御され、放電用スイッチ４４は放電用タイミ
ング信号４６によってオン・オフ制御される。演算増幅
器４１の出力Ｙは、接続信号４７として、演算増幅器４
１の負入力端子Ａへ帰還されている。この出力回路から
の出力電圧は、出力端子Ｖoutから出力される。
【００２９】以上のような構成を有する液晶駆動装置の
出力回路の動作を説明する。まず、放電用タイミング信
号４６により放電用スイッチ４４をオン状態に、充電用
タイミング信号４５により充電用スイッチ４３をオフ状
態に設定する。次に、選択信号Ｌ0、Ｌ1、…Ｌn-1によ
って、すべてのスイッチＳ0、Ｓ1、…Ｓn-1をオン状態
に設定する。これにより、すべての容量Ｃ0、Ｃ1、…Ｃ
n-1の電荷が放電される。
【００３０】次に、放電用タイミング信号４６により放
電用スイッチ４４をオフ状態に設定し、選択信号Ｌ0、
Ｌ1、…Ｌn-1によって、スイッチＳ0、Ｓ1、…Ｓn-1の
うち、所定の数のスイッチをオン状態に設定する。次
に、充電用タイミング信号４５により、充電用スイッチ
４３をオン状態に設定すると、オン状態の所定のスイッ
チＳ0、Ｓ1、…Ｓn-1に従って、容量Ｃ0、Ｃ1、…Ｃn-1
のうち所定数の容量の充電が行われる。
【００３１】次に、充電用タイミング信号４５により充
電用スイッチ４３をオフ状態に設定し、更に選択信号Ｌ
0、Ｌ1、…Ｌn-1によって、すべてのスイッチＳ0、
Ｓ1、…Ｓn-1をオン状態に設定する。これにより、所定
数の容量に充電された電荷はすべての容量Ｃ0、Ｃ1、…
Ｃn-1に等しく分配されて平均化され、この平均化され
た電荷による電圧が発生する。このように発生した電圧
は、入力信号４２として演算増幅器４１の正入力端子Ｂ
に入力される。演算増幅器４１の出力Ｙは接続信号４５
として負入力端子Ａに入力されているため、演算増幅器
４１はゲイン０ｄＢの増幅器になっており、正入力端子
Ｂに入力された電圧はそのまま出力端子Ｖ outに出力さ
れる。
【００３２】ここで、例えば、スイッチＳ0、Ｓ1、…Ｓ
n-1のうち所定のスイッチがオン状態に設定され、ｎ個
の容量Ｃ0、Ｃ1、…Ｃn-1のうちＡ個の容量が充電され
ると、充電された電荷量Ｑは式（１）で表される。
【００３３】Ｑ＝Ａ×Ｃ×ＶDD （１） Ａ個の容量が充電された後、充電用スイッチ４３をオフ
状態に設定し、更にすべてのスイッチＳ0、Ｓ1、…Ｓ
n-1をオン状態に設定することにより、充電された電荷
が平均化された後も電荷量Ｑは一定であるから、得られ
る電圧をＶ0とすると、式（２）に示す関係が成り立
つ。
【００３４】Ｑ＝Ｎ×Ｃ×ＶO （２） 従って、式（１）及び（２）から、 ＶO＝（Ａ／Ｎ）×ＶDD （３） となる。
【００３５】以上のように本実施例によれば、電源ＶDD
から所定数の容量に供給された電荷が、すべての容量Ｃ
0、Ｃ1、…Ｃn-1に分配されて平均化されるので、充電
される容量の数を適宜選択することにより、多くの基準
電圧を設けることなく必要とする電圧を発生させること
ができる。従って、本実施例の液晶駆動装置によれば、
配線数が大幅に削減される。
【００３６】以上、説明したように、図２の実施例の出
力回路を有する液晶駆動装置は、同一の容量値を有する
複数の容量と、それらの容量のそれぞれに備えられたス
イッチ群とを備えているので、このスイッチ群の所定の
スイッチをオン状態にすることにより、所定数の容量に
電荷が充電される。次に、各容量への電荷の供給を絶
ち、この充電された電荷をすべての容量に分配して平均
化すると、これらすべての容量によって平均化された電
圧が得られる。この電圧を増幅器へ入力することによ
り、この平均化された電圧に比例した出力電圧が得られ
る。このように、本実施例の液晶駆動装置では、オン状
態にするスイッチの数を変えることにより、必要な電圧
を発生させることができ、従来のように多くの基準電圧
を設ける必要がない。従って、本実施例によれば、液晶
駆動装置における配線数、回路数等を低減することがで
きる。
【００３７】図３は本発明の液晶駆動装置を構成する第
２の実施例における出力回路を示す構成図である。本実
施例の出力回路は、８個の並列接続された容量ＣＰ0、
ＣＰ1、…ＣＰ7からなる容量群を有し、容量ＣＰ0、Ｃ
Ｐ1、…ＣＰK、…ＣＰ7の容量値は、それぞれ基準容量
値Ｃ、２Ｃ、…２kＣ、…１２８Ｃである。
【００３８】各容量ＣＰ0、ＣＰ1、…ＣＰ7のマイナス
側電極は、演算増幅器４１の負入力端子Ａに接続され、
各容量ＣＰ0、ＣＰ1、…ＣＰ7のプラス側電極は、それ
ぞれ放電用スイッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ7を介
して基準入力電圧を供給する電源−Ｖrefに接続されて
いる。更に、各容量ＣＰ0、ＣＰ1、…ＣＰ7のプラス側
電極には、それぞれ充電用スイッチＳＷＡ0、ＳＷＡ1、
…ＳＷＡ7の一方の端子が接続される。これらの充電用
スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ7は入力電圧をサ
ンプリングする際にオン状態に設定される。
【００３９】充電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷ
Ａ7の他方の端子には、それぞれディジタル入力スイッ
チＳＷ0、ＳＷ1、…ＳＷ7の一方の端子が接続されてい
る。ディジタル入力スイッチＳＷ0、ＳＷ1、…ＳＷ
7は、この出力回路に入力されるディジタル信号の各ビ
ットに対応しており、対応するビットが、”１”の場合
にオン状態に設定され、”０”の場合にオフ状態に設定
される。
【００４０】更に、各ディジタル入力スイッチＳＷ0、
ＳＷ1、…ＳＷ7の他方の端子は基準入力電圧を供給する
電源＋Ｖrefに接続されている。
【００４１】充電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷ
Ａ7、放電用スイッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ7、及
びディジタル入力スイッチＳＷ0、ＳＷ1、…ＳＷ7によ
ってスイッチ群が構成されている。
【００４２】ＳＷＡ8は、演算増幅器４１の入出力端子
間に接続された充電用スイッチ、ＳＷＡ9は、演算増幅
器４１の入力電圧のサンプリング時にオン状態になる充
電用スイッチで、負帰還用容量ＣＰ8のプラス電極と基
準入力電圧（電源）−Ｖrefとの間に接続されている。
ＳＷＢ8は、充電した電荷を放電する放電用スイッチ
で、負帰還用容量ＣＰ8のプラス電極と出力Ｖoutの間に
接続されている。
【００４３】演算増幅器４１の出力Ｙは充電用スイッチ
ＳＷＡ8を介して、演算増幅器４１の負入力端子Ａに帰
還されると共に、放電用スイッチＳＷＢ8及び負帰還用
容量ＣＰ8を介して、負入力端子Ａに帰還されている。
また、演算増幅器４１の正入力端子Ｂは、基準入力電圧
（電源）−Ｖrefに接続されると共に、充電用スイッチ
ＳＷＡ9及び負帰還用容量ＣＰ8を介して、負入力端子Ａ
に接続されている。負帰還用容量ＣＰ8は基準容量値の
２8×Ｃ（２５６Ｃ）の容量値を有している。この出力
回路によって発生される出力電圧は出力端子Ｖoutから
出力される。
【００４４】以上のような構成を有する液晶駆動装置の
出力回路の動作を説明する。まず、放電用スイッチＳＷ
Ｂ0、ＳＷＢ1、…ＳＷＢ8がオン状態に設定される。こ
れにより、演算増幅器４１の出力Ｙが、放電用スイッチ
ＳＷＢ8を介して、演算増幅器４１の負入力端子Ａに負
帰還される。このような負帰還によって負入力端子Ａと
正入力端子Ｂとの間の電位差は、式（４）に示すオフセ
ット電圧となる。
【００４５】 Ｖoff＝（演算増幅器４１の正入力端子Ｂの電位）−
（演算増幅器４１の負入力端子Ａの電位）
（４） また、各容量ＣＰ0、ＣＰ1、…ＣＰ7の正負の電極間の
電位差もオフセット電圧Ｖoffに等しくなる。このと
き、各容量ＣＰ0、ＣＰ1、…ＣＰ7に充電されている電
荷量ＱDCnは、 ＱDCn ＝２n×Ｃ×Ｖoff ［ｎ＝０〜７］ （５） となる。
【００４６】次に、８ビットのディジタル入力信号が、
ディジタル入力スイッチＳＷ0、ＳＷ1、…ＳＷ7に入力
され、ディジタル入力信号の各ビットに対応して各ディ
ジタル入力スイッチＳＷ0、ＳＷ1、…ＳＷ7がオン状
態、またはオフ状態に設定される。ディジタル入力信号
の最上位ビット（ＭＳＢ）は、ディジタル入力スイッチ
ＳＷ7に対応し、ディジタル入力信号の最下位ビット
（ＬＳＢ）は、ディジタル入力スイッチＳＷ0に対応し
ている。
【００４７】次に、放電用スイッチＳＷＢ0、ＳＷＢ1、
…ＳＷＢ8のすべてをオフ状態に設定した後、充電用ス
イッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ9のすべてをオン状
態に設定する。その時、ディジタル入力スイッチＳ
Ｗ0、ＳＷ1、…ＳＷ7のうち、オン状態に設定されてい
るスイッチに接続されている容量に充電される電荷Ｑ
CCnは ＱCCn＝２n ×Ｃ×（（＋Ｖref）−（−Ｖref）＋Ｖoff） ［ｎ＝０〜７］ （６） となる。
【００４８】また、充電用スイッチＳＷＡ9がオンに設
定されるため、容量ＣＰ8には式(７)に示すようにオフ
セット電圧が印加される。
【００４９】 ＶCP8＝Ｖoff （７） 従って、容量ＣＰ8に蓄えられている電荷ＱCP8は、式
（８）に示すようになる。
【００５０】 ＱCP8＝２５６×Ｃ×Ｖoff （８） 次に、充電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ9の
すべてをオフ状態に設定した後、放電用スイッチＳＷＢ
0、ＳＷＢ1、…ＳＷＢ8のすべてをオン状態に設定す
る。その時、演算増幅器４１の出力Ｙが放電用スイッチ
ＳＷＢ8を通して負入力Ａに負帰還されているため、負
入力端子Ａと正入力端子Ｂとの間の電位差は、再びオフ
セット電圧Ｖoffに等しくなる。
【００５１】また、容量ＣＰ0、ＣＰ1、…ＣＰ7の正負
の電極間の電位差もオフセット電圧Ｖoffに等しくな
る。この時、容量ＣＰ0、ＣＰ1、…ＣＰ7のマイナス電
極から移動した電荷は容量ＣＰ8のマイナス電極に集ま
る。容量ＣＰ8のマイナス電極に移動した電荷量△ＱCP8
は、ディジタル入力信号の各ビット情報”０”又は”
１”の数値をbitnで表すと、 △ＱCP8＝(１×bit0＋２×bit1＋４×bit2＋８×bit3＋１６×bit4＋３２×bi t5＋６４×bit6＋１２８×bit7）×Ｃ×（（＋Ｖref）−( −Ｖref）） （９） となる。
【００５２】例えば、２進数で”10110010”のディジタ
ル入力信号が入力された場合、bit0、bit2、bit3及びbi
t6は”０”（オフ状態）、bit1、bit4、bit5及びbit7
は"１"（オン状態）となり、このときの容量ＣＰ8のマ
イナス電極に移動した電荷量△ＱCP8は、式（１０）に
より求めることができる。
【００５３】 △ＱCP8＝（２＋１６＋３２＋１２８）×Ｃ×（（＋Ｖref）−（−Ｖref）） ＝１７８×Ｃ×（（＋Ｖref）−( −Ｖref）） （１０） このとき、この移動した電荷と極性が反対で、同量の電
荷が容量ＣＰ8のプラス電極に集まる。容量ＣＰ8のマイ
ナス電極の電位は演算増幅器４１の負入力端子Ａと同電
位であり、式（４）から、 （容量ＣＰ8のマイナス電極の電位）＝（−Ｖref）−Ｖoff （１１） となる。これにより、この出力回路の出力Ｖout は容量
ＣＰ0、ＣＰ1、…ＣＰ7による電荷の移動がなかった場
合には、式（７）および式（１１）から、 Ｖout＝（−Ｖref）−Ｖoff＋Ｖoff＝（−Ｖref） （１２） となり、式（９）に示す電荷の移動があった場合には、 Ｖout＝（1／256）×（1・bit0+2・bit1+4・bit2+8・bit3+16・bit4+32・bit5+64・bi t6+128・bit7)×（（＋Ｖref）−（−Ｖref））＋（−Ｖref） （１３） となる。
【００５４】上述の例に示した２進数のディジタル信
号”10110010”が入力された場合、 Ｖout＝（178/256）×（（＋Ｖref）−( −Ｖref））＋（−Ｖref） （１４） となる。
【００５５】以上のように、本実施例の液晶駆動装置
は、８ビットのディジタル信号の各ビットに対応し、そ
れぞれ２0 〜２7 倍の容量値を有する容量ＣＰ0、Ｃ
Ｐ1、…ＣＰ7よりなる容量群と、入力されるディジタル
信号の各ビット情報に基づいて、それらの容量群への充
電をオン・オフ制御するスイッチ群とを設けたので、入
力されるディジタル信号の表す数値に対応した電荷が容
量群に充電され、この充電された電荷によって生じる電
圧を増幅器に入力して必要とする出力電圧が得られる。
つまり、多くの基準電圧を設けることなく必要とする電
圧を発生させることができる。従って、本実施例の液晶
駆動装置によれば、配線数が大幅に削減される。
【００５６】以上、説明したように、図３の実施例の出
力回路を有する液晶駆動装置は、基準容量値の２の０乗
倍から２の（ｎ−１）乗倍の異なる容量値を有するｎ個
の並列接続された容量からなる容量群とを備え、各容量
には電荷の充電及び放電をオン・オフ制御するｎ個のス
イッチとを備えているので、ディジタル信号の各ビット
情報に基づいてｎ個の各スイッチをオン・オフ制御する
ことにより、ディジタル入力信号に対応した電荷が容量
群に充電される。この充電された電荷によって生じる電
圧を増幅器に入力すれば、ディジタル入力信号に対応し
た出力電圧が得られる。このように、本実施例の液晶駆
動装置では、従来のように多くの基準電圧を設けること
なく、必要な電圧を発生させることができる。従って、
液晶駆動装置における配線数、回路数等を低減すること
ができる。
【００５７】図４は、本発明の液晶駆動装置を構成する
第３の実施例における出力回路を示す構成図である。本
実施例の出力回路は、電源＋Ｖref16と電源＋Ｖrefから
２つのプラスの基準入力電圧が供給され、電源−Ｖref
と電源＋Ｖref16との間の電位差は、電源−Ｖrefと電源
＋Ｖrefとの間の電位差の１６分の１である。また、本
実施例の出力回路は８個の並列接続された容量ＣＰ0、
ＣＰ1、…ＣＰ7からなる容量群と、負帰還用容量ＣＰ8
とを有している。容量ＣＰ0、ＣＰ1、…ＣＰ7からなる
容量群は、容量ＣＰ0〜ＣＰ3の４個の容量からなる組
と、容量ＣＰ4〜ＣＰ7の４個の容量からなる組からな
る。容量ＣＰ0およびＣＰ4の容量値は、基準容量値Ｃ、
容量ＣＰ1およびＣＰ5の容量値は２Ｃ、容量ＣＰ2およ
びＣＰ6の容量値は４Ｃ、容量ＣＰ3およびＣＰ7の容量
値は８Ｃ、負帰還用容量ＣＰ8の容量値は、１６Ｃであ
る。また、本実施例では、各容量ＣＰ0〜ＣＰ3のプラス
側電極は、それぞれ充電用スイッチＳＷＡ0〜ＳＷＡ3お
よびディジタル入力スイッチＳＷ0〜ＳＷ3を介して基準
入力電圧（電源）＋Ｖref16に接続され、各容量ＣＰ4〜
ＣＰ7のプラス側電極は、それぞれ充電用スイッチＳＷ
Ａ4〜ＳＷＡ7およびディジタル入力スイッチＳＷ4〜Ｓ
Ｗ7を介して、基準入力電圧（電源）＋Ｖrefに接続され
ている。その他の部分の構成は、図３に示した第２の実
施例である出力回路と同様であり、対応する部分には同
じ番号が附されている。
【００５８】以上のような構成を有する液晶駆動装置の
出力回路の動作を説明する。まず、放電用スイッチＳＷ
Ｂ0、ＳＷＢ1、…ＳＷＢ8がオン状態に設定される。こ
れにより、演算増幅器４１の出力Ｙが、放電用スイッチ
ＳＷＢ8を介して演算増幅器４１の負入力Ａ端子に負帰
還される。このような負帰還によって、負入力端子Ａと
正入力端子Ｂとの間の電位差は、式（１５）に示すオフ
セット電圧となる。
【００５９】 Ｖoff＝（演算増幅器４１の正入力端子Ｂの電位）−
（演算増幅器４１の負入力端子Ａの電位）
（１５） また、各容量ＣＰ0、ＣＰ1、…ＣＰ7の正負の電極間の
電位差もオフセット電圧Ｖoffに等しくなる。このと
き、各容量ＣＰ0、ＣＰ1、…ＣＰ7に充電されている電
荷量ＱDCnは、 ＱDCn＝２n×Ｃ×Ｖoff ［ｎ＝０〜３］ ＱDCn＝２n-4×Ｃ×Ｖoff ［ｍ＝４〜７］ （１６） となる。
【００６０】次に、８ビットのディジタル入力信号が、
ディジタル入力スイッチＳＷ0、ＳＷ1、…ＳＷ7に入力
され、ディジタル信号の各ビットに対応して各ディジタ
ル入力スイッチＳＷ0、ＳＷ1、…ＳＷ7が、オン状態ま
たはオフ状態に設定される。ディジタル入力信号の最上
位ビット（ＭＳＢ）はディジタル入力スイッチＳＷ7に
対応し、ディジタル入力信号の最下位ビット（ＬＳＢ）
はディジタル入力スイッチＳＷ0に対応している。
【００６１】次に、放電用スイッチＳＷＢ0、ＳＷＢ1、
…ＳＷＢ8のすべてをオフ状態に設定した後、充電用ス
イッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ9のすべてをオン状
態に設定する。その時、ディジタル入力スイッチＳ
Ｗ0、ＳＷ1、…ＳＷ7のうちオン状態に設定されている
スイッチに接続されている容量に充電される電荷ＱCCn
は ＱCCn＝２n×Ｃ×（（（＋Ｖref）−（−Ｖref））／１６＋Ｖoff） ［ｎ＝０〜３］ ＱCCn＝２n-4×Ｃ×（（＋Ｖref）−（−Ｖref）＋Ｖoff） ［ｎ＝４〜７ ］ （１７） となる。また、充電用スイッチＳＷＡ9がオン状態に設
定されるため、容量ＣＰ8には、式（１８）に示すよう
に、オフセット電圧が印加される。
【００６２】 ＶCP8＝Ｖoff （１８） 従って、容量ＣＰ8に蓄えられている電荷ＱCP8は式（１
９）に示すようになる。
【００６３】 ＱCP8＝１６×Ｃ×Ｖoff （１９） 次に、充電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ9の
すべてをオフ状態に設定した後、放電用スイッチＳＷＢ
0、ＳＷＢ1、…ＳＷＢ8のすべてをオン状態に設定す
る。その時、演算増幅器４１の出力Ｙが、放電用スイッ
チＳＷＢ8を通して負入力端子Ａに負帰還されているた
め、負入力端子Ａと正入力端子Ｂとの間の電位差は、再
びオフセット電圧Ｖoffに等しくなる。また、容量Ｃ
Ｐ0、ＣＰ1、…ＣＰ7の正負の電極間の電位差もオフセ
ット電圧Ｖoffに等しくなる。この時、容量ＣＰ0、ＣＰ
1、…ＣＰ7のマイナス電極から移動した電荷は容量ＣＰ
8のマイナス電極に集まる。容量ＣＰ8のマイナス電極に
移動した電荷量△ＱCP8は、ディジタル入力信号の各ビ
ット情報”０”または”１”の数値をbitnで表すと、 △ＱCP8＝（1／16）×（1・bit0＋2・bit1＋4・bit2＋8・bit3）×Ｃ×（（＋Ｖre f )−（−Ｖref））＋（1・bit4＋2・bit5＋4・bit6＋8・bit7）×Ｃ×（（＋Ｖref） −（−Ｖref）） ＝（（（1・bit0＋2・bit1＋4・bit2＋8・bit3)／16） ＋（1・bit4＋2・bit5＋4・bit6＋8・bit7））×Ｃ×（＋Ｖref）−（−Ｖref）） （２０） となる。
【００６４】例えば、２進数で、”10110010”のディジ
タル入力信号が入力された場合、bit0、bit2、bit3およ
びbit6は”０”（オフ状態）、bit1、bit4、bit5および
bit7は”１”（オン状態）となり、このときの容量ＣＰ
8のマイナス電極に移動した電荷量△ＱCP8は、式（２
１）により求めることができる。
【００６５】 △ＱCP8＝（２／１６＋１＋２＋８）×Ｃ×（（＋Ｖref）−( −Ｖref）） ＝（１７８／１６）×Ｃ×（（＋Ｖref）−( −Ｖref）） （２１） このとき、この移動した電荷と同量の極性が反対の電荷
が容量ＣＰ8のプラス電極に集まる。容量ＣＰ8のマイナ
ス電極の電位は、演算増幅器４１の負入力端子Ａと同電
位であり、式（１５）から、 （容量ＣＰ8のマイナス電極の電位）＝（−Ｖref）−Ｖoff （２２） となる。これにより、この出力回路の出力Ｖoutは、容
量ＣＰ0、ＣＰ1、…ＣＰ7による電荷の移動がなかった
場合には、式（１８）および式（２２）から、 Ｖout＝（−Ｖref）−Ｖoff＋Ｖoff＝（−Ｖref） （２３） となり、式（２０）に示す電荷の移動があった場合に
は、 Ｖout＝（1／16）×（（1・bit0＋2・bit1＋4・bit2＋8・bit3）／16 ＋1・bit4＋2・bit5＋4・bit6＋8・bit7）×((＋Ｖref)−(−Ｖref))＋(−Ｖref) （２４） となる。上述の例に示した２進数のデジタル信号"10110
010"が入力された場合、 Ｖout＝（178/256）×（（＋Ｖref）−( −Ｖref））＋（−Ｖref） （２５ ） となる。
【００６６】以上のように本実施例によれば、４個の容
量からなり、各容量が所定の基準容量値の２0倍から２3
倍の異なる容量値を有する２個の組からなる容量群を設
け、２個の各組には、基準電圧＋Ｖrefの２0倍から２-4
倍（１／１６）の電圧が供給されているので、８ビット
のディジタル信号の各ビット情報に対応して各容量ＣＰ
0、ＣＰ1、…ＣＰ7に設けられた８個の各スイッチをオ
ン・オフ制御することにより、入力されるディジタル信
号の表す数値に対応した電荷が容量群に充電される。こ
の充電された電荷によって生じる電圧を演算増幅器４１
に入力することにより、入力ディジタル信号に対応した
出力電圧が得られる。また、本実施例の構成により、出
力回路を構成する容量の合計の容量値を第２の実施例に
おける出力回路のそれより約１／１１に低減することが
できる。
【００６７】以上、説明したように、図４の実施例の出
力回路を有する液晶駆動装置は、ｎ個の容量からなり各
容量が所定の基準容量値の２の０乗倍から２の（ｎ−
１）乗倍の異なる容量値を有するｍ個の組からなる容量
群と、ｍ個の組に所定の基準電圧の２の（−ｎ）×０乗
倍から２の（−ｎ）×（ｍ−１）乗倍の電圧をそれぞれ
供給する電源群とを備えているので、ディジタル信号の
各ビット情報に基づいて、各容量に設けられたｎ×ｍ個
の各スイッチをオン・オフ制御することにより、ディジ
タル入力信号に対応した電荷が容量群に充電される。こ
の充電された電荷によって生じる電圧を増幅器に入力す
ることにより、従来のように多くの基準電圧を設けるこ
となく、ディジタル入力信号に対応した出力電圧が得ら
れる。従って、本実施例によれば、液晶駆動装置におけ
る配線数、回路数等を低減することができる。
【００６８】図５は、本発明の液晶駆動装置を構成する
第４の実施例における出力回路を示す構成図である。本
実施例の出力回路は、８個の並列接続された容量Ｃ
Ｐ0、ＣＰ1、…ＣＰ7からなる容量群と、負帰還用容量
ＣＰ8と、分圧用容量ＣＰ9とを有している。容量Ｃ
Ｐ0、ＣＰ1、…ＣＰ7からなる容量群は、容量ＣＰ0〜Ｃ
Ｐ3の４個の容量からなる組と、容量ＣＰ4〜ＣＰ7の４
個の容量からなる組で構成される。
【００６９】これらの容量ＣＰ0、ＣＰ1、…ＣＰ7が、
８ビットのディジタル信号の各ビットにそれぞれ対応し
ており、図５の実施例では、容量ＣＰ0〜ＣＰ3が下位４
ビットに相当し、容量ＣＰ4〜ＣＰ7が上位４ビットに相
当する。
【００７０】分圧用容量ＣＰ9は、一方の組の各容量Ｃ
Ｐ0〜ＣＰ3に対して直列に接続され、下位４ビ ットに
相当する容量ＣＰ0〜ＣＰ3とによって電圧を分圧し、も
う一方の組の各容量ＣＰ4〜ＣＰ7に対しては並列に接続
されている。
【００７１】容量ＣＰ0及びＣＰ4の容量値は基準容量値
Ｃ、容量ＣＰ1及びＣＰ5の容量値は２Ｃ、容量ＣＰ2及
びＣＰ6の容量値は４Ｃ、容量ＣＰ3及びＣＰ7の容量値
は８Ｃ、演算増幅器４１の負帰還用容量ＣＰ8の容量値
は１６Ｃ、分圧用容量ＣＰ9の容量値は基準容量値Ｃで
ある。
【００７２】下位４ビットに相当する容量ＣＰ0〜ＣＰ3
のマイナス側電極は、分圧用容量ＣＰ9のプラス電極に
接続され、分圧用容量ＣＰ9と上位４ビットに相当する
容量ＣＰ4〜ＣＰ7とのマイナス側電極は、演算増幅器４
１の負入力端子Ａに接続されている。
【００７３】各容量ＣＰ0、ＣＰ1、…ＣＰ7のプラス側
電極は、それぞれディジタル信号の各ビットデータに応
じてオン・オフ制御される放電用スイッチＳＷＢ0、Ｓ
ＷＢ1、…ＳＷＢ7を介して基準入力電圧を供給する電源
−Ｖrefに接続され、また、それぞれ同じくディジタル
信号の各ビットデータに応じてオン・オフ制御される充
電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ7を介して基
準入力電圧を供給する電源＋Ｖrefに接続されている。
【００７４】容量ＣＰ0、ＣＰ1、…ＣＰ7と、充電用ス
イッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ7および放電用スイ
ッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ7とでサンプリング回
路が構成されており、演算増幅器４１と負帰還用容量Ｃ
Ｐ8とで容量型アンプが構成されている。
【００７５】これらの充電用スイッチＳＷＡ0、ＳＷ
Ａ1、…ＳＷＡ7は入力電圧をサンプリングする際にオン
状態に設定される。充電用スイッチＳＷＡ0、ＳＷＡ1、
…ＳＷＡ7と放電用スイッチＳＷＢ0、ＳＷＢ1、…ＳＷ
Ｂ7とによって、スイッチ群が構成されている。
【００７６】上記以外の構成は、図４に示した第３の実
施例である出力回路と同様であり、対応する部分には同
じ番号が附されている。また、説明を簡略化するため、
図５に示すように、容量ＣＰ0〜ＣＰ3のマイナス側電極
における電位をＶ1、分圧用容量ＣＰ9と容量ＣＰ4〜Ｃ
Ｐ7とのマイナス側電極における電位をＶ2とする。
【００７７】以上の構成を有する液晶駆動装置の出力回
路の動作について説明する。演算増幅器４１は、負およ
び正入力端子Ａ，Ｂが常に同電位になるように働くた
め、定常状態では負および正入力端子Ａ，Ｂは、基準入
力電圧−Ｖrefになっている。従って、上位４ビットに
相当する容量ＣＰ4〜ＣＰ7のマイナス電極にも基準入力
電圧−Ｖrefが加わっている。
【００７８】一方、演算増幅器４１の負入力端子Ａに現
れる基準入力電圧−Ｖrefは、下位４ビットに相当する
容量ＣＰ0〜ＣＰ3の並列合成容量と、分圧用容量ＣＰ9
とで分圧され、その電位Ｖ1が下位４ビットに相当する
容量ＣＰ0〜ＣＰ3のマイナス電極に加わっている。
【００７９】この状態で、入力された特定のディジタル
信号に応じて、例えば、充電用スイッチＳＷＡ0、ＳＷ
Ａ1、…ＳＷＡ7がオン状態となり、また、これと同時に
充電用スイッチＳＷＡ8、ＳＷＡ9がオン状態となり、放
電用スイッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ8がすべてオ
フ状態になったとする。この時、負帰還用容量ＣＰ8の
両端には、共に−Ｖrefの電位が加わる。
【００８０】一方、上位４ビットに相当する容量ＣＰ4
〜ＣＰ7のプラス電極には、充電用スイッチＳＷＡ4、…
ＳＷＡ7を介して、基準入力電圧＋Ｖrefが印加される。
その結果、容量ＣＰ4〜ＣＰ7が充電される。これが、入
力されたディジタル信号に応じて、サンプリングをした
状態である。
【００８１】次に、充電用スイッチＳＷＡ0、ＳＷＡ1、
…ＳＷＡ9がオフ状態となり、放電用スイッチＳＷＢ4、
…ＳＷＢ8がオン状態となると、容量ＣＰ4〜ＣＰ7に蓄
積された電荷が負帰還用容量ＣＰ8に移動する。この電
荷の移動により発生した電圧が、放電用スイッチＳＷＢ
8を介して、出力Ｖoutに出力される。その結果、それま
で基準入力電圧−Ｖrefであった出力Ｖoutの電圧が、負
帰還容量ＣＰ8に蓄積されていた電荷量に応じた電圧に
まで変化する。この電圧は、入力されたディジタル信号
に応じたものであり、これによってディジタル・アナロ
グ変換が行われたことになる。
【００８２】以上は、上位４ビットに相当する容量ＣＰ
4〜ＣＰ7が一斉に充電される場合を示したが、それ以外
のディジタル信号が入力された場合も同様である。下位
４ビットに相当する容量ＣＰ0〜ＣＰ3のいずれかが充電
されるようなディジタル信号が入力された場合にも、基
準入力電圧−Ｖrefの代わりに、分圧された電位Ｖ1を基
準にした充電が行われるだけで、基本的なサンプリング
および増幅動作は同様である。
【００８３】このようにして、図６のディジタル・アナ
ログ変換装置においては、上位４ビットに相当する容量
ＣＰ4〜ＣＰ7で１５／１６の分解能を実現し、下位４ビ
ットに相当する容量ＣＰ0〜ＣＰ3で残りの１／１６の分
解能を実現している。
【００８４】次に、図５のディジタル・アナログ変換装
置のディジタル・アナログ変換動作につき、数式を用い
てさらに具体的に説明する 。
【００８５】まず、下位４ビットに相当する容量Ｃ
Ｐ0、ＣＰ1、ＣＰ2、ＣＰ3及びＣＰ9のマイナス側電極
における電荷は、中和されておらず、Ｋ（クーロン）の
電荷が存在するものとして電荷の式を求める。ここで、
容量ＣＰnのプラス側電極の電位をＶCPnとすると、 Ｋ＝Ｃ×（ＶCP0−Ｖ1）＋２×Ｃ×（ＶCP1−Ｖ1）＋４×Ｃ×（ＶCP2−Ｖ1） ＋８×Ｃ×（ＶCP3−Ｖ1）＋Ｃ×（Ｖ2−Ｖ1） Ｋ／Ｃ＝ＶCP0＋２×ＶCP1＋４×ＶCP2＋８×ＶCP3−１６×Ｖ1 ＋Ｖ2 (２６ ) となる。
【００８６】まず最初に、放電用スイッチＳＷＢ0、Ｓ
ＷＢ1、…ＳＷＢ8をオフ状態に設定した後、充電用スイ
ッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ9をオン状態に設定す
る。これにより、ＶCP0〜ＶCP7は＋Ｖrefとなる。ま
た、この時、充電用スイッチＳＷＡ8は、オン状態であ
り、演算増幅器４１の出力Ｙ（出力Ｖout）はＳＷＡ8を
介して、演算増幅器４１の負入力端子Ａに負帰還されて
いるため、電位Ｖ2は、演算増幅器４１の正入力端子Ｂ
と負入力端子Ａの間に発生するオフセット電圧Ｖ offに
対し、 Ｖ2＝（−Ｖref）−Ｖoff （２７） となる。
【００８７】一方、容量ＣＰ0〜ＣＰ3のマイナス電極側
における分圧された電位Ｖ1は、式（２６）及び式（２
７）から、以下のようになる。
【００８８】 Ｋ／Ｃ＝（＋Ｖref)＋２×（＋Ｖref）＋４×（＋Ｖref）＋８×（＋Ｖref） −１６×Ｖ1＋（−Ｖref）−Ｖoff Ｖ1＝（１５×（＋Ｖref）＋（−Ｖref）−Ｖoff−Ｋ／Ｃ）／１６ （２８） また、この時、充電用スイッチＳＷＡ9がオン状態に設
定されるため、負帰還容量ＣＰ8のプラス側電極は、基
準入力電位（電源）−Ｖrefに接続されており、負帰還
容量ＣＰ8には式（２９）に示すようにオフセット電圧
Ｖoffが印加される。従って、負帰還容量ＣＰ8の両端電
圧ＶCP8は、 ＶCP8＝Ｖoff （２９） である。
【００８９】次に、充電用スイッチＳＷＡ8及びＳＷＡ9
をオフ状態にした後、放電用スイッチＳＷＢ8をオン状
態にすると共に、入力された８ビットのディジタル入力
の各ビット情報に基づいて各ビット毎に対応する充電用
スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ7及び放電用スイ
ッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ7のオン・オフ状態を
設定する。ディジタル入力の最上位ビット（ＭＳＢ）
は、充電用スイッチＳＷＡ 7及び放電用スイッチＳＷＢ7
に対応し、最下位ビット（ＬＳＢ）は、充電用スイッチ
ＳＷＡ0及び放電用スイッチＳＷＢ0に対応している。
【００９０】例えば、各ビットが”１”のとき、充電用
スイッチＳＷＡnをオフ状態に、放電用スイッチＳＷＢn
をオン状態に設定する。各ビットが”０”のとき、充電
用スイッチＳＷＡnをオン状態に、放電用スイッチＳＷ
Ｂnをオフ状態に設定する。この時、電位Ｖ1は８ビット
のディジタル入力信号の各ビットをbit0（ＬＳＢ）から
bit7（ＭＳＢ）、その反転データをNbit0（ＬＳＢ）か
らNbit7（ＭＳＢ）とすると、 Ｋ／Ｃ＝（（＋Ｖref）×Nbit0＋（−Ｖref）×bit0） ＋２×（（＋Ｖref）×Nbit1＋（−Ｖref）×bit1） ＋４×（（＋Ｖref）×Nbit2＋（−Ｖref）×bit2） ＋８×（（＋Ｖref）×Nbit3＋（−Ｖref）×bit3） −１６×Ｖ1＋（−Ｖref）−Ｖoff Ｋ／Ｃ＝（＋Ｖref）×（Nbit0＋２×Nbit1＋４×Nbit2＋８×Nbit3） ＋（−Ｖref）×（bit0＋２×bit1＋４×bit2＋８×bit3） −１６×Ｖ1＋（−Ｖref）−Ｖoff Ｖ1＝（（＋Ｖref）×（Nbit0＋２×Nbit1＋４×Nbit2＋８×Nbit3） ＋（−Ｖref）×（bit0＋２×bit1＋４×bit2＋８×bit3） ＋（−Ｖref）−Ｖoff−Ｋ／Ｃ）／１６ （３０） となる。
【００９１】演算増幅器４１には、負帰還がかかってい
るため、負入力端子Ａと正入力端子Ｂの間には、式（３
１）に示すオフセット電圧に相当する電位差が生じてい
る。
【００９２】 Ｖoff＝（演算増幅器41の正入力端子Ｂの電位）−（演
算増幅器41の負入力端子Ａの電位）
（３１） 従って、電位Ｖ2は、式（２７）と同様に、 Ｖ2＝（−Ｖref）−Ｖoff （３２） となる。
【００９３】これにより、容量ＣＰ0、ＣＰ1、…ＣＰ7
のプラス電極側にかかる電圧ＶCP0〜ＶCP7に印加される
電圧が＋Ｖrefから−Ｖrefに変化した時、上位４ビット
に相当する容量ＣＰ4、ＣＰ5、ＣＰ6、ＣＰ7及び分圧用
容量ＣＰ9のマイナス側電極にある電荷はＣＰ8のマイナ
ス側電極に移動する。この容量ＣＰ4〜ＣＰ7より移動す
る電荷量△ＱCPnは、 △ＱCPn＝２n-4×Ｃ×（（＋Ｖref）−( −Ｖref））×bitn （ｎ＝４〜７ ） （３３） となる。式（３３）が上位４ビットを示す式である。
【００９４】分圧用容量ＣＰ9より移動する電荷量△Ｑ
CP9は、 △ＱCP9＝−（Ｃ／１６）×（（−Ｖref)×（1・bit0+2・bit1+4・bit2+8・bit3） ＋(＋Ｖref)×(1・Nbit0+2・Nbit1+4・Nbit2+8・Nbit3−１５)) （３４） となる。式（３４）が下位４ビットを示す式である。
【００９５】いま、ディジタル入力信号の全てのビット
が”０”のとき、式（３３）及び式（３４）より、負帰
還用容量ＣＰ8へ移動する電荷量△ＱCP8は、 △ＱCP8＝０ （３５） となる。従って、式（２９）及び式（３２）より、演算
増幅器４１からの出力Ｖ outは、 Ｖout＝（−Ｖref） （３６） となる。
【００９６】例えば、２進数で”10110010”のディジタ
ル入力信号が入力された場合、bit0，Nbit1，bit2，bit
3，Nbit4，Nbit5，bit6及びNbit7は、”０”となり、Nb
it0，bit1，Nbit2，Nbit3，bit4，bit5，Nbit6及びbit7
は、”１”となり、演算増幅器４１からの出力Ｖ
outは、式（３３）、（３４）より Ｖout＝−（（−Ｖref）×（０＋２×１＋４×０＋８×０） ＋（＋Ｖref）×（１＋２×０＋４×１＋８×１−１５））／２５６ ＋（（（＋Ｖref）−（−Ｖref））×１ ＋２×（（＋Ｖref）−（−Ｖref））×１ ＋４×（（＋Ｖref）−（−Ｖref））×０ ＋８×（（＋Ｖref）−（−Ｖref））×１）／１６＋（−Ｖref） ＝（（＋Ｖref）−（−Ｖref））×１７８／２５６＋（−Ｖref） （３７） となる。
【００９７】このようにして、入力されたディジタル信
号に応じた電圧が出力Ｖoutに得られ、ディジタル・ア
ナログ変換が行われる。
【００９８】以上のように、本実施例によれば、ディジ
タル信号の下位４ビットに対応する容量ＣＰ0〜ＣＰ3の
それぞれに対して直列に接続され、上位４ビットに対応
する組の各容量ＣＰ4〜ＣＰ7に対して並列に接続された
１個の分圧用容量ＣＰ9を設けたため、下位４ビットに
対応する組の容量ＣＰ0〜ＣＰ3に充電された電荷は、分
圧用容量ＣＰ9に反映され、この分圧用容量ＣＰ9と上位
４ビットに対応する組の容量とによって発生される電圧
を演算増幅器４１へ入力することにより、入力ディジタ
ル信号に比例した出力電圧が得られる。また、本実施例
におけるスイッチの数、及び容量値は、図４に示した第
４の実施例における出力回路と同様に低減されると共
に、基準電源は第４の実施例のように電源＋Ｖref16を
設ける必要がなく、２つの基準電圧で動作させることが
できる。
【００９９】以上、説明したように、図５の実施例の出
力回路を有する液晶駆動装置は、ディジタル信号の最上
位ｎビットに対応する組を除く各組の容量のそれぞれに
対して、直列に接続され、次の上位ｎビットに対応する
組の各容量に対して、並列に接続された（ｍ−１）個の
分圧用容量を備えているため、最上位ｎビットに対応す
る組以外の組の容量に充電された電荷は、分圧用容量の
電荷に反映される。この分圧用容量と最上位ｎビットに
対応する組の容量との電荷によって発生される電圧を増
幅器へ入力することにより、従来のように多くの基準電
圧を設けることなく、ディジタル入力信号に対応した出
力電圧が得られる。従って、本実施例によれば、液晶駆
動装置における配線数、回路数等を低減することができ
る。
【０１００】次に、本発明の液晶駆動装置を構成する第
５の実施例における出力回路を図面に基づいて説明す
る。
【０１０１】図２から図５までに示した容量型ＤＡコン
バータの各容量を検査するためには、ビット数の増加に
応じて、２のべき乗倍の検査精度が必要になる。このた
め、特にディジタル信号のビット数が多い場合、検査精
度の極めて高い検査装置が必要になる。
【０１０２】本発明の第５の実施例における出力回路
は、このような課題を解決するもので、比較的検査精度
の低い検査装置を用いて、入力ディジタル信号のすべて
のビットに対応する容量の検査が行えるようにした液晶
駆動装置を提供するものである。
【０１０３】図６は、本発明の液晶駆動装置の第５の実
施例における出力回路を示す構成図である。図６におい
て、ＳＷＴは、分圧用容量ＣＰ9の両端間に接続された
テスト用のスイッチである。上記以外の構成は、図５に
示した第４の実施例における出力回路と同様であり、対
応する部分には同じ番号が附されている。
【０１０４】以上のように構成された液晶駆動装置につ
いて、以下、その動作を説明する。ディジタル・アナロ
グ変換時には、テスト用のスイッチＳＷＴはオフ状態に
なっており、ディジタル・アナログ変換についての動作
は、図５に示した第４の実施例における出力回路と同様
であり、説明は省略する。
【０１０５】次に、この液晶駆動装置の検査について説
明する。検査は、出力Ｖoutにテスター（図示せず）を
接続した状態で、充電用スイッチＳＷＡ0、ＳＷＡ1、…
ＳＷＡ7、放電用スイッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ8
をオン、オフ状態とし、出力Ｖoutの変化を測定するこ
とにより行われる。
【０１０６】図６の液晶駆動装置は、８ビットのディジ
タル信号をアナログ信号に変換するものであるから、充
電用スイッチＳＷＡ0、ＳＷＡ1、…ＳＷＡ7、放電用ス
イッチＳＷＢ0、ＳＷＢ1、…ＳＷＢ8のオン、オフ状態
に応じて、基準入力電圧の１／２５６の精度で、出力電
圧の変化を測定する必要がある。すなわち、上位４ビッ
トに相当する容量ＣＰ4〜ＣＰ7については、基準入力電
圧の１／１６の精度で出力電圧の変化を測定すればよ
い。たとえば、基準入力電圧が５（Ｖ）の場合には、５
／１６（Ｖ）、すなわち、約３００ｍＶ程度の精度が必
要になる。そして、下位４ビットに相当する容量ＣＰ0
〜ＣＰ3については、さらに、その１／１６の精度が必
要になる。
【０１０７】アナログテスターのなかには、１０ｍＶ程
度の精度を持つものもあり、そのようなアナログテスタ
ーであれば、図２〜図５に示したディジタル・アナログ
変換装置の検査は十分に行える。ところが、一般にアナ
ログテスターには端子が数本程度しかなく、１００本以
上もの端子を持つディジタル・アナログ変換装置の検査
を行うには適さない。しかもアナログテスターは非常に
高価でもある。
【０１０８】一方、ディジタルテスターは、２００本前
後の端子を持つものが一般的であるから、ディジタル・
アナログ変換装置の検査に適している。ところが、ディ
ジタルテスターの精度は、せいぜい５０ｍＶ程度であ
る。
【０１０９】従って、３００ｍＶ程度の精度でよい上位
４ビットの容量ＣＰ4〜ＣＰ7については、５０ｍＶ程度
の精度のディジタルテスターで十分測定が可能である
が、さらに、その１／１６の精度の要求される下位４ビ
ットの容量ＣＰ0〜ＣＰ3については、５０ｍＶの精度し
かないディジタルテスターでは測定できない。
【０１１０】そこで、本実施例においては、下位４ビッ
トの容量ＣＰ0〜ＣＰ3の検査時にテスト用のスイッチＳ
ＷＴをオン状態にし、分圧用容量ＣＰ9の両端を短絡す
る。
【０１１１】このようにすれば、下位４ビットの容量Ｃ
Ｐ0〜ＣＰ3の演算増幅器４１に対する接続関係は上位４
ビットの容量ＣＰ4〜ＣＰ7の演算増幅器４１に対する接
続関係と同様になる。従って、下位４ビットの各容量Ｃ
Ｐ0〜ＣＰ3による出力Ｖoutの変化は、上位４ビットの
容量ＣＰ4〜ＣＰ7による出力Ｖoutの変化と同じ３００
ｍＶ程度になる。その結果、５０ｍＶ程度の精度を持つ
ディジタルテスターで十分測定可能となる。
【０１１２】このように、図６に示す実施例は、入力デ
ィジタル信号の下位の各ビットに相当する複数の第１の
容量群と、入力ディジタル信号の上位の各ビットに相当
する複数の第２の容量群と入力ディジタル信号に従っ
て、オン、オフ状態となり、第１、第２の容量群の各容
量をそれぞれ充放電制御する複数のスイッチと、第１の
容量群の共通ノードと第２の容量群の共通ノードとの間
に接続された分圧用容量とでサンプリング回路を構成
し、第２の容量群の共通ノードに現れる電荷量に相当す
る電圧を増幅器で増幅し、アナログ信号として出力する
とともに、前記分圧用容量に並列にスイッチを接続した
ものである。
【０１１３】このようにすれば、下位ビットに相当する
第１の容量群についても、分圧用容量に並列に接続され
たスイッチをオン状態とし、分圧用容量の両端を短絡す
ることにより、上位ビットに相当する第２の容量群と全
く同様の接続関係にすることができ、このため上位ビッ
トに相当する第２の容量群と同じ検査精度で検査するこ
とができる。従って、比較的検査精度の低い検査装置を
用いて、すべてのビットに対応する容量の検査を実施す
ることができる。
【０１１４】次に本発明の液晶駆動装置における出力回
路の第６、第７の実施例を説明する。
【０１１５】前記の容量型ＤＡコンバータの構成では、
演算増幅器の動作点が電位(+Ｖref)または電位（−Ｖ
ref）のいずれかの電位になり、演算増幅器のダイナミ
ックレンジの端に偏る。このため電源電圧の変動に弱
く、電源電圧特性が悪いという問題がある。
【０１１６】本発明の第６、第７の実施例は、このよう
な問題を解決する液晶駆動装置を提供するものである。
この問題を解決するために、第６の実施例は、互いに異
なる第１、第２の電位を入力ディジタルデータに基づい
て結合容量の一端に選択的に印加し、結合容量の他端を
演算増幅器の負入力端子に接続するとともに、演算増幅
器の正入力端子に第１、第２の電位の中心付近の電位を
印加し、一端が演算増幅器の負入力端子に接続された帰
還用容量の他端に第１または第２の電位と同じ電位を選
択的に印加するようにしたものである。
【０１１７】また、第７の実施例の液晶駆動装置は、互
いに異なる第１、第２の電位および第１、第２の電位の
中心付近の電位をもつ第３の電位を入力ディジタルデー
タに基づいて結合容量の一端に選択的に印加し、結合容
量の他端を演算増幅器の負入力端子に接続するととも
に、演算増幅器の正入力端子に第３の電位と同じ電位を
印加し、演算増幅器の負入力端子と出力端子の間に帰還
用容量を接続したものである。
【０１１８】この構成によって演算増幅器の動作点を第
１、第２の電位の中間電圧にすることができ、演算増幅
器をそのダイナミックレンジのほぼ中央付近で動作させ
ることができる。その結果、電源電圧の変動に強く、電
源電圧特性の良い液晶駆動装置が得られる。
【０１１９】以下、本発明の液晶駆動装置の第６、第７
の実施例について、図面を参照しながら説明する。
【０１２０】図７は本発明の液晶駆動装置の第６の実施
例における出力回路を示す構成図である。図７におい
て、ＳＷＡ、ＳＷＢはアナログスイッチである。これら
のアナログスイッチＳＷＡ、ＳＷＢがオン状態の時に、
それぞれ電位Ｖina、電位Ｖinbが結合容量ＣＡの一端に
印加される。なお、電位Ｖinaは電位Ｖinbより低電位で
あるものとする。
【０１２１】結合容量ＣＡの他端は、電位ＶＢの現れる
ノードを介して演算増幅器４１の負入力端子Ａに接続さ
れている。演算増幅器４１の正入力端子Ｂは電位ＶＣに
接続されている。
【０１２２】ＣＢは帰還用容量であり、演算増幅器４１
の負入力端子Ａとスイッチを介して出力端子Ｖoutに接
続されている。ＳＷＦはアナログスイッチであり、演算
増幅器４１の負入力端子Ａと出力端子Ｖoutの間に接続
されている。ＳＷＥはアナログスイッチであり、帰還用
容量ＣＢの一端と出力端子Ｖoutの間に接続されてい
る。ＳＷＤはアナログスイッチであり、このアナログス
イッチＳＷＤがオン状態の時、電位ＶＤが帰還用容量Ｃ
Ｂに印加される。
【０１２３】以上のように構成された本実施例の液晶駆
動装置に内蔵されている容量型ＤＡコンバータについ
て、以下その動作を説明する。ただし、次の式（３８）
で示すように、電位ＶＤは電位Ｖinbと同電位とし、電
位ＶＣは電位Ｖinaと電位Ｖinbの中間電位とした。
【０１２４】電位ＶＤ＝電位Ｖinb電位ＶＣ＝［電位Ｖ
inb＋電位Ｖina］÷２ （３８） 容量型ＤＡコンバータの動作は、結合容量ＣＡへの電荷
のチャージサイクルと、結合容量ＣＡから帰還用容量Ｃ
Ｂへ電荷が移動し、その結果として出力端子Ｖ outから
アナログ電圧が出力されるディスチャージサイクルに分
かれる。
【０１２５】まず、チャージサイクルでは、アナログス
イッチＳＷＡ、アナログスイッチＳＷＦ、アナログスイ
ッチＳＷＤがオン状態となり、アナログスイッチＳＷ
Ｂ、アナログスイッチＳＷＥがオフ状態となる。このた
め、電位ＶＡは電位Ｖinaと同電位になる。また、演算
増幅器４１の作用により、電位ＶＢと出力端子Ｖoutの
電位は、電位ＶＣと同電位になる。このとき、結合容量
ＣＡは両端の電位がそれぞれ電位ＶＡと電位ＶＢになる
ため、次式の関係となる。
【０１２６】（容量ＣＡの電位差）＝（電位Ｖina−電
位ＶＢ） （３９） 同様に、帰還用容量ＣＢは、両端の電位がそれぞれ電位
ＶＢと電位ＶＤになることから、これらは次の式（４
０）の関係となる。
【０１２７】 （容量ＣＢの電位差）＝（電位ＶＤ−電位ＶＢ）＝（電
位Ｖinb−電位ＶＢ）（４０） 次に、ディスチャージサイクルでは、アナログスイッチ
ＳＷＦ、アナログスイッチＳＷＤがオフ状態で、アナロ
グスイッチＳＷＥがオン状態となる。また、入力ディジ
タルデータが、"１"の時、アナログスイッチＳＷＢがオ
ン状態となり、アナログスイッチＳＷＡがオフ状態とな
る。そのため、電位ＶＡは電位Ｖinbと同電位になり、
結合容量ＣＡの両端の電位差は次の式（４１）の通りと
なる。
【０１２８】 （容量ＣＡの電位差）＝（電位Ｖinb−電位ＶＢ）
（４１） このため、結合容量ＣＡのマイナス電極側にチャージさ
れていた電荷が帰還用容量ＣＢに移動し、この電荷の移
動をキャンセルするように帰還用容量ＣＢの出力端子Ｖ
out側に電荷が移動する。移動する電荷量△ＱCBは次の
式（４２）で表わされる。
【０１２９】 △ＱCB＝［電位Ｖinb−電位Ｖina］×（容量ＣＡの容量
値） （４２） 電位ＶＢは、演算増幅器４１に負帰還がかかっているた
め変化しない。従って、電荷の移動によって生じる出力
端子Ｖoutの電位は次の式（４３）の通りとなる。
【０１３０】 出力端子Ｖout＝電位Ｖinb−電位ＶＢ＋電位ＶＢ−［電
位Ｖinb−電位Ｖina］×（容量ＣＡの容量値）÷（容量
ＣＢの容量値）＝電位Ｖinb−［電位Ｖinb−電位
Ｖina］×（容量ＣＡの容量値）÷（容量ＣＢの容量
値） （４３） 一方、入力ディジタルデータが、”０”の時、アナログ
スイッチＳＷＢがオフ状態となり、アナログスイッチＳ
ＷＡがオン状態となる。このため、結合容量ＣＡでの電
荷の移動はなく、出力端子Ｖoutの電位は 出力端子Ｖout＝電位Ｖinb （４４） という関係になる。
【０１３１】入力ディジタルデータが、”１”の時
と、”０”の時の電圧差Ｖ1-0は、 Ｖ1-0＝［電位Ｖina−電位Ｖinb］×（容量ＣＡの容量
値）÷（容量ＣＢの容量値）
（４５） になる。
【０１３２】なお、図７の実施例においては、電位ＶＤ
を電位Ｖinbと同電位に設定したが、電位Ｖinaと同電位
に設定してもよい。
【０１３３】以上のように本発明の第６の実施例は、演
算増幅器４１の出力端子Ｖoutと帰還用容量ＣＢの間に
アナログスイッチＳＷＥを接続するとともに、帰還用容
量ＣＢの一端に電位Ｖinaまたは電位Ｖinbと同じ電位を
与えるためのアナログスイッチＳＷＦを接続し、演算増
幅器４１の正入力端子Ｂに電位Ｖinaと電位Ｖinbの中間
電位をもつ電位ＶＣを印加したものであるから、演算増
幅器４１の動作点を電位Ｖinaと電位Ｖinbの中間電位、
すなわち演算増幅器４１のダイナミックレンジの中央付
近に位置させることができる。このため、電源電圧の変
動に強く、電源電圧特性の良い液晶駆動装置を実現する
ことができる。
【０１３４】なお、図７においては、アナログスイッチ
ＳＷＡ、アナログスイッチＳＷＢ、結合容量ＣＡをそれ
ぞれ１組設け、１ビットの入力ディジタルデータをアナ
ログ信号に変換する場合について説明したが、アナログ
スイッチＳＷＡ、アナログスイッチＳＷＢ、結合容量Ｃ
Ａをそれぞれ複数組設け、多ビットのディジタルデータ
をアナログ信号に変換してもよい。その時、複数の結合
容量ＣＡ各々の容量値を重みづけしてもよい。
【０１３５】次に、本発明の液晶駆動装置に用いる出力
回路の第７の実施例について、図面を参照しながら説明
する。
【０１３６】図８は本発明の液晶駆動装置の第７の実施
例における出力回路を示す構成図である。ＳＷＣはアナ
ログスイッチであり、このアナログスイッチＳＷＣがオ
ン状態の時、電位Ｖincを結合容量ＣＡに印加する。Ｃ
Ｂは帰還用容量であり、演算増幅器４１の負入力端子Ａ
と出力端子Ｖoutに接続されている。その他の構成は、
第６の実施例における出力回路と同様である。
【０１３７】以上のように構成された本実施例の液晶駆
動装置に内蔵されている容量型ＤＡコンバータについ
て、以下その動作を説明する。ただし、電位ＶＣと電位
Ｖincは、次の式（４６）で示すように、電位Ｖinaと電
位Ｖinbの中間電位である。
【０１３８】電位ＶＣ＝電位Ｖinc＝［電位Ｖinb＋電位
Ｖina］÷２ （４６） 容量型ＤＡコンバータの動作は、結合容量ＣＡへの電荷
のチャージサイクルと、結合容量ＣＡから帰還用容量Ｃ
Ｂへ電荷が移動し、出力端子Ｖoutから出力されるディ
スチャージサイクルに分かれる。
【０１３９】まず、チャージサイクルでは、アナログス
イッチＳＷＣ、アナログスイッチＳＷＦがオン状態で、
アナログスイッチＳＷＡ、アナログスイッチＳＷＢがオ
フ状態である。このため、電位ＶＡは電位Ｖincと同電
位になる。また、演算増幅器４１の作用により、電位Ｖ
Ｂと出力端子Ｖoutの電位は、電位ＶＣと同電位にな
る。その結果、結合容量ＣＡの両端の電位差は、次の式
(４７)の通りとなる。
【０１４０】（容量ＣＡの電位差）＝電位Ｖinc−電位
ＶＢ （４７） 次に、ディスチャージサイクルでは、アナログスイッチ
ＳＷＣ、アナログスイッチＳＷＦがオフ状態となる。
【０１４１】この状態で、入力ディジタルデータが、”
１”の時、アナログスイッチＳＷＡがオフ状態のまま
で、アナログスイッチＳＷＢがオン状態になる。逆に、
入力ディジタルデータが、”０”の時、アナログスイッ
チＳＷＢがオフ状態のままで、アナログスイッチＳＷＡ
がオン状態になる。このため、電位ＶＡは、入力ディジ
タルデータが、”１”の時、電位Ｖinbと同電位にな
り、入力ディジタルデータが、”０”の時、電位Ｖina
と同電位になる。
【０１４２】従って、結合容量ＣＡの両端の電位差は、
入力ディジタルデータが、”１”の時、（容量ＣＡの電
位差）＝電位Ｖinb−電位ＶＢ （４８） となる。
【０１４３】入力ディジタルデータが、”０”の時、次
の式（４９）の関係となる。（容量ＣＡの電位差）＝電
位Ｖina−電位ＶＢ （４９） このため、結合容量ＣＡのマイナス電極側にチャージさ
れていた電荷は、帰還用容量ＣＢのマイナス電極側に移
動し、この電荷の移動をキャンセルするように帰還用容
量ＣＢの出力端子Ｖout側に電荷が移動する。移動する
電荷量△ＱCBは入力ディジタルデータが、”１”の時、 △ＱCB＝［電位Ｖinb−電位Ｖinc］×（容量ＣＡの容量
値） （５０） となる。
【０１４４】入力ディジタルデータが、”０”の時、次
の式（５１）の関係となる。 △ＱCB＝［電位Ｖina−電位Ｖinc］×（容量ＣＡの容量
値） （５１） 電位ＶＢは、演算増幅器４１に負帰還がかかっているた
め、電位ＶＣと同電位で変化しない。従って、出力端子
Ｖoutの電位は、入力ディジタルデータが、”１”の
時、式（４６）から （出力端子Ｖoutの電位）＝電位ＶＢ−［電位Ｖinb−電
位Ｖinc］×（容量ＣＡの容量値）÷（容量ＣＢの容量
値） （５２） となる。
【０１４５】入力ディジタルデータが、”０”の時、次
の関係式（５３）の通りとなる。 （出力端子Ｖoutの電位）＝電位ＶＢ−［電位Ｖina−電
位Ｖinc］×（容量ＣＡの容量値）÷（容量ＣＢの容量
値） （５３） 入力ディジタルデータが、”１”の時と、”０”の時の
電圧差Ｖ1-0は、 Ｖ1-0＝［電位Ｖina−電位Ｖinb］×（容量ＣＡの容量
値）÷（容量ＣＢの容量値） （５
４） になる。
【０１４６】以上のように本発明の第７の実施例によれ
ば、電位Ｖinaと電位Ｖinbの中心付近の電位Ｖincを印
加するアナログスイッチＳＷＣを設け、さらに電位Ｖ
inaと電位Ｖinbの中心付近の電位と同じ電位をもつ電位
ＶＣを演算増幅器４１の正入力端子Ｂに印加することに
より、チャージサイクルでまず中間の電位Ｖincをサン
プリングし、その後、中間電位を起点にして出力アナロ
グ電圧を変動させることができる。このため、電源電圧
の変動に強く、電源電圧特性の良い液晶駆動装置を実現
することができる。さらに出力アナログ電圧も中心付近
の電位から変化するため、アナログスイッチＳＷＦに高
電圧がかかりにくく、この点でも安定した動作を行い得
る液晶駆動装置が実現できる。
【０１４７】なお、図８の実施例においても、アナログ
スイッチＳＷＡ、アナログスイッチＳＷＢ、アナログス
イッチＳＷＣ、結合容量ＣＡをそれぞれ複数組設け、多
ビットの入力ディジタルデータをアナログ信号に変換し
てもよい。また、その時、複数の結合容量ＣＡを各々重
みづけしてもよい。
【０１４８】以上、述べたように、本発明の液晶駆動装
置の第６の実施例は、互いに異なる第１、第２の電位を
入力ディジタルデータに基づいて結合容量の一端に選択
的に印加し、結合容量の他端を演算増幅器の負入力端子
に接続するとともに、演算増幅器の正入力端子に第１、
第２の電位の中心付近の電位を印加し、一端が演算増幅
器の負入力端子に接続された帰還用容量の他端に第１ま
たは第２の電位と同じ電位を選択的に印加するようにし
たものである。
【０１４９】また、本発明の液晶駆動装置の第７の実施
例は、互いに異なる第１、第２の電位および第１、第２
の電位の中心付近の電位をもつ第３の電位を入力ディジ
タルデータに基づいて結合容量の一端に選択的に印加
し、結合容量の他端を演算増幅器の負入力端子に接続す
るとともに、演算増幅器の正入力端子に第３の電位と同
じ電位を印加し、演算増幅器の負入力端子と出力端子の
間に帰還用容量を接続したものである。
【０１５０】このようにすれば、演算増幅器の動作点を
第１、第２の電位の中間電圧にすることができ、演算増
幅器をそのダイナミックレンジのほぼ中央付近で動作さ
せることができる。このため、電源電圧の変動に強く、
電源電圧特性の良い液晶駆動装置が実現できる。
【０１５１】次に、本発明の液晶駆動装置の第８の実施
例を説明する。チャージサイクルとディスチャージサイ
クルを一定周期で繰り返す液晶駆動装置においては、チ
ャージサイクル時に、大容量の負荷を充放電するためチ
ャージサイクルの時間が長くなる。その結果、相対的に
ディスチャージサイクル時間が短くなると同時に、ディ
スチャージサイクル時には不要である負荷容量の充放電
を行うことにより消費電力が増大する。
【０１５２】本発明の第８の実施例は前記課題を解決す
るもので、チャージサイクル時間を短くし、消費電力を
小さくできる液晶駆動装置を提供することを目的とす
る。
【０１５３】すなわち、本実施例は演算増幅器の出力端
子と液晶の負荷容量との間に負荷断続用のスイッチを接
続し、チャージサイクル時にこのスイッチを開くように
したものである。
【０１５４】この構成により、チャージサイクル時は演
算増幅器の負荷容量を切り離し、演算増幅器の負荷を軽
減することができるため、演算増幅器の動作を高速にす
ることができるとともに、消費電力を少なくすることが
できる。なお、ディスチャージサイクル時には、負荷断
続用のスイッチを閉じ、演算増幅器の出力端子に負荷を
接続することによって、従来通り液晶パネルの液晶容量
への充放電を行い、所定の表示をすることができる。
【０１５５】また、負帰還をかけた演算増幅器は２つの
入力端子が仮想的に短絡されているが、帰還回路に接続
される負荷容量が大きいため、出力電流の少ない演算増
幅器では帰還回路への充電に時間がかかる。
【０１５６】そこで、本実施例では、演算増幅器の一方
の入力端子に印加する基準電源と、他方の入力端子に前
記基準電源と等しい電圧を印加するスイッチを備え、チ
ャージサイクル時の一定期間にスイッチを閉じ、ディス
チャージサイクル時に開くようにしたものである。
【０１５７】このように、チャージサイクル時に、帰還
回路に基準電源を接続するスイッチを設ければ、出力電
流量の大きい基準電源により帰還回路の負荷容量に高速
度に充電を行うことができる。
【０１５８】以下、本発明の液晶駆動装置の第８の実施
例について、図９〜図１２を参照しながら説明する。
【０１５９】図９は本発明の液晶駆動装置の第８の実施
例における出力回路を示す構成図である。図９におい
て、５１は演算増幅器、５２は演算増幅器５１の出力端
子と反転入力端子Ａの間に接続され、負帰還回路として
機能する容量、５３はＴＦＴ液晶パネル（図１のＴＦＴ
液晶パネル１に相当する）の液晶容量、配線容量を含ん
だ負荷容量、５４〜５６は一端が演算増幅器５１の反転
入力端子Ａに接続された複数の容量、５７は演算増幅器
５１の出力端子と反転入力端子Ａ間を短絡するスイッ
チ、５８〜６０は容量５４〜５６の他端と電源端子との
間に接続され、液晶表示用のディジタル入力データに応
じて開閉制御されるスイッチ、６１〜６３は容量５４〜
５６の他端とグランド間に接続され、液晶表示用のディ
ジタル入力データに応じて開閉されるスイッチである。
【０１６０】なお、スイッチ５７〜６３は、図では機械
的なスイッチの形で示したが、実際にはディジタル入力
データによってオン、オフ状態となる電子スイッチであ
る。
【０１６１】本実施例では、演算増幅器５１の出力端子
と負荷容量５３の間に負荷断続用のスイッチ６４が接続
されている。このスイッチ６４もディジタル入力データ
によってオン、オフ状態となる電子スイッチである。
【０１６２】以上のように構成された本実施例の液晶駆
動装置について、以下その動作を説明する。
【０１６３】この液晶駆動装置においても、基本的な動
作はチャージサイクルとディスチャージサイクルの２つ
に分かれる。
【０１６４】まず、チャージサイクルについて説明す
る。チャージサイクル時は、スイッチ５７を閉じて演算
増幅器５１の出力端子と反転入力端子Ａを短絡する。こ
の時、演算増幅器５１はボルテージフォロワ回路とな
る。
【０１６５】さらに、チャージサイクル時には、負荷断
続用のスイッチ６４を開き、負荷容量５３を演算増幅器
５１の出力端子から切り離す。
【０１６６】この状態で、スイッチ５８〜６０が閉じ、
スイッチ６１〜６３が開く。この時の等価回路は、図１
０のようになる。演算増幅器５１の反転入力端子Ａは仮
想接地されているため、容量５４〜５６には電源電圧が
印加されている。
【０１６７】この時、演算増幅器５１の出力端子には負
荷容量５３が接続されておらず、演算増幅器５１の出力
端子は仮想接地された反転入力端子Ａに直接接続されて
いる。このため、短時間で安定した状態になる。そして
安定した状態では、演算増幅器５１の出力電圧ＶOはグ
ランド（接地）レベルになっている。
【０１６８】次に、ディスチャージサイクルを説明す
る。容量５４〜５６は、図９では３つだけしか示されて
いないが、実際は入力されるディジタル入力データのビ
ット数分存在し、スイッチ５８〜６３もビット数分存在
する。ディスチャージサイクル時、スイッチ５８〜６３
は液晶表示用のディジタル入力データに応じて開閉し、
各容量５４〜５６に蓄積された電荷をディジタルデータ
に応じて放電する。
【０１６９】さらに、ディスチャージサイクル時には、
演算増幅器５１の出力端子に接続された負荷断続用のス
イッチ６４が閉じ、演算増幅器５１の出力端子に負荷容
量６３が接続される。
【０１７０】ディジタル入力データが‘０’の時には、
図１１ａのように容量５４〜５６が電源端子に接続され
たままとなる。このときは演算増幅器５１の反転入力端
子Ａの入力電圧に変化がないため、出力端子の出力電圧
ＶOはグランドレベルのままとなる。
【０１７１】一方、ディジタルデータが‘１’の時は、
図１１ｂのように容量５４〜５６がグランドに接続され
る。このとき、演算増幅器５１の反転入力端子Ａの入力
電圧がグランドに対して負の方向に変化するため、演算
増幅器５１の出力電圧は正の方向に変化し、出力端子の
出力電圧ＶOが上昇する。そしてこの出力電圧ＶOが負荷
断続用のスイッチ６４を介して負荷容量（液晶パネルの
液晶容量）５３に印加され、入力データに対応した表示
が行なわれる。
【０１７２】図１２は、図９の実施例において、入力デ
ータが‘１’の時の充電動作とアナログ信号の出力動作
をタイミングチャートに示したものである。図１２中に
示すｔ1は 、図１０に示すチャージサイクルが完了する
までの時間、ｔ2はディスチャージサイクルが 完了する
までの時間である。
【０１７３】本実施例の液晶駆動装置では、充電時に演
算増幅器５１の出力端子から負荷容量５３を切り離すた
め、チャージサイクル時間ｔ1を短縮することができ
る。
【０１７４】このように、図９の実施例では、チャージ
サイクルとディスチャージサイクルを一定周期で繰り返
す液晶駆動装置において、チャージサイクル時に演算増
幅器の出力端子から負荷を切り離すことによって動作速
度を速めることができる。また、チャージサイクル時に
負荷容量への充放電を行わないため、消費電力を少なく
することができる。
【０１７５】次に、本発明の液晶駆動装置の第９の実施
例について、図１３〜図１４を参照しながら説明する。
【０１７６】図１３は本発明の液晶駆動装置の第９の実
施例における出力回路を示す構成図である。図１３にお
いて、６５は演算増幅器５１の非反転入力端子Ｂに入力
する基準電源、６６は基準電源６５と同電位の基準電
源、６７は演算増幅器５１の反転入力端子Ａと基準電源
６６の間に接続されるスイッチで、このスイッチ６７も
ディジタル信号によってオン、オフ状態となる電子スイ
ッチである。負荷断続用のスイッチ６４を除いて、その
他の構成は図９に示す実施例における出力回路と同様で
ある。
【０１７７】以上のように構成された本実施例の液晶駆
動装置について、以下その動作を説明する。
【０１７８】この液晶駆動装置においても、基本的な動
作はチャージサイクルとディスチャージサイクルの２つ
に分かれる。
【０１７９】まず、チャージサイクルについて説明す
る。チャージサイクル時は、スイッチ５７を閉じて演算
増幅器５１の出力端子と反転入力端子Ａを短絡する。こ
のとき、演算増幅器５１はボルテージフォロワ回路とな
る。さらに、チャージサイクル時には、基準電源用のス
イッチ６７を閉じる。
【０１８０】この状態で、スイッチ５８〜６０が閉じ、
スイッチ６１〜６３が開く。このときの等価回路は、図
１４のようになる。演算増幅器５１の反転入力端子Ａは
仮想接地されているため、容量５４〜５６には電源電圧
が印加されている。
【０１８１】演算増幅器５１の入力端子には基準電源６
５と同電位の基準電源６６が接続されている。帰還回路
の負荷容量には出力電流の大きい、電圧の安定した基準
電源が接続されているため、短時間で安定した状態にな
る。そして安定した状態では、演算増幅器５１の出力電
圧ＶOはグランドレベルになっている。
【０１８２】次に、ディスチャージサイクルを説明す
る。容量５４〜５６は、図１３では３つだけしか示され
ていないが、実際は入力されるディジタル入力データの
ビット数分存在し、スイッチ５８〜６３もビット数分存
在する。ディスチャージサイクル時、スイッチ５８〜６
３は液晶表示用のディジタル入力データに応じて開閉
し、各容量５４〜５６に蓄積された電荷をディジタル入
力データに応じて放電する。ディスチャージサイクル時
は、基準電源用スイッチ６７を開くことで容量５４〜５
６に蓄積された電荷は容量５２に移動し、ディジタル入
力データに応じたアナログ電圧が発生する。
【０１８３】本実施例によっても、図９の実施例と同
様、図12のチャージサイクル時間ｔ1を短くすることが
できる。
【０１８４】このように、図１３の実施例では、チャー
ジサイクル時に演算増幅器の入力端子に基準電源を接続
することで帰還回路の負荷容量への充電速度を速めるこ
とができる。
【０１８５】なお、以上説明した各実施例における液晶
駆動装置の出力回路は、すべて容量型ＤＡコンバータで
構成したが抵抗、電流源、オーバーサンプリングを用い
たものを使ってもよい。
【０１８６】以下それらのＤＡコンバータを用いた出力
回路について説明する。図１５は抵抗を用いたＤＡコン
バータの例である。７１は演算増幅器、７２は基準電
圧、７３から７７はディジタル階調データのビットの重
みに応じてオン・オフ状態となるスイッチ群、７８から
８２は基準電圧７２を分圧して、階調電圧を発生する抵
抗群である。分圧によって発生した複数の階調電圧のう
ち、ディジタル階調データに対応するひとつの階調電圧
が、スイッチ群７３〜７７の中のひとつによって選択さ
れる。選択された階調電圧はボルテージホロア回路とし
て機能する演算増幅器７１を経由して出力される。
【０１８７】図１５の抵抗型ＤＡコンバータは、複数の
抵抗で基準電圧を分圧してディジタル階調データの入力
ビットに応じた階調電圧を発生し、それらの階調電圧の
なかから、ディジタル階調データに応じた階調電圧をス
イッチによって選択する方式である。
【０１８８】本実施例では分圧抵抗の抵抗値をすべて等
しくしたが、ビットのべき乗に比例した抵抗値の抵抗を
用いて抵抗の数を減らしてもよい。
【０１８９】図１６は抵抗を用いたＤＡコンバータのも
うひとつの例である。９１は演算増幅器、９２は演算増
幅器９１の帰還抵抗、９３は基準電圧、９４から９７は
ディジタル階調データのビットの重みに応じてオン・オ
フ状態となるスイッチ群、９８から１０１は演算増幅器
９１の入力抵抗である。
【０１９０】入力抵抗９８〜１０１の抵抗値はすべて等
しいものとすると、各入力抵抗に流れる入力電流はすべ
て等しい。スイッチ９４〜９７は階調の数だけ存在す
る。ディジタル階調データに応じた数のスイッチ９４〜
９７が閉じると、演算増幅器９１の入力端子には階調に
対応した入力電流が流れ込む。電流電圧変換回路として
機能する演算増幅器９１と帰還抵抗９２によって、入力
電流に応じた出力電圧が発生する。
【０１９１】本実施例では入力抵抗の抵抗値をすべて等
しくしたが、ビットのべき乗に比例した抵抗値の抵抗を
用いて抵抗の数を減らしてもよい。
【０１９２】図１７は定電流源を用いたＤＡコンバータ
の例である。１１１は演算増幅器、１１２は帰還抵抗、
１１３は基準電圧、１１４から１１７はディジタル階調
データのビットの重みに応じてオン・オフ状態となるス
イッチ群、１１８から１２１は定電流源群である。定電
流源は階調の数だけ存在する。定電流源群１１８〜１２
１は、スイッチ群１１４〜１１７によって、そのひとつ
が選択される。選択された定電流源は電流電圧変換回路
である演算増幅器１１１と帰還抵抗１１２によって出力
される。
【０１９３】本実施例では定電流源の電流値をすべて等
しくしたが、ビットのべき乗に比例した電流値の定電流
源を用いて定電流源の数を減らしてもよい。
【０１９４】図１８はオーバーサンプリング方式を用い
たＤＡコンバータの例である。１２５は積分回路、１２
６は基準電圧、１２７はスイッチである。本実施例では
ディジタル階調データをパラレルに転送せず、シリアル
に転送する。シリアルデータの例を図１９に示す。図１
９（ａ）は一定サイクルｔ3のなかで、ディジタル階調
データの階調値に比例したパルス列をｔ4として転送す
る例である。また図１９（ｂ）は一定サイクルｔ3のな
かで、ディジタル階調データの階調値に比例したＰＷＭ
波形をｔ5として転送する例である。図１９（ａ）、
（ｂ）の転送シリアルデータによって、図１８のスイッ
チ１２７がオン・オフ状態となると基準電圧１２６から
積分回路１２５に電荷が移動し、積分回路１２５にはデ
ィジタル階調データに比例した振幅の電圧が発生する。
【０１９５】なお、図１８では基準電圧１２６を用いた
が、図２０に示すように、基準定電流源１２８を用いて
もよい。
【０１９６】
【発明の効果】本発明の液晶駆動装置によれば、ＤＡコ
ンバータを液晶パネルの直前に配置して、階調データを
アナログ処理をすることなくディジタルのまま処理でき
ることから、高速アナログ回路および調整回路が省略で
き、高品質の表示画質が得られる。
【０１９７】また、階調データを記憶するデータラッチ
手段と、データラッチ手段の出力を液晶パネルに印加す
るアナログ信号に変換する調整不要のＤＡコンバータを
設けることで、アナログ回路を不要にし、増幅器等に必
要な調整箇所を削減して量産性を向上させることができ
る。
【０１９８】本発明の液晶駆動装置に用いる出力回路に
よれば、ディジタル信号の各ビット情報に基づいてスイ
ッチ群をオン・オフ状態にし、容量群の充電及び放電を
制御することにより、必要な出力電圧を発生することか
ら、多くの基準電圧を設ける必要がない。従って、配線
数、回路数等を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の液晶駆動装置の構成を示す
ブロック図
【図２】本発明の液晶駆動装置を構成する第１の実施例
における出力回路を示す構成図
【図３】本発明の液晶駆動装置を構成する第２の実施例
における出力回路を示す構成図
【図４】本発明の液晶駆動装置を構成する第３の実施例
における出力回路を示す構成図
【図５】本発明の液晶駆動装置を構成する第４の実施例
における出力回路を示す構成図
【図６】本発明の液晶駆動装置を構成する第５の実施例
における出力回路を示す構成図
【図７】本発明の液晶駆動装置を構成する第６の実施例
における出力回路を示す構成図
【図８】本発明の液晶駆動装置を構成する第７の実施例
における出力回路を示す構成図
【図９】本発明の液晶駆動装置を構成する第８の実施例
における出力回路を示す構成図
【図１０】本発明の第８の実施例における出力回路の充
電動作時の等価回路図
【図１１】本発明の第８の実施例における出力回路のア
ナログ信号の出力動作時の等価回路図
【図１２】本発明の第８の実施例における出力回路の動
作タイミングチャート
【図１３】本発明の液晶駆動装置を構成する第９の実施
例における出力回路を示す構成図
【図１４】本発明の第９の実施例における出力回路の充
電動作時の等価回路図
【図１５】本発明の液晶駆動装置を構成する第１０の実
施例における抵抗型ＤＡコンバータを用いた出力回路を
示す構成図
【図１６】本発明の液晶駆動装置を構成する第１１の実
施例における抵抗型ＤＡコンバータを用いた出力回路を
示す構成図
【図１７】本発明の液晶駆動装置を構成する第１２の実
施例における電流源型ＤＡコンバータを用いた出力回路
を示す構成図
【図１８】本発明の液晶駆動装置を構成する第１３の実
施例におけるオーバーサンプリング型ＤＡコンバータを
用いた出力回路を示す構成図
【図１９】本発明の第１３の実施例における出力回路の
動作を説明するためのタイミングチャート
【図２０】本発明の液晶駆動装置を構成する第１４の実
施例におけるオーバーサンプリング型ＤＡコンバータを
用いた出力回路を示す構成図
【図２１】従来の液晶駆動装置の構成を示すブロック図
【符号の説明】
１ ＴＦＴ液晶パネル ２、３０ 表示コントローラ ３ ゲートドライバ ４ ゲートドライバ制御信号 ５ ビデオＲＡＭ ６ 表示アドレス信号 ７ ＲＡＭ ８、３６ ＤＡコンバータ ９、３１ 反転・非反転回路 １０ アンプ １１ ゲイン・バイアス調整回路 １２ 液晶表示信号 １３、３２ シフトレジスタ １４、３５ レベルシフタ １５ サンプルホールド回路 １６、３７ 出力タイミング信号 １７、３８ 転送クロック １８、３９ 転送パルス ３３ ディジタル液晶表示データ ３４ データラッチ ４１、５１、７１、９１、１１１ 演算増幅器 ４３ 充電用スイッチ ４４ 放電用スイッチ ４５ 充電用タイミング信号 ４６ 放電用タイミング信号 ４７ 接続信号 ５２、５４〜５６ 容量 ５３ 負荷容量 ５７〜６４、６７、１２７ スイッチ ６５、６６ 基準電源 ７２、９３、１１３、１２６ 基準電圧 ７３〜７７、９４〜９７、１１４〜１１７ スイッチ群 ７８〜８２ 抵抗群 ９２、１１２ 帰還抵抗 ９８〜１０１ 入力抵抗 １１８〜１２１ 定電流源群 １２５ 積分回路 １２８ 基準定電流源 Ｃ0、Ｃ1、…Ｃn-1 容量 ＣＰ8 負帰還用容量 ＣＰ9 分圧用容量 Ｓ0、Ｓ1、…Ｓn-1 スイッチ Ｌ0、Ｌ1、…Ｌn-1 選択信号 ＣＰ0、ＣＰ1、…ＣＰ7 容量 ＣＡ 結合容量 ＣＢ 帰還用容量 ＳＷ0、ＳＷ1、…ＳＷ7 ディジタル入力スイッチ ＳＷＡ0、ＳＷＡ1、…ＳＷＡ9 充電用スイッチ ＳＷＢ0、ＳＷＢ1、…ＳＷＢ8 放電用スイッチ ＳＷＴ テスト用のスイッチ ＳＷＡ、ＳＷＢ、ＳＷＣ、ＳＷＤ、ＳＷＥ、ＳＷＦ ア
ナログスイッチ ＋Ｖref、−Ｖref、＋Ｖref16 基準入力電源 Ｖout 出力端子
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−189913 (32)優先日 平３(1991)７月30日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−195191 (32)優先日 平３(1991)８月５日 (33)優先権主張国 日本（ＪＰ） (72)発明者 中塚 淳二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 今村 善雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 液晶パネルと、ディジタル階調データを
    記憶する複数のデータラッチ手段と、前記データラッチ
    手段の出力を前記液晶パネルに印加するアナログ信号に
    変換する複数のＤＡコンバータを備えた液晶駆動装置。
  2. 【請求項２】 液晶パネルと、ディジタル階調データを
    一定周期で極性反転する反転制御手段と、前記反転制御
    手段のディジタル出力を記憶する複数のデータラッチ手
    段と、前記データラッチ手段の出力を前記液晶パネルに
    印加するアナログ信号に変換する複数のＤＡコンバータ
    を備えた液晶駆動装置。
  3. 【請求項３】 ディジタル信号を入力する入力手段と、
    同一の容量値を有する複数の容量よりなる容量群と、前
    記容量群の前記各容量に接続され、電荷の充電及び放電
    をオン・オフ制御するスイッチ群と、前記スイッチ群の
    所定のスイッチがオン状態にされることにより所定数の
    容量に充電される電荷を前記容量群のすべての容量によ
    り平均化して得られる電圧に比例する出力電圧を発生す
    る増幅器とを有する出力回路を備えた液晶駆動装置。
  4. 【請求項４】 ｎビットのディジタル信号を入力する入
    力手段と、ｎ個の並列接続された容量群と、前記容量群
    の各容量に接続され、前記ディジタル信号の各ビット情
    報に基づいて、オン・オフ状態となり、前記各容量の充
    電及び放電を制御するスイッチ群と、前記容量群の容量
    のうち、前記ディジタル信号の各ビット情報に基づいて
    充電される容量の電荷により発生する電圧に比例する出
    力電圧を発生する増幅器とを有する出力回路を備えた液
    晶駆動装置。
  5. 【請求項５】 ｎ×ｍビットのディジタル信号を入力す
    る入力手段と、並列接続されたｎ個の容量からなるｍ個
    の組によって構成される容量群と、前記容量群の各容量
    に接続され、前記ディジタル信号の各ビット情報に基づ
    いて、オン・オフ状態となり、前記各容量の充電及び放
    電を制御するスイッチ群と、前記容量群を構成する各組
    毎に設けられ、前記各組を構成する各容量に所定の基準
    電圧に対して２の（−ｎ）×０乗倍から２の（−ｎ）×
    （ｍ−１）乗倍の電圧を供給する電源群と、前記容量群
    の容量のうち前記ディジタル信号の各ビット情報に基づ
    いて前記電源群の各電源により充電される容量の電荷に
    より発生する電圧に比例する出力電圧を発生する増幅器
    とを有する出力回路を備えた液晶駆動装置。
  6. 【請求項６】 ｎ×ｍビットのディジタル信号を入力す
    る入力手段と、並列接続されたｎ個の容量からなるｍ個
    の組によって構成される容量群と、前記容量群の各容量
    に接続され、前記ディジタル信号の各ビット情報に基づ
    いて、オン・オフ状態となり、前記各容量の充電及び放
    電を制御するスイッチ群と、前記ディジタル信号の最上
    位ｎビットに対応する組を除く（ｍ−１）個の組の容量
    のそれぞれに直列に接続され、次の上位ｎビットに対応
    する組の各容量に対して並列に接続された（ｍ−１）個
    の分圧用容量と、前記容量群の容量のうち前記ディジタ
    ル信号の各ビット情報に基づいて所定の容量を充電する
    ことにより、前記ディジタル信号の最上位ｎビットに対
    応する組の各容量と、前記分圧用容量とに充電される電
    荷により発生する電圧に比例する出力電圧を発生する増
    幅器とを有する出力回路を備えた液晶駆動装置。
  7. 【請求項７】 ｎ×ｍビットのディジタル信号を入力す
    る入力手段と、並列接続されたｎ個の容量からなるｍ個
    の組によって構成される容量群と、前記容量群の各容量
    に接続され、前記ディジタル信号の各ビット情報に基づ
    いて、オン・オフ状態となり、前記各容量の充電及び放
    電を制御するスイッチ群と、前記ディジタル信号の最上
    位ｎビットに対応する組を除く（ｍ−１）個の組の容量
    のそれぞれに直列に接続され、次の上位ｎビットに対応
    する組の各容量に対して並列に接続された（ｍ−１）個
    の分圧用容量と、前記容量群の容量のうち前記ディジタ
    ル信号の各ビット情報に基づいて所定の容量を充電する
    ことにより、前記ディジタル信号の最上位ｎビットに対
    応する組の各容量と、前記分圧用容量とに充電される電
    荷により発生する電圧に比例する出力電圧を発生する増
    幅器と、前記分圧用容量に並列に接続されたスイッチを
    有する出力回路を備えた液晶駆動装置。
  8. 【請求項８】 結合容量と、互いに異なる第１、第２の
    電位をディジタル信号に基づいて前記結合容量の一端に
    選択的に印加する第１、第２のスイッチと、負入力端子
    が前記結合容量の他端に接続され、正入力端子に前記第
    １、第２の電位の中心付近の電位が印加される増幅器
    と、前記増幅器の負入力端子と出力端子の間に接続さ
    れ、前記第１のスイッチに同期してオン、オフ状態とな
    る第３のスイッチと、一端が前記増幅器の負入力端子に
    接続された帰還用容量と、前記帰還用容量の他端と前記
    増幅器の出力端子との間に接続され、前記第２のスイッ
    チに同期してオン、オフ状態となる第４のスイッチと、
    前記帰還用容量の他端と前記第１または第２の電位と同
    じ電位をもつ電位点との間に接続され、前記第１、第３
    のスイッチに同期してオン、オフ状態となる第５のスイ
    ッチとを有する出力回路を備えた液晶駆動装置。
  9. 【請求項９】 結合容量と、互いに異なる第１、第２の
    電位および前記第１、第２の電位の中心付近の電位をも
    つ第３の電位をディジタル信号に基づいて前記結合容量
    の一端に選択的に印加する第１、第２、第３のスイッチ
    と、負入力端子が前記結合容量の他端に接続され、正入
    力端子に前記第３の電位と同じ電位が印加される増幅器
    と、前記増幅器の負入力端子と出力端子の間に接続さ
    れ、前記第１のスイッチに同期してオン、オフ状態とな
    る第３のスイッチと、前記増幅器の負入力端子と出力端
    子の間に接続された帰還用容量とを有する出力回路を備
    えた液晶駆動装置。
  10. 【請求項１０】 増幅器と、前記増幅器の負帰還回路と
    して機能する容量と、前記増幅器の入力端子に並列に接
    続された複数の容量群と、前記容量群の各容量に接続さ
    れ、液晶表示用のディジタル信号に基づいて、オン・オ
    フ状態となり、前記各容量の充電及び放電を制御し、前
    記各容量の電荷量を可変する複数のスイッチ群と、前記
    増幅器の負荷と前記増幅器の出力端子の間に接続された
    負荷断続用のスイッチとを有する出力回路を備え、前記
    複数の容量群に対する充電動作とアナログ信号の出力動
    作とを一定周期で繰り返すように構成するとともに、充
    電動作時に前記負荷断続用のスイッチを開き、前記負荷
    を前記増幅器の出力端子から切り離すように構成した液
    晶駆動装置。
  11. 【請求項１１】 増幅器と、前記増幅器の負帰還回路と
    して機能する容量と、前記増幅器の一方の入力端子に並
    列に接続された複数の容量群と、前記容量群の各容量に
    接続され、液晶表示用のディジタル信号に基づいて、オ
    ン・オフ状態となり、前記各容量の充電及び放電を制御
    し、前記各容量の電荷量を可変する複数のスイッチ群
    と、前記増幅器の他方の入力端子に印加する基準電源
    と、前記増幅器の前記一方入力端子に前記基準電源と等
    しい電圧を印加するスイッチとを有する出力回路を備
    え、前記複数の容量群に対する充電動作とアナログ信号
    の出力動作とを一定周期で繰り返すように構成するとと
    もに、充電動作時の一定期間に前記増幅器の基準電源用
    の前記スイッチを閉じ、出力動作時に開くように構成し
    た液晶駆動装置。
JP4040913A 1991-04-26 1992-02-27 液晶駆動装置 Expired - Lifetime JP2743683B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP9706391 1991-04-26
JP15682191 1991-06-27
JP18082891 1991-07-22
JP18991391 1991-07-30
JP3-195191 1991-08-05
JP3-156821 1991-08-05
JP3-180828 1991-08-05
JP19519191 1991-08-05
JP3-97063 1991-08-05
JP3-189913 1991-08-05

Publications (2)

Publication Number Publication Date
JPH0594159A true JPH0594159A (ja) 1993-04-16
JP2743683B2 JP2743683B2 (ja) 1998-04-22

Family

ID=27525832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040913A Expired - Lifetime JP2743683B2 (ja) 1991-04-26 1992-02-27 液晶駆動装置

Country Status (5)

Country Link
US (2) US5453757A (ja)
EP (1) EP0510696B1 (ja)
JP (1) JP2743683B2 (ja)
KR (1) KR960010729B1 (ja)
DE (1) DE69214872T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033166A1 (en) * 1997-01-29 1998-07-30 Seiko Epson Corporation Method for inspecting active matrix board, active matrix board, liquid crystal device and electronic equipment
WO2001045079A1 (en) * 1999-12-16 2001-06-21 Matsushita Electric Industrial Co., Ltd. Liquid crystal drive circuit, semiconductor integrated circuit device, reference voltage buffer circuit, and method for controlling the same
US6380917B2 (en) 1997-04-18 2002-04-30 Seiko Epson Corporation Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device
WO2004051852A1 (ja) * 2002-12-03 2004-06-17 Semiconductor Energy Laboratory Co., Ltd. データラッチ回路及び電子機器
JP2009071814A (ja) * 2007-09-13 2009-04-02 Toppoly Optoelectronics Corp デジタルアナログコンバータ
JP2009116302A (ja) * 2007-10-15 2009-05-28 Seiko Epson Corp 駆動回路、データドライバ、集積回路装置及び電子機器
US7550790B2 (en) 1997-11-27 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
JP2009223016A (ja) * 2008-03-17 2009-10-01 Toppoly Optoelectronics Corp 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
JP2011134774A (ja) * 2009-12-22 2011-07-07 Oki Semiconductor Co Ltd 微小容量素子及びこれを用いた半導体装置
JP2016522434A (ja) * 2013-04-25 2016-07-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 外部補償誘導回路及びその誘導方法、表示装置
JP2020095099A (ja) * 2018-12-11 2020-06-18 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2023182986A (ja) * 2022-06-15 2023-12-27 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP2023182988A (ja) * 2022-06-15 2023-12-27 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2691568B1 (fr) * 1992-05-21 1996-12-13 Commissariat Energie Atomique Procede d'affichage de differents niveaux de gris et systeme de mise en óoeuvre de ce procede.
US5332997A (en) * 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
JP3165594B2 (ja) * 1994-08-12 2001-05-14 シャープ株式会社 表示駆動装置
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
KR960024524A (ko) * 1994-12-21 1996-07-20 김광호 기억소자를 이용한 액정 표시장치의 감마 보정장치
CN100576306C (zh) 1995-02-01 2009-12-30 精工爱普生株式会社 液晶显示装置
JP3372142B2 (ja) * 1995-07-10 2003-01-27 株式会社東芝 液晶表示装置及びその駆動回路
JPH0944122A (ja) * 1995-08-03 1997-02-14 Sharp Corp 液晶表示システム
CN1097316C (zh) * 1995-08-04 2002-12-25 精工爱普生株式会社 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置
US5798747A (en) * 1995-11-17 1998-08-25 National Semiconductor Corporation Methods and apparatuses for high-speed video sample and hold amplification for analog flat panel display
EP0821490B1 (en) * 1996-02-09 2005-11-02 Seiko Epson Corporation Potential generating device
JP3171091B2 (ja) * 1996-02-14 2001-05-28 日本電気株式会社 液晶画像信号制御方法及び制御回路
US5870154A (en) * 1996-03-08 1999-02-09 Honeywell Inc. Signal enhancement system
US5781139A (en) * 1996-03-19 1998-07-14 Thomson Multimedia S.A. Switched capacitor digital-to analog converter
KR100440540B1 (ko) * 1996-08-16 2004-09-18 삼성전자주식회사 파워-오프 방전 회로를 갖는 액정 표시 장치
GB9706943D0 (en) 1997-04-04 1997-05-21 Sharp Kk Active matrix device circuits
GB2323958A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
GB2323957A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix drive circuits
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
US5952948A (en) * 1997-09-24 1999-09-14 Townsend And Townsend And Crew Llp Low power liquid-crystal display driver
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
US5923275A (en) * 1997-10-22 1999-07-13 National Semiconductor Corporation Accurate charge-dividing digital-to-analog converter
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
JP3216604B2 (ja) * 1998-06-25 2001-10-09 日本電気株式会社 スイッチトキャパシタ型ｄ／ａ変換器及びディスプレイ駆動回路
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
TW468269B (en) 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
US6642915B1 (en) * 1999-07-13 2003-11-04 Intel Corporation Display panel
CN1175662C (zh) * 1999-12-24 2004-11-10 皇家菲利浦电子有限公司 一种操作电器的方法
US6466189B1 (en) * 2000-03-29 2002-10-15 Koninklijke Philips Electronics N.V. Digitally controlled current integrator for reflective liquid crystal displays
JP2001331152A (ja) * 2000-05-22 2001-11-30 Nec Corp 液晶表示装置の駆動回路及び該回路で駆動される液晶表示装置
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP4449189B2 (ja) 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
KR100373349B1 (ko) * 2000-12-30 2003-02-25 주식회사 하이닉스반도체 저전력 엘씨디 소오스 구동회로
US7256756B2 (en) * 2001-08-29 2007-08-14 Nec Corporation Semiconductor device for driving a current load device and a current load device provided therewith
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
JP3807321B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP3807322B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
US20030193458A1 (en) * 2002-04-16 2003-10-16 Klein Terence R. System and method for providing voltages for a liquid crystal display
US6870895B2 (en) * 2002-12-19 2005-03-22 Semiconductor Energy Laboratory Co., Ltd. Shift register and driving method thereof
JP2005182494A (ja) * 2003-12-19 2005-07-07 Mitsubishi Electric Corp 電流増幅回路およびそれを備える液晶表示装置
GB2422258A (en) * 2005-01-12 2006-07-19 Sharp Kk Bufferless switched capacitor digital to analogue converter
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
GB2425006A (en) * 2005-04-05 2006-10-11 Sharp Kk Switched capacitor digital/analogue converter arrangement
KR100692813B1 (ko) 2005-06-28 2007-03-14 엘지전자 주식회사 액정 표시 장치의 구동 장치 및 그의 구동 방법
US8294505B2 (en) * 2005-08-23 2012-10-23 International Business Machines Corporation Stackable programmable passive device and a testing method
KR100770723B1 (ko) * 2006-03-16 2007-10-30 삼성전자주식회사 평판 표시 장치의 소스 드라이버의 디지털/아날로그변환장치 및 디지털/아날로그 변환방법.
TWI340941B (en) * 2006-05-19 2011-04-21 Chimei Innolux Corp System for displaying image
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US8558852B2 (en) * 2006-11-30 2013-10-15 Seiko Epson Corporation Source driver, electro-optical device, and electronic instrument
JP5332150B2 (ja) * 2006-11-30 2013-11-06 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
GB0714348D0 (en) 2007-07-23 2007-09-05 Innovision Res & Tech Plc near field RF communications
US7746254B2 (en) * 2007-12-26 2010-06-29 Denso Corporation Sample and hold circuit, multiplying D/A converter having the same, and A/D converter having the same
TWI376940B (en) * 2009-02-19 2012-11-11 Novatek Microelectronics Corp Gamma volatge generating apparatus and gamma voltage generator
JP2010204598A (ja) * 2009-03-06 2010-09-16 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
CN102654987B (zh) * 2012-02-03 2014-10-15 京东方科技集团股份有限公司 Tft-lcd基板像素点充电方法、装置及源驱动器
TWI469119B (zh) * 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
TWI473072B (zh) * 2013-06-24 2015-02-11 Orise Technology Co Ltd 減少閂鎖元件數量的源極驅動裝置
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
CN106057142B (zh) * 2016-05-26 2018-12-25 深圳市华星光电技术有限公司 显示装置及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124933A (en) * 1981-01-27 1982-08-04 Nippon Telegr & Teleph Corp <Ntt> Digital-to-analog converter
JPS60142625A (ja) * 1983-12-29 1985-07-27 Sony Corp デイジタル／アナログ変換器
JPS61103199A (ja) * 1984-10-26 1986-05-21 旭硝子株式会社 画像表示装置
JPS6276822A (ja) * 1985-09-30 1987-04-08 Kenzo Watanabe デイジタル・アナログ変換方法
JPH01133424A (ja) * 1987-11-19 1989-05-25 Sanyo Electric Co Ltd Ｄａ変換回路
JPH0319430A (ja) * 1989-06-16 1991-01-28 Nec Corp デイジタルーアナログ変換器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879723A (en) * 1972-12-21 1975-04-22 Transign Inc Destination sign system using liquid crystal display devices
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
US4667179A (en) * 1985-03-07 1987-05-19 Xerox Corporation Two reference voltage weighted capacitor digital to analog converter
US5021787A (en) * 1987-03-26 1991-06-04 Texas Instruments Incorporated Digital-analog converter for conversion of law A- encoded digital signals into analog signals
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
CA1292520C (en) * 1988-05-27 1991-11-26 Roger Colbeck Jitter-invariant switched capacitor pulse shaper
GB8813162D0 (en) * 1988-06-03 1988-07-06 British Telecomm Digital-to-analogue conversion
US5061920A (en) * 1988-12-20 1991-10-29 Honeywell Inc. Saturating column driver for grey scale LCD
JP2520167B2 (ja) * 1989-04-04 1996-07-31 シャープ株式会社 表示装置のための駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124933A (en) * 1981-01-27 1982-08-04 Nippon Telegr & Teleph Corp <Ntt> Digital-to-analog converter
JPS60142625A (ja) * 1983-12-29 1985-07-27 Sony Corp デイジタル／アナログ変換器
JPS61103199A (ja) * 1984-10-26 1986-05-21 旭硝子株式会社 画像表示装置
JPS6276822A (ja) * 1985-09-30 1987-04-08 Kenzo Watanabe デイジタル・アナログ変換方法
JPH01133424A (ja) * 1987-11-19 1989-05-25 Sanyo Electric Co Ltd Ｄａ変換回路
JPH0319430A (ja) * 1989-06-16 1991-01-28 Nec Corp デイジタルーアナログ変換器

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281700B1 (en) 1997-01-29 2001-08-28 Seiko Epson Corporation Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus
US6525556B2 (en) 1997-01-29 2003-02-25 Seiko Epson Corporation Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus
WO1998033166A1 (en) * 1997-01-29 1998-07-30 Seiko Epson Corporation Method for inspecting active matrix board, active matrix board, liquid crystal device and electronic equipment
US6794892B2 (en) 1997-01-29 2004-09-21 Seiko Epson Corporation Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus
KR100638534B1 (ko) * 1997-01-29 2007-04-24 세이코 엡슨 가부시키가이샤 액티브매트릭스기판의검사방법,액티브매트릭스기판,액정장치및전자기기
US6380917B2 (en) 1997-04-18 2002-04-30 Seiko Epson Corporation Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device
US6674420B2 (en) 1997-04-18 2004-01-06 Seiko Epson Corporation Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device
US7550790B2 (en) 1997-11-27 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
US7474306B2 (en) 1999-12-16 2009-01-06 Panasonic Corporation Display panel including a plurality of drivers having common wires each for providing reference voltage
WO2001045079A1 (en) * 1999-12-16 2001-06-21 Matsushita Electric Industrial Co., Ltd. Liquid crystal drive circuit, semiconductor integrated circuit device, reference voltage buffer circuit, and method for controlling the same
KR100695604B1 (ko) * 1999-12-16 2007-03-14 마츠시타 덴끼 산교 가부시키가이샤 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법
US8212600B2 (en) 2002-12-03 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
US8004334B2 (en) 2002-12-03 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
US7301382B2 (en) 2002-12-03 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
US8710887B2 (en) 2002-12-03 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
WO2004051852A1 (ja) * 2002-12-03 2004-06-17 Semiconductor Energy Laboratory Co., Ltd. データラッチ回路及び電子機器
US7142030B2 (en) 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
CN100365934C (zh) * 2002-12-03 2008-01-30 株式会社半导体能源研究所 数据锁存电路和电子装置
JP2009071814A (ja) * 2007-09-13 2009-04-02 Toppoly Optoelectronics Corp デジタルアナログコンバータ
JP2009116302A (ja) * 2007-10-15 2009-05-28 Seiko Epson Corp 駆動回路、データドライバ、集積回路装置及び電子機器
JP2009223016A (ja) * 2008-03-17 2009-10-01 Toppoly Optoelectronics Corp 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
JP2011134774A (ja) * 2009-12-22 2011-07-07 Oki Semiconductor Co Ltd 微小容量素子及びこれを用いた半導体装置
US8692355B2 (en) 2009-12-22 2014-04-08 Oki Semiconductor Co., Ltd. Minute capacitance element and semiconductor device using the same
JP2016522434A (ja) * 2013-04-25 2016-07-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 外部補償誘導回路及びその誘導方法、表示装置
US9734760B2 (en) 2013-04-25 2017-08-15 Boe Technology Group Co., Ltd. Sensing circuit for external compensation, sensing method thereof and display apparatus
JP2020095099A (ja) * 2018-12-11 2020-06-18 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US10839767B2 (en) 2018-12-11 2020-11-17 Seiko Epson Corporation Display driver, electro-optical device, and electronic apparatus
JP2023182986A (ja) * 2022-06-15 2023-12-27 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP2023182988A (ja) * 2022-06-15 2023-12-27 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器

Also Published As

Publication number Publication date
KR960010729B1 (ko) 1996-08-07
JP2743683B2 (ja) 1998-04-22
EP0510696A1 (en) 1992-10-28
US5453757A (en) 1995-09-26
KR920020387A (ko) 1992-11-21
EP0510696B1 (en) 1996-10-30
DE69214872D1 (de) 1996-12-05
US5648791A (en) 1997-07-15
DE69214872T2 (de) 1997-03-13

Similar Documents

Publication Publication Date Title
EP0510696B1 (en) Liquid crystal display control system
KR100424828B1 (ko) 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치
CN101316103B (zh) 数模转换器及其方法
KR100296204B1 (ko) 액정 구동 회로
US20020145600A1 (en) Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
US6323798B1 (en) Switched capacitor type digital-analog converter which generates an analog driving signal from a digital signal by activation of a capacitor
CA2191510C (en) Auto-calibrated digital-to-analog converter for a video display
US7696911B2 (en) Amplifier circuit, digital-to-analog conversion circuit, and display device
GB2436389A (en) Active matrix liquid crystal device with temperature measuring capacitor
EP0520829B1 (en) Circuit for correction the conversion error due to dielectric relaxation for charge-redistribution A/D converters
CN101315753B (zh) 液晶显示装置的驱动装置
US8228317B2 (en) Active matrix array device
KR100281210B1 (ko) 단순 스위치 캐패시터 어레이로 구현된 디지털 아날로그 변환기및 그 제어 방법
US4517551A (en) Digital to analog converter circuit
US20060220692A1 (en) Sample-hold circuit and semiconductor device
US7436341B2 (en) Digital/analog converting apparatus and digital/analog converter thereof
CN109672443B (zh) 数模转换器以及显示装置
KR20080002683A (ko) Ｄ／ａ 변환기 회로, 액정 구동 회로 및 액정 표시 장치
CN111933073B (zh) 一种灰阶电压产生电路
JP2792360B2 (ja) 液晶駆動装置
JPH09275345A (ja) Ｄ／ａ変換器
CN121768331A (zh) 分区扫描补偿电路和显示面板
JP2025057550A (ja) 回路装置、電気光学装置及び電子機器
JPH10104569A (ja) 電源回路及び液晶装置及び電子機器
JPH07191635A (ja) アクティブマトリックス型液晶表示パネル駆動方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 15