JPH0594549A - I / O circuit - Google Patents
I / O circuitInfo
- Publication number
- JPH0594549A JPH0594549A JP3278377A JP27837791A JPH0594549A JP H0594549 A JPH0594549 A JP H0594549A JP 3278377 A JP3278377 A JP 3278377A JP 27837791 A JP27837791 A JP 27837791A JP H0594549 A JPH0594549 A JP H0594549A
- Authority
- JP
- Japan
- Prior art keywords
- port
- register
- drivers
- selection
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Microcomputers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、マイクロコンピュー
タ等の入出力ポートのドライブ能力を変化できる入出力
回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output circuit capable of changing the drive capability of an input / output port of a microcomputer or the like.
【０００２】[0002]
【従来の技術】従来のマイクロコンピュータにおけるポ
ートは、図４のように構成されていた。図４は出力ポー
トの例であり、図４において、１は方向レジスタ、２は
ポートラッチ、３は端子、４はドライバーである。端子
３には１つのドライバー４のみが設けられており、１端
子に１つのドライバーであるため、ポートのドライブ能
力が固定されていた。図４の出力ポートの動作について
説明すると、方向レジスタ１はポートの入出力を機能さ
せ、そのポートを入力として使用するか出力として使用
するかを決める。この場合、方向レジスタ１はポートラ
ッチ２にラッチされたデータを端子３に送出して出力ポ
ートとして使用している。出力ポートとして機能させる
ときは、ポートラッチ２に“Ｈ”または“または“Ｌ”
のディジタルデータをラッチさせておき、方向レジスタ
１によりドライバー４がオンし、そのディジタルデータ
をポートラッチ２から端子３に送出する。2. Description of the Related Art Ports in a conventional microcomputer are constructed as shown in FIG. FIG. 4 shows an example of an output port. In FIG. 4, 1 is a direction register, 2 is a port latch, 3 is a terminal, and 4 is a driver. Only one driver 4 is provided for the terminal 3 and one driver is provided for each terminal, so that the drive capability of the port is fixed. To explain the operation of the output port of FIG. 4, the direction register 1 functions as an input / output of the port and determines whether the port is used as an input or an output. In this case, the direction register 1 sends the data latched by the port latch 2 to the terminal 3 and uses it as an output port. To make it function as an output port, set port latch 2 to "H" or "or" L ".
The digital data is latched, the driver 4 is turned on by the direction register 1, and the digital data is sent from the port latch 2 to the terminal 3.
【０００３】[0003]
【発明が解決しようとする課題】従来のマイクロコンピ
ュータのポートは、上記のように構成されていたため、
ポートのドライブ能力が固定されており、使用者のさま
ざまな使用条件に適したドライブ能力が得られないとい
う問題があった。Since the port of the conventional microcomputer is constructed as described above,
The drive capability of the port is fixed, and there is a problem that the drive capability suitable for various usage conditions of the user cannot be obtained.
【０００４】この発明は、上記のような問題点を解決す
るためになされたもので、ポートのドライブ能力を使用
者の使用条件に応じて可変できる入出力回路を得ること
を目的としている。The present invention has been made in order to solve the above problems, and an object thereof is to obtain an input / output circuit in which the drive capability of a port can be varied according to the usage conditions of the user.
【０００５】[0005]
【課題を解決するための手段】この発明に係る入出力回
路は、ポートラッチ２と１つのポートの間に複数設けら
れたドライバー（４ａ〜４ｄ）と、このドライバーの
内、１つ又は２つ以上のドライバーを活性化させる選択
手段Ａと、この選択手段Ａに選択情報を与える選択レジ
スタ（ドライブ能力選択レジスタ８）とを備えた。また
選択レジスタへのデータのセットは、プログラムでソフ
ト的に又はハードウェアで行う。An input / output circuit according to the present invention includes a plurality of drivers (4a-4d) provided between a port latch 2 and one port, and one or two of these drivers. The selection means A for activating the above driver and the selection register (drive capability selection register 8) for providing the selection information to the selection means A are provided. Further, the setting of data in the selection register is performed by a program in software or hardware.
【０００６】[0006]
【作用】この発明における入出力回路は、最初に目的と
するドライバーを選択するためのデータが選択レジスタ
にセットされる。選択レジスタにセットされたデータが
選択手段Ａに入力されると、選択手段Ａは、選択レジス
タに指示された所定のドライバーに対し、方向レジスタ
の示す方向にデータを伝えるよう活性化する。なお、選
択レジスタにデータを書込む方法は、プログラムでソフ
ト的によって行ってもよいし、ハード的に行ってもよ
い。In the input / output circuit of the present invention, the data for selecting the target driver is first set in the selection register. When the data set in the selection register is input to the selection unit A, the selection unit A activates the predetermined driver instructed by the selection register to transmit the data in the direction indicated by the direction register. Note that the method of writing data in the selection register may be performed by software using a program or may be performed by hardware.
【０００７】[0007]
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例における出力ポートの回
路図である。図１において、１は方向レジスタ、２はポ
ートラッチ、３は端子、４ａ〜４ｄはドライバー、Ａは
選択手段、８は選択レジスタとしてのドライブ能力選択
手段である。また５ａ〜５ｄはＮＯＴゲート、６ａ〜６
ｄはＮＡＮＤゲートである。なお、１〜３は従来と同じ
機能のものであるため、同符号を付しており、以下の構
成の説明は省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of an output port in an embodiment of the present invention. In FIG. 1, 1 is a direction register, 2 is a port latch, 3 is a terminal, 4a to 4d are drivers, A is a selection means, and 8 is a drive capability selection means as a selection register. Further, 5a to 5d are NOT gates, and 6a to 6
d is a NAND gate. Since 1 to 3 have the same function as the conventional one, the same reference numerals are given and the description of the following configuration is omitted.
【０００８】ドライバー４ａ〜４ｄはポートラッチ２と
端子３との間に４つ設けられている。これらのドライバ
ーの１つ又は複数選択して、活性化させるのを、選択手
段Ａによって行う。選択手段Ａは４つのＮＯＴゲート，
４つのＮＡＮＤゲートがドライバー４ａ〜４ｄに対応し
てそれぞれ直列に接続されている。また４つのそれぞれ
のＮＡＮＤゲートの２つの入力はドライブ能力選択レジ
スタ８のＤ0〜Ｄ3および方向レジスタ１と接続されてい
る。ドライブ能力選択レジスタ８は、ドライバー４ａ〜
４ｄを選択するデータを、プログラム等によってセット
するレジスタである。またドライブ能力選択レジスタ８
は４ビットのデータがセットでき、ドライバー４ａ〜４
ｄを１６通り選択できる。Four drivers 4a-4d are provided between the port latch 2 and the terminal 3. The selecting means A selects and activates one or more of these drivers. The selection means A is four NOT gates,
Four NAND gates are connected in series corresponding to the drivers 4a to 4d. The two inputs of each of the four NAND gates are connected to D 0 to D 3 of the drive capacity selection register 8 and the direction register 1. The drive capacity selection register 8 includes the drivers 4a-
This is a register for setting data for selecting 4d by a program or the like. Also, drive capacity selection register 8
Can set 4-bit data, and drivers 4a-4
16 types of d can be selected.
【０００９】次に、この実施例の動作について説明す
る。使用者があらかじめドライブ能力選択レジスタ８に
データ、例えば“１１００”をプログラムを利用してセ
ットする。（この場合、ドライバー４ａ，４ｂを選択す
るための指示。）この結果、選択手段ＡのＮＡＮＤゲー
ト６ａ，６ｂに“１”、ＮＡＮＤゲート６ｃ，６ｄに
“０”がセットされる。方向レジスタ１の出力が“１”
になると、ＮＡＮＤゲート６ａ，６ｂの出力が“０”と
なり、ＮＯＴゲート５ａ，５ｂにより反転され、ドライ
バー４ａ，４ｂがオンされ、ポートラッチ２のデータが
端子３に伝えられる。Next, the operation of this embodiment will be described. The user sets data, for example, "1100", in the drive capacity selection register 8 in advance using a program. (In this case, an instruction for selecting the drivers 4a and 4b.) As a result, "1" is set to the NAND gates 6a and 6b of the selecting means A and "0" is set to the NAND gates 6c and 6d. Direction register 1 output is "1"
Then, the outputs of the NAND gates 6a and 6b become "0", inverted by the NOT gates 5a and 5b, the drivers 4a and 4b are turned on, and the data of the port latch 2 is transmitted to the terminal 3.
【００１０】図２は、図１の出力ポート回路の後段にデ
コーダを接続した図１の回路の第１応用例である。図２
において、９ａ〜９ｄはＮＯＲゲートであり、デコーダ
となっている。このドライブ能力選択レジスタ８は図１
のものよりビット数が少なく２ビット〔Ｄ0，Ｄ1〕であ
り、レジスタのビット数を少なくできるメリットがあ
る。この第１応用例では、４通りのドライブ能力が得ら
れる。動作については、デコーダがあるだけで図１のも
のと同じである。ドライブ能力選択レジスタ８の
〔Ｄ0，Ｄ1〕に、FIG. 2 shows a first application example of the circuit of FIG. 1 in which a decoder is connected to the latter stage of the output port circuit of FIG. Figure 2
In the figure, 9a to 9d are NOR gates, which are decoders. This drive capacity selection register 8 is shown in FIG.
The number of bits is smaller than that of the above-mentioned one and is 2 bits [D 0 , D 1 ], which has an advantage that the number of bits of the register can be reduced. In this first application example, four types of drive capabilities can be obtained. The operation is the same as that of FIG. 1 only with the decoder. In [D 0 , D 1 ] of the drive capacity selection register 8,
〔００〕がセットされるとドライバー
４ａが選択され、〔１０〕がセットされるとドライバー
４ｂ、〔０１〕がセットされるとドライバー４ｃ、〔１
１〕がセットされるとドライバー４ｄが選択できる。When [00] is set, the driver 4a is selected, when [10] is set, the driver 4b, and when [01] is set, the driver 4c, [1
1] is set, the driver 4d can be selected.
【００１１】図３は、図１の出力ポート回路の第２応用
例である。図３において、１０〜１６はドライバーを選
択するＴゲート、１６，１７はＮＯＴゲートであり、ド
ライブ能力選択レジスタ８は２ビット〔Ｄ0，Ｄ1〕であ
る。ドライブ選択能力レジスタ８にデータをセットする
ことによって、任意のドライバーが選択できる。例え
ば、Ｔゲートが“１”で動作するものとすると、
〔Ｄ0，Ｄ1〕に〔１０〕がセットされると、Ｔゲート１
２，１４，１３がオンとなり、ドライバー４ｂからポー
トラッチ２のデータが端子３に送られる。同様にして、
FIG. 3 is a second application example of the output port circuit of FIG. In FIG. 3, 10 to 16 are T gates for selecting a driver, 16 and 17 are NOT gates, and the drive capacity selection register 8 is 2 bits [D 0 , D 1 ]. An arbitrary driver can be selected by setting data in the drive selection capability register 8. For example, assuming that the T gate operates at "1",
When [10] is set in [D 0 , D 1 ], the T gate 1
2, 14 and 13 are turned on, and the data of the port latch 2 is sent to the terminal 3 from the driver 4b. Similarly,
〔００〕，〔０１〕，〔１１〕をセットして任意のドラ
イバーを選択する。なお、この実施例では出力ポートの
例のみで説明したが、当然、入出力ポートにも応用でき
る。Set [00], [01], and [11] to select an arbitrary driver. Although only the example of the output port has been described in this embodiment, it is naturally applicable to the input / output port.
【００１２】[0012]
【発明の効果】以上のようにこの発明によれば、選択レ
ジスタにデータをセットすることによって、任意のドラ
イバーを選択できる構成としたので、さまざまな使用条
件に合わせてドライバーのドライブ能力を変化させるこ
とができる効果がある。As described above, according to the present invention, since the driver can be selected by setting the data in the selection register, the driving ability of the driver is changed according to various usage conditions. There is an effect that can be.
【図１】この発明の一実施例を示す出力ポートの回路図
である。FIG. 1 is a circuit diagram of an output port showing an embodiment of the present invention.
【図２】図１の第１の応用例を示す図である。FIG. 2 is a diagram showing a first application example of FIG.
【図３】図１の第２の応用例を示す図である。FIG. 3 is a diagram showing a second application example of FIG.
【図４】従来の出力ポートの回路図である。FIG. 4 is a circuit diagram of a conventional output port.
１ 方向レジスタ ２ ポートラッチ ３ 端子 ４ ドライバー ８ ドライブ能力選択レジスタ Ａ 選択手段 1 direction register 2 port latch 3 terminal 4 driver 8 drive capability selection register A selection means
Claims (1)
端子と、データを所定の時間保持するポートラッチと、
ポートにデータを入出力するときにデータの移動する方
向を決め、ポートを入力として機能させるか出力として
機能させるかを指示する方向レジスタを備えた入出力回
路において、ポートラッチと１つのポートの間に複数設
けられたドライバーと、このドライバーの内１つ又は２
つ以上のドライバーを活性化させる選択手段と、この選
択手段に選択情報を与える選択レジスタとを備えたこと
を特徴とする入出力回路。1. A terminal for inputting and outputting data at a port of an integrated circuit, and a port latch for holding data for a predetermined time,
Between the port latch and one port in an input / output circuit that has a direction register that determines the direction of data movement when inputting / outputting data to / from a port and indicates whether the port functions as an input or an output. Multiple drivers in one and one or two of these drivers
An input / output circuit comprising a selection means for activating one or more drivers and a selection register for providing selection information to the selection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278377A JPH0594549A (en) | 1991-09-30 | 1991-09-30 | I / O circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278377A JPH0594549A (en) | 1991-09-30 | 1991-09-30 | I / O circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594549A true JPH0594549A (en) | 1993-04-16 |
Family
ID=17596492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278377A Pending JPH0594549A (en) | 1991-09-30 | 1991-09-30 | I / O circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594549A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185722A (en) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | Microcomputer |
| EP1265362A1 (en) * | 2001-05-15 | 2002-12-11 | Broadcom Corporation | Tri-state multiplexer |
-
1991
- 1991-09-30 JP JP3278377A patent/JPH0594549A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185722A (en) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | Microcomputer |
| EP1265362A1 (en) * | 2001-05-15 | 2002-12-11 | Broadcom Corporation | Tri-state multiplexer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3005644B2 (en) | Input circuit for programmable logic device, logic circuit for use in programmable logic device, and programmable logic device | |
| JP2697574B2 (en) | Semiconductor memory device | |
| US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
| US6505226B1 (en) | High speed parallel adder | |
| JP2770647B2 (en) | Output circuit for electronic display device drive circuit | |
| JPH02130023A (en) | Multifunction programmable logic device | |
| JP3386535B2 (en) | General-purpose register set circuit device in central processing unit | |
| US4771405A (en) | Hidden control bits in a control register | |
| US5471155A (en) | User programmable product term width expander | |
| JP2922963B2 (en) | Sequence controller | |
| JPH05166382A (en) | Bicmos latch/driver circuit for gate array cell and so on. | |
| JP3192081B2 (en) | Semiconductor storage device | |
| JPH0713917A (en) | Reconfiguration system | |
| JP3220470B2 (en) | Control register writing device | |
| JP2575752B2 (en) | Multi-port memory | |
| JPS63177685A (en) | Color image processing device | |
| JPH0326399B2 (en) | ||
| JP3052626B2 (en) | Logic integrated circuit | |
| JP2000089713A (en) | Display adjustment apparatus for personal computer and control method thereof | |
| JPH0969070A (en) | Control circuit of information processing device | |
| JPH038016A (en) | Latch data bit operating circuit | |
| JPH04177517A (en) | Input/output port | |
| JPH08102990A (en) | Audio output device | |
| JPH0514138A (en) | Latch circuit with temporary holding function | |
| JPS62284450A (en) | I/o selecting device |