JPH0594549A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH0594549A JPH0594549A JP3278377A JP27837791A JPH0594549A JP H0594549 A JPH0594549 A JP H0594549A JP 3278377 A JP3278377 A JP 3278377A JP 27837791 A JP27837791 A JP 27837791A JP H0594549 A JPH0594549 A JP H0594549A
- Authority
- JP
- Japan
- Prior art keywords
- port
- register
- drivers
- selection
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ポートの入出力回路におけるドライブ能力を
変化させる。 【構成】 ドライブ能力選択レジスタ８にドライバーを
選択するためのデータをセットすると、選択手段Ａは、
そのデータに対応するドライバーを選択し、方向レジス
タ１からの指示に従ってポートラッチ２から端子３にデ
ータを伝える。
変化させる。 【構成】 ドライブ能力選択レジスタ８にドライバーを
選択するためのデータをセットすると、選択手段Ａは、
そのデータに対応するドライバーを選択し、方向レジス
タ１からの指示に従ってポートラッチ２から端子３にデ
ータを伝える。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タ等の入出力ポートのドライブ能力を変化できる入出力
回路に関するものである。
タ等の入出力ポートのドライブ能力を変化できる入出力
回路に関するものである。
【０００２】
【従来の技術】従来のマイクロコンピュータにおけるポ
ートは、図４のように構成されていた。図４は出力ポー
トの例であり、図４において、１は方向レジスタ、２は
ポートラッチ、３は端子、４はドライバーである。端子
３には１つのドライバー４のみが設けられており、１端
子に１つのドライバーであるため、ポートのドライブ能
力が固定されていた。図４の出力ポートの動作について
説明すると、方向レジスタ１はポートの入出力を機能さ
せ、そのポートを入力として使用するか出力として使用
するかを決める。この場合、方向レジスタ１はポートラ
ッチ２にラッチされたデータを端子３に送出して出力ポ
ートとして使用している。出力ポートとして機能させる
ときは、ポートラッチ２に“Ｈ”または“または“Ｌ”
のディジタルデータをラッチさせておき、方向レジスタ
１によりドライバー４がオンし、そのディジタルデータ
をポートラッチ２から端子３に送出する。
ートは、図４のように構成されていた。図４は出力ポー
トの例であり、図４において、１は方向レジスタ、２は
ポートラッチ、３は端子、４はドライバーである。端子
３には１つのドライバー４のみが設けられており、１端
子に１つのドライバーであるため、ポートのドライブ能
力が固定されていた。図４の出力ポートの動作について
説明すると、方向レジスタ１はポートの入出力を機能さ
せ、そのポートを入力として使用するか出力として使用
するかを決める。この場合、方向レジスタ１はポートラ
ッチ２にラッチされたデータを端子３に送出して出力ポ
ートとして使用している。出力ポートとして機能させる
ときは、ポートラッチ２に“Ｈ”または“または“Ｌ”
のディジタルデータをラッチさせておき、方向レジスタ
１によりドライバー４がオンし、そのディジタルデータ
をポートラッチ２から端子３に送出する。
【０００３】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータのポートは、上記のように構成されていたため、
ポートのドライブ能力が固定されており、使用者のさま
ざまな使用条件に適したドライブ能力が得られないとい
う問題があった。
ュータのポートは、上記のように構成されていたため、
ポートのドライブ能力が固定されており、使用者のさま
ざまな使用条件に適したドライブ能力が得られないとい
う問題があった。
【０００４】この発明は、上記のような問題点を解決す
るためになされたもので、ポートのドライブ能力を使用
者の使用条件に応じて可変できる入出力回路を得ること
を目的としている。
るためになされたもので、ポートのドライブ能力を使用
者の使用条件に応じて可変できる入出力回路を得ること
を目的としている。
【０００５】
【課題を解決するための手段】この発明に係る入出力回
路は、ポートラッチ２と１つのポートの間に複数設けら
れたドライバー（４ａ〜４ｄ）と、このドライバーの
内、１つ又は２つ以上のドライバーを活性化させる選択
手段Ａと、この選択手段Ａに選択情報を与える選択レジ
スタ（ドライブ能力選択レジスタ８）とを備えた。また
選択レジスタへのデータのセットは、プログラムでソフ
ト的に又はハードウェアで行う。
路は、ポートラッチ２と１つのポートの間に複数設けら
れたドライバー（４ａ〜４ｄ）と、このドライバーの
内、１つ又は２つ以上のドライバーを活性化させる選択
手段Ａと、この選択手段Ａに選択情報を与える選択レジ
スタ（ドライブ能力選択レジスタ８）とを備えた。また
選択レジスタへのデータのセットは、プログラムでソフ
ト的に又はハードウェアで行う。
【０００６】
【作用】この発明における入出力回路は、最初に目的と
するドライバーを選択するためのデータが選択レジスタ
にセットされる。選択レジスタにセットされたデータが
選択手段Ａに入力されると、選択手段Ａは、選択レジス
タに指示された所定のドライバーに対し、方向レジスタ
の示す方向にデータを伝えるよう活性化する。なお、選
択レジスタにデータを書込む方法は、プログラムでソフ
ト的によって行ってもよいし、ハード的に行ってもよ
い。
するドライバーを選択するためのデータが選択レジスタ
にセットされる。選択レジスタにセットされたデータが
選択手段Ａに入力されると、選択手段Ａは、選択レジス
タに指示された所定のドライバーに対し、方向レジスタ
の示す方向にデータを伝えるよう活性化する。なお、選
択レジスタにデータを書込む方法は、プログラムでソフ
ト的によって行ってもよいし、ハード的に行ってもよ
い。
【０００７】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例における出力ポートの回
路図である。図１において、１は方向レジスタ、２はポ
ートラッチ、３は端子、４ａ〜４ｄはドライバー、Ａは
選択手段、８は選択レジスタとしてのドライブ能力選択
手段である。また５ａ〜５ｄはＮＯＴゲート、６ａ〜６
ｄはＮＡＮＤゲートである。なお、１〜３は従来と同じ
機能のものであるため、同符号を付しており、以下の構
成の説明は省略する。
する。図１はこの発明の実施例における出力ポートの回
路図である。図１において、１は方向レジスタ、２はポ
ートラッチ、３は端子、４ａ〜４ｄはドライバー、Ａは
選択手段、８は選択レジスタとしてのドライブ能力選択
手段である。また５ａ〜５ｄはＮＯＴゲート、６ａ〜６
ｄはＮＡＮＤゲートである。なお、１〜３は従来と同じ
機能のものであるため、同符号を付しており、以下の構
成の説明は省略する。
【０００８】ドライバー４ａ〜４ｄはポートラッチ２と
端子３との間に４つ設けられている。これらのドライバ
ーの１つ又は複数選択して、活性化させるのを、選択手
段Ａによって行う。選択手段Ａは４つのＮＯＴゲート，
４つのＮＡＮＤゲートがドライバー４ａ〜４ｄに対応し
てそれぞれ直列に接続されている。また４つのそれぞれ
のＮＡＮＤゲートの２つの入力はドライブ能力選択レジ
スタ８のＤ0〜Ｄ3および方向レジスタ１と接続されてい
る。ドライブ能力選択レジスタ８は、ドライバー４ａ〜
４ｄを選択するデータを、プログラム等によってセット
するレジスタである。またドライブ能力選択レジスタ８
は４ビットのデータがセットでき、ドライバー４ａ〜４
ｄを１６通り選択できる。
端子３との間に４つ設けられている。これらのドライバ
ーの１つ又は複数選択して、活性化させるのを、選択手
段Ａによって行う。選択手段Ａは４つのＮＯＴゲート，
４つのＮＡＮＤゲートがドライバー４ａ〜４ｄに対応し
てそれぞれ直列に接続されている。また４つのそれぞれ
のＮＡＮＤゲートの２つの入力はドライブ能力選択レジ
スタ８のＤ0〜Ｄ3および方向レジスタ１と接続されてい
る。ドライブ能力選択レジスタ８は、ドライバー４ａ〜
４ｄを選択するデータを、プログラム等によってセット
するレジスタである。またドライブ能力選択レジスタ８
は４ビットのデータがセットでき、ドライバー４ａ〜４
ｄを１６通り選択できる。
【０００９】次に、この実施例の動作について説明す
る。使用者があらかじめドライブ能力選択レジスタ８に
データ、例えば“１１００”をプログラムを利用してセ
ットする。（この場合、ドライバー４ａ，４ｂを選択す
るための指示。）この結果、選択手段ＡのＮＡＮＤゲー
ト６ａ，６ｂに“１”、ＮＡＮＤゲート６ｃ，６ｄに
“０”がセットされる。方向レジスタ１の出力が“１”
になると、ＮＡＮＤゲート６ａ，６ｂの出力が“０”と
なり、ＮＯＴゲート５ａ，５ｂにより反転され、ドライ
バー４ａ，４ｂがオンされ、ポートラッチ２のデータが
端子３に伝えられる。
る。使用者があらかじめドライブ能力選択レジスタ８に
データ、例えば“１１００”をプログラムを利用してセ
ットする。（この場合、ドライバー４ａ，４ｂを選択す
るための指示。）この結果、選択手段ＡのＮＡＮＤゲー
ト６ａ，６ｂに“１”、ＮＡＮＤゲート６ｃ，６ｄに
“０”がセットされる。方向レジスタ１の出力が“１”
になると、ＮＡＮＤゲート６ａ，６ｂの出力が“０”と
なり、ＮＯＴゲート５ａ，５ｂにより反転され、ドライ
バー４ａ，４ｂがオンされ、ポートラッチ２のデータが
端子３に伝えられる。
【００１０】図２は、図１の出力ポート回路の後段にデ
コーダを接続した図１の回路の第１応用例である。図２
において、９ａ〜９ｄはＮＯＲゲートであり、デコーダ
となっている。このドライブ能力選択レジスタ８は図１
のものよりビット数が少なく２ビット〔Ｄ0，Ｄ1〕であ
り、レジスタのビット数を少なくできるメリットがあ
る。この第１応用例では、４通りのドライブ能力が得ら
れる。動作については、デコーダがあるだけで図１のも
のと同じである。ドライブ能力選択レジスタ８の
〔Ｄ0，Ｄ1〕に、
コーダを接続した図１の回路の第１応用例である。図２
において、９ａ〜９ｄはＮＯＲゲートであり、デコーダ
となっている。このドライブ能力選択レジスタ８は図１
のものよりビット数が少なく２ビット〔Ｄ0，Ｄ1〕であ
り、レジスタのビット数を少なくできるメリットがあ
る。この第１応用例では、４通りのドライブ能力が得ら
れる。動作については、デコーダがあるだけで図１のも
のと同じである。ドライブ能力選択レジスタ８の
〔Ｄ0，Ｄ1〕に、
〔００〕がセットされるとドライバー
４ａが選択され、〔１０〕がセットされるとドライバー
４ｂ、〔０１〕がセットされるとドライバー４ｃ、〔１
１〕がセットされるとドライバー４ｄが選択できる。
４ａが選択され、〔１０〕がセットされるとドライバー
４ｂ、〔０１〕がセットされるとドライバー４ｃ、〔１
１〕がセットされるとドライバー４ｄが選択できる。
【００１１】図３は、図１の出力ポート回路の第２応用
例である。図３において、１０〜１６はドライバーを選
択するＴゲート、１６，１７はＮＯＴゲートであり、ド
ライブ能力選択レジスタ８は２ビット〔Ｄ0，Ｄ1〕であ
る。ドライブ選択能力レジスタ８にデータをセットする
ことによって、任意のドライバーが選択できる。例え
ば、Ｔゲートが“１”で動作するものとすると、
〔Ｄ0，Ｄ1〕に〔１０〕がセットされると、Ｔゲート１
２，１４，１３がオンとなり、ドライバー４ｂからポー
トラッチ２のデータが端子３に送られる。同様にして、
例である。図３において、１０〜１６はドライバーを選
択するＴゲート、１６，１７はＮＯＴゲートであり、ド
ライブ能力選択レジスタ８は２ビット〔Ｄ0，Ｄ1〕であ
る。ドライブ選択能力レジスタ８にデータをセットする
ことによって、任意のドライバーが選択できる。例え
ば、Ｔゲートが“１”で動作するものとすると、
〔Ｄ0，Ｄ1〕に〔１０〕がセットされると、Ｔゲート１
２，１４，１３がオンとなり、ドライバー４ｂからポー
トラッチ２のデータが端子３に送られる。同様にして、
〔００〕，〔０１〕，〔１１〕をセットして任意のドラ
イバーを選択する。なお、この実施例では出力ポートの
例のみで説明したが、当然、入出力ポートにも応用でき
る。
イバーを選択する。なお、この実施例では出力ポートの
例のみで説明したが、当然、入出力ポートにも応用でき
る。
【００１２】
【発明の効果】以上のようにこの発明によれば、選択レ
ジスタにデータをセットすることによって、任意のドラ
イバーを選択できる構成としたので、さまざまな使用条
件に合わせてドライバーのドライブ能力を変化させるこ
とができる効果がある。
ジスタにデータをセットすることによって、任意のドラ
イバーを選択できる構成としたので、さまざまな使用条
件に合わせてドライバーのドライブ能力を変化させるこ
とができる効果がある。
【図１】この発明の一実施例を示す出力ポートの回路図
である。
である。
【図２】図１の第１の応用例を示す図である。
【図３】図１の第２の応用例を示す図である。
【図４】従来の出力ポートの回路図である。
１ 方向レジスタ ２ ポートラッチ ３ 端子 ４ ドライバー ８ ドライブ能力選択レジスタ Ａ 選択手段
Claims (1)
- 【請求項１】 集積回路のポートでデータを入出力する
端子と、データを所定の時間保持するポートラッチと、
ポートにデータを入出力するときにデータの移動する方
向を決め、ポートを入力として機能させるか出力として
機能させるかを指示する方向レジスタを備えた入出力回
路において、ポートラッチと１つのポートの間に複数設
けられたドライバーと、このドライバーの内１つ又は２
つ以上のドライバーを活性化させる選択手段と、この選
択手段に選択情報を与える選択レジスタとを備えたこと
を特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278377A JPH0594549A (ja) | 1991-09-30 | 1991-09-30 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278377A JPH0594549A (ja) | 1991-09-30 | 1991-09-30 | 入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594549A true JPH0594549A (ja) | 1993-04-16 |
Family
ID=17596492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278377A Pending JPH0594549A (ja) | 1991-09-30 | 1991-09-30 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594549A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| EP1265362A1 (en) * | 2001-05-15 | 2002-12-11 | Broadcom Corporation | Tri-state multiplexer |
-
1991
- 1991-09-30 JP JP3278377A patent/JPH0594549A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| EP1265362A1 (en) * | 2001-05-15 | 2002-12-11 | Broadcom Corporation | Tri-state multiplexer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3005644B2 (ja) | プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 | |
| JPH024171B2 (ja) | ||
| JPH0792242A (ja) | 半導体メモリ装置 | |
| US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
| JP2770647B2 (ja) | 電子ディスプレイデバイス駆動回路用出力回路 | |
| JPH0594549A (ja) | 入出力回路 | |
| JP3386535B2 (ja) | 中央演算処理装置内汎用レジスタセット回路装置 | |
| US5471155A (en) | User programmable product term width expander | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPH05166382A (ja) | ゲート・アレイ・メモリ・セル等用のｂｉｃｍｏｓラッチ／ドライバ回路 | |
| KR100264194B1 (ko) | 반도체 메모리 장치 | |
| JPH0713917A (ja) | 構成変更システム | |
| JP3220470B2 (ja) | 制御レジスタ書き込み装置 | |
| JPS63177685A (ja) | カラー画像処理装置 | |
| KR950009531B1 (ko) | 컴팩트한 구성을 가지는 표시소자 구동회로 | |
| JPH0326399B2 (ja) | ||
| JP3052626B2 (ja) | 論理集積回路 | |
| JP2000089713A (ja) | パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法 | |
| JPH038016A (ja) | ラッチデータビット操作回路 | |
| JPH04177517A (ja) | 入出力ポート | |
| JPH0969070A (ja) | 情報処理装置の制御回路 | |
| JPS62284450A (ja) | Ｉ／ｏ選択装置 | |
| JPH08102990A (ja) | 音声出力装置 | |
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH04181347A (ja) | マイクロコンピュータの入出力ポートのアドレス設定方式 |