JPH0595085A - 半導体拡散層抵抗 - Google Patents
半導体拡散層抵抗Info
- Publication number
- JPH0595085A JPH0595085A JP25403091A JP25403091A JPH0595085A JP H0595085 A JPH0595085 A JP H0595085A JP 25403091 A JP25403091 A JP 25403091A JP 25403091 A JP25403091 A JP 25403091A JP H0595085 A JPH0595085 A JP H0595085A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- insulating film
- type
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 45
- 239000011229 interlayer Substances 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 8
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】層間絶縁膜を薄くした場合に、層間絶縁膜をゲ
ート絶縁膜とした寄生ＭＯＳトランジスタのしきい値電
圧が低下し、抵抗−抵抗間にリーク電流が流れることを
防ぐことができ、その結果層間絶縁膜を介して拡散抵抗
形成領域上に自由に金属配線を通すことができ、回路設
計の自由度を向上できる半導体拡散層抵抗を提供する。 【構成】拡散層抵抗形成領域１０３に、抵抗拡散層１０
６とは逆導電型で、抵抗拡散層１０６よりも不純物濃度
が低く、かつ不純物深さが浅いチャネルストッパ層１１
０を備えている。 【効果】拡散抵抗形成領域上に層間絶縁膜を介して自由
に金属配線を通すことができ、回路設計の自由度が向上
する。
ート絶縁膜とした寄生ＭＯＳトランジスタのしきい値電
圧が低下し、抵抗−抵抗間にリーク電流が流れることを
防ぐことができ、その結果層間絶縁膜を介して拡散抵抗
形成領域上に自由に金属配線を通すことができ、回路設
計の自由度を向上できる半導体拡散層抵抗を提供する。 【構成】拡散層抵抗形成領域１０３に、抵抗拡散層１０
６とは逆導電型で、抵抗拡散層１０６よりも不純物濃度
が低く、かつ不純物深さが浅いチャネルストッパ層１１
０を備えている。 【効果】拡散抵抗形成領域上に層間絶縁膜を介して自由
に金属配線を通すことができ、回路設計の自由度が向上
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体拡散層抵抗に関
し、拡散層−拡散層間の表面反転によるリーク電流を防
止した半導体拡散層抵抗に関する。
し、拡散層−拡散層間の表面反転によるリーク電流を防
止した半導体拡散層抵抗に関する。
【０００２】
【従来の技術】バイポーラ集積回路等に用いられる半導
体拡散層抵抗は、多結晶半導体層抵抗に比べ、絶対精
度，相対精度に優れており、特にリニア回路に欠くこと
のできないものとなっている。従来のバイポーラ集積回
路で用いられる拡散層抵抗の上観図を図３（ａ）に図３
（ａ）中のＡ−Ａ1 での断面図を図３（ｂ）に示す。３
０１はＰ- 型半導体基板であり、３０２は寄生サイリス
タによるラッチアップを防止するためのＮ+ 型埋込層、
３０３はＮ- 型エピタキシャル領域、３０４はＰ+ 型絶
縁分離拡散領域、３０５は絶縁分離酸化膜である。Ｐ型
拡散層抵抗３０６はＰ+ 型絶縁分離拡散領域３０４、お
よび絶縁分離酸化膜３０５で囲まれたＮ- 型エピタキシ
ャル領域３０３中にＰ型不純物を拡散することにより形
成されている。Ｐ型不純物の導入方法としては、現在で
はイオン注入法が一般的であり、熱拡散法等に比べ、精
度面および微細化の面で著しく優っている。３０７はＢ
ＰＳＧ（ホウ素リン硅化ガラス）等の層間絶縁膜、３０
８はコンタクトホール、３０９はアルミニウム等の金属
配線である。
体拡散層抵抗は、多結晶半導体層抵抗に比べ、絶対精
度，相対精度に優れており、特にリニア回路に欠くこと
のできないものとなっている。従来のバイポーラ集積回
路で用いられる拡散層抵抗の上観図を図３（ａ）に図３
（ａ）中のＡ−Ａ1 での断面図を図３（ｂ）に示す。３
０１はＰ- 型半導体基板であり、３０２は寄生サイリス
タによるラッチアップを防止するためのＮ+ 型埋込層、
３０３はＮ- 型エピタキシャル領域、３０４はＰ+ 型絶
縁分離拡散領域、３０５は絶縁分離酸化膜である。Ｐ型
拡散層抵抗３０６はＰ+ 型絶縁分離拡散領域３０４、お
よび絶縁分離酸化膜３０５で囲まれたＮ- 型エピタキシ
ャル領域３０３中にＰ型不純物を拡散することにより形
成されている。Ｐ型不純物の導入方法としては、現在で
はイオン注入法が一般的であり、熱拡散法等に比べ、精
度面および微細化の面で著しく優っている。３０７はＢ
ＰＳＧ（ホウ素リン硅化ガラス）等の層間絶縁膜、３０
８はコンタクトホール、３０９はアルミニウム等の金属
配線である。
【０００３】
【発明が解決しようとする課題】近年の集積回路では、
微細化が進み、それに供って層間絶縁膜も薄くなってき
ている。一方、電源電圧は相変わらず、５Ｖ系が主流で
あり、バイポーラ集積回路では１２Ｖ系、４０Ｖ系など
の中・高耐圧系のものも依然として存在している。この
ため、従来の拡散層抵抗の構造では、例えば、図３
（ａ）に示した端子Ｂに電源電圧がかかり、端子Ｃがグ
ラウンドに接続されると、層間絶縁膜３０７が薄いため
に、抵抗形成領域のＮ- 型エピタキシャル層表面がＰ型
反転を起こし、抵抗−抵抗間にリーク電流が流れてしま
うという不具合が生じていた。
微細化が進み、それに供って層間絶縁膜も薄くなってき
ている。一方、電源電圧は相変わらず、５Ｖ系が主流で
あり、バイポーラ集積回路では１２Ｖ系、４０Ｖ系など
の中・高耐圧系のものも依然として存在している。この
ため、従来の拡散層抵抗の構造では、例えば、図３
（ａ）に示した端子Ｂに電源電圧がかかり、端子Ｃがグ
ラウンドに接続されると、層間絶縁膜３０７が薄いため
に、抵抗形成領域のＮ- 型エピタキシャル層表面がＰ型
反転を起こし、抵抗−抵抗間にリーク電流が流れてしま
うという不具合が生じていた。
【０００４】従来技術では、この不具合を解決するため
に図４に示すように抵抗−抵抗間に絶縁分離酸化膜を設
けて表面反転が起こらないようにしているが、この方法
では素子の微細化を妨げることになる。
に図４に示すように抵抗−抵抗間に絶縁分離酸化膜を設
けて表面反転が起こらないようにしているが、この方法
では素子の微細化を妨げることになる。
【０００５】本発明の目的は、層間絶縁膜が薄化した場
合の寄生ＭＯＳトランジスタのしきい値電圧の低下を抑
え、リーク電流を防止することができる半導体集積回路
用の半導体拡散層抵抗を提供することにある。
合の寄生ＭＯＳトランジスタのしきい値電圧の低下を抑
え、リーク電流を防止することができる半導体集積回路
用の半導体拡散層抵抗を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体拡散層抵
抗は第１導電型の絶縁分離領域あるいは絶縁分離用酸化
膜で囲まれた第２導電型の抵抗形成領域と、第１導電型
不純物を拡散した拡散層抵抗領域と、拡散層抵抗領域よ
りもその不純物深さが浅く、かつその不純物濃度が低い
第２導電型のチャネルストッパ層を備えてなる。
抗は第１導電型の絶縁分離領域あるいは絶縁分離用酸化
膜で囲まれた第２導電型の抵抗形成領域と、第１導電型
不純物を拡散した拡散層抵抗領域と、拡散層抵抗領域よ
りもその不純物深さが浅く、かつその不純物濃度が低い
第２導電型のチャネルストッパ層を備えてなる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は本発明の一実施例の半導体拡散層抵抗
の構造断面図である。１０１はＰ- 型半導体基板、１０
２はラッチアップ防止用Ｎ+ 型埋込層、１０３はＮ- 型
エピタキシャル領域、１０４はＰ+ 型絶縁分離領域、１
０５は絶縁分離酸化膜、１０６はＰ型拡散抵抗領域であ
る以上は図３に示した従来の拡散層抵抗と同じである。
る。図１（ａ）は本発明の一実施例の半導体拡散層抵抗
の構造断面図である。１０１はＰ- 型半導体基板、１０
２はラッチアップ防止用Ｎ+ 型埋込層、１０３はＮ- 型
エピタキシャル領域、１０４はＰ+ 型絶縁分離領域、１
０５は絶縁分離酸化膜、１０６はＰ型拡散抵抗領域であ
る以上は図３に示した従来の拡散層抵抗と同じである。
【０００８】本発明の特徴はＮ- 型チャネルストッパ領
域１１０を有することにある。このチャネルストッパ領
域はその不純物深さが抵抗領域１０６よりも浅く、不純
物濃度は低くなっている。１０７は層間絶縁膜、１０８
はコンタクトホール、１０９は金属配線層である。図１
（ｂ）は図１（ａ）中のａ−ａ1 断面およびｂ−ｂ1 断
面の深さ方向のプロファイルを示したものである。本プ
ロファイルからわかるように、従来エピタキシャル領域
であった部分（ｂ−ｂ1 断面）にＮ型チャネルストッパ
領域を形成したために表面の不純物濃度が高くなってお
り、表面反転が起こりにくくなっている。例えば従来例
のエピタキシャル層濃度を５×１０15ｃｍ-3、本発明の
Ｎ型チャネルストッパ領域の表面濃度を１×１０17ｃｍ
-3と仮定した場合、層間絶縁膜１０７および３０７をゲ
ート絶縁膜とする寄生ＭＯＳトランジスタのしきい値電
圧の差は、理論値で約３５Ｖも本発明の方が高い値を取
ることになる。
域１１０を有することにある。このチャネルストッパ領
域はその不純物深さが抵抗領域１０６よりも浅く、不純
物濃度は低くなっている。１０７は層間絶縁膜、１０８
はコンタクトホール、１０９は金属配線層である。図１
（ｂ）は図１（ａ）中のａ−ａ1 断面およびｂ−ｂ1 断
面の深さ方向のプロファイルを示したものである。本プ
ロファイルからわかるように、従来エピタキシャル領域
であった部分（ｂ−ｂ1 断面）にＮ型チャネルストッパ
領域を形成したために表面の不純物濃度が高くなってお
り、表面反転が起こりにくくなっている。例えば従来例
のエピタキシャル層濃度を５×１０15ｃｍ-3、本発明の
Ｎ型チャネルストッパ領域の表面濃度を１×１０17ｃｍ
-3と仮定した場合、層間絶縁膜１０７および３０７をゲ
ート絶縁膜とする寄生ＭＯＳトランジスタのしきい値電
圧の差は、理論値で約３５Ｖも本発明の方が高い値を取
ることになる。
【０００９】一方、ａ−ａ1 断面のプロファイルを見る
とわかるように、Ｐ型抵抗の底面部での接合は、Ｐ型抵
抗の不純物深さがＮ型チャネルストッパの深さより深い
ため、Ｐ型抵抗層とＮ- 型エピタキシャル層との接合に
なっており、接合容量は抵抗領域の側面部では多少増加
するものの、底面部では従来と変わらない値を取ること
ができる。しかも、一般的に抵抗層の深さは０．２〜
０．５μｍと短いのに対し、抵抗層の幅は数μｍという
一桁高い値であるため、単位長さ当たりの抵抗領域の側
面部と底面部の面積比は１：１０〜１：３０となり、側
面部の寄生容量の増加はほとんど無視することができ
る。近年の高速デバイスでは寄生容量の増加によるＲＣ
時定数の増加が問題となるが、本発明では、従来技術と
ほぼ同等の寄生容量に抑えることができる。
とわかるように、Ｐ型抵抗の底面部での接合は、Ｐ型抵
抗の不純物深さがＮ型チャネルストッパの深さより深い
ため、Ｐ型抵抗層とＮ- 型エピタキシャル層との接合に
なっており、接合容量は抵抗領域の側面部では多少増加
するものの、底面部では従来と変わらない値を取ること
ができる。しかも、一般的に抵抗層の深さは０．２〜
０．５μｍと短いのに対し、抵抗層の幅は数μｍという
一桁高い値であるため、単位長さ当たりの抵抗領域の側
面部と底面部の面積比は１：１０〜１：３０となり、側
面部の寄生容量の増加はほとんど無視することができ
る。近年の高速デバイスでは寄生容量の増加によるＲＣ
時定数の増加が問題となるが、本発明では、従来技術と
ほぼ同等の寄生容量に抑えることができる。
【００１０】図２は本発明の第２の実施例を示す断面図
である。実施例１ではＮ型のチャネルストッパ層は、拡
散抵抗形成領域全面に不純物を導入して形成していたの
に対し、本実施例では、抵抗−抵抗間に選択的に不純物
を導入してＮ型チャネルストッパ層２１０を形成してお
り、Ｎ型チャネルストッパ層２１０とＰ型拡散層２０４
が直接接合をつくらないようになっている。このため、
接合容量は従来技術と全く等しい値となり、また接合耐
圧も実施例１に比べ向上する。抵抗形成領域の面積は実
施例１に比べれば多少増大するが、絶縁分離酸化膜を用
いた従来技術に比較すれば小さく抑えることが可能であ
る。
である。実施例１ではＮ型のチャネルストッパ層は、拡
散抵抗形成領域全面に不純物を導入して形成していたの
に対し、本実施例では、抵抗−抵抗間に選択的に不純物
を導入してＮ型チャネルストッパ層２１０を形成してお
り、Ｎ型チャネルストッパ層２１０とＰ型拡散層２０４
が直接接合をつくらないようになっている。このため、
接合容量は従来技術と全く等しい値となり、また接合耐
圧も実施例１に比べ向上する。抵抗形成領域の面積は実
施例１に比べれば多少増大するが、絶縁分離酸化膜を用
いた従来技術に比較すれば小さく抑えることが可能であ
る。
【００１１】
【発明の効果】以上説明したように本発明は、第１導電
型の拡散層抵抗を形成する第２導電型の領域に、第１導
電型の抵抗拡散層よりも不純物濃度が低くかつ不純物深
さが浅い第２導電型のチャネルストッパ層を設けること
により、層間絶縁膜が薄化した場合の寄生ＭＯＳトラン
ジスタのしきい値電圧の低下を抑え、リーク電流を防止
することができるという効果を有する。従って、層間絶
縁膜を介して拡散抵抗形成領域上に自由に金属配線を通
すことができ、回路設計の自由度が向上する。
型の拡散層抵抗を形成する第２導電型の領域に、第１導
電型の抵抗拡散層よりも不純物濃度が低くかつ不純物深
さが浅い第２導電型のチャネルストッパ層を設けること
により、層間絶縁膜が薄化した場合の寄生ＭＯＳトラン
ジスタのしきい値電圧の低下を抑え、リーク電流を防止
することができるという効果を有する。従って、層間絶
縁膜を介して拡散抵抗形成領域上に自由に金属配線を通
すことができ、回路設計の自由度が向上する。
【００１２】また、抵抗拡散層の底面部はチャネルスト
ッパ層とは接合を形成しないので接合容量は従来と同程
度に抑えることができ、集積回路の高速化を妨げること
はない。
ッパ層とは接合を形成しないので接合容量は従来と同程
度に抑えることができ、集積回路の高速化を妨げること
はない。
【図１】本発明の一実施例の半導体チップの断面図およ
びそのａ−ａ1 およびｂ−ｂ1 での抵抗拡散層およびチ
ャネルストッパ層の不純物プロファイル。
びそのａ−ａ1 およびｂ−ｂ1 での抵抗拡散層およびチ
ャネルストッパ層の不純物プロファイル。
【図２】本発明の他の実施例の半導体チップの断面図で
ある。
ある。
【図３】従来の半導体拡散層抵抗形成領域の上面模式図
およびＡ−Ａ1 断面図である。
およびＡ−Ａ1 断面図である。
【図４】抵抗間のリーク電流を防ぐための従来技術を示
す半導体チップの断面図である。
す半導体チップの断面図である。
１０１，２０１，３０１，４０１ Ｐ- 型半導体基板 １０２，２０２，３０２，４０２ Ｎ+ 型埋め込み層 １０３，２０３，３０３，４０３ Ｎ- 型エピタキシ
ャル領域 １０４，２０４，３０４，４０４ Ｐ+ 型絶縁分離拡
散領域 １０５，２０５，３０５，４０５ 絶縁分離酸化膜 １０６，２０６，３０６，４０６ Ｐ型拡散抵抗領域 １０７，２０７，３０７，４０７ 層間絶縁膜 １０８，２０８，３０８，４０８ コンタクトホール １０９，２０９，３０９，４０９ 金属配線 １１０，２１０ Ｎ型チャネルストッパ層
ャル領域 １０４，２０４，３０４，４０４ Ｐ+ 型絶縁分離拡
散領域 １０５，２０５，３０５，４０５ 絶縁分離酸化膜 １０６，２０６，３０６，４０６ Ｐ型拡散抵抗領域 １０７，２０７，３０７，４０７ 層間絶縁膜 １０８，２０８，３０８，４０８ コンタクトホール １０９，２０９，３０９，４０９ 金属配線 １１０，２１０ Ｎ型チャネルストッパ層
Claims (3)
- 【請求項１】 第１導電型の絶縁分離領域あるいは絶縁
分離用酸化膜で囲まれた第２導電型の半導体領域に所望
の形状に第１導電型の不純物を拡散してなる半導体拡散
層抵抗において、前記第２導電型の抵抗形成領域に、抵
抗形成領域よりも高濃度の第２導電型不純物を導入した
チャネルストッパ層を有することを特徴とする半導体拡
散層抵抗。 - 【請求項２】 前記チャネルストッパ層は、第１導電型
の拡散層抵抗領域よりも、その不純物濃度が低く、かつ
その不純物深さが浅いことを特徴とする請求項１記載の
半導体拡散層抵抗。 - 【請求項３】 前記チャネルストッパ層は、第１導電型
の抵抗拡散層とは接合をつくらないように、抵抗−抵抗
間に選択的に設けられていることを特徴とする請求項１
記載の半導体拡散層抵抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254030A JP2785542B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体拡散層抵抗 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254030A JP2785542B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体拡散層抵抗 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0595085A true JPH0595085A (ja) | 1993-04-16 |
| JP2785542B2 JP2785542B2 (ja) | 1998-08-13 |
Family
ID=17259266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254030A Expired - Lifetime JP2785542B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体拡散層抵抗 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785542B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001021412A1 (fr) * | 1999-09-21 | 2001-03-29 | Nippon Sheet Glass Co., Ltd. | Dispositif luminescent a auto-balayage: structure d'interconnexion metallique croisee |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358469A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体集積回路 |
-
1991
- 1991-10-02 JP JP3254030A patent/JP2785542B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358469A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001021412A1 (fr) * | 1999-09-21 | 2001-03-29 | Nippon Sheet Glass Co., Ltd. | Dispositif luminescent a auto-balayage: structure d'interconnexion metallique croisee |
| US6507057B1 (en) | 1999-09-21 | 2003-01-14 | Nippon Sheet Glass Co., Ltd. | Cross under metal wiring structure for self-scanning light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785542B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879584A (en) | Semiconductor device with isolation between MOSFET and control circuit | |
| US4826780A (en) | Method of making bipolar transistors | |
| US4948748A (en) | Manufacture of a substrate structure for a composite semiconductor device using wafer bonding and epitaxial refill | |
| US4589004A (en) | Semiconductor device monolithically comprising a V-MOSFET and bipolar transistor isolated from each other | |
| US6313508B1 (en) | Semiconductor device of high-voltage CMOS structure and method of fabricating same | |
| JP3041043B2 (ja) | パワーｍｏｓｆｅｔトランジスタ回路 | |
| KR890013770A (ko) | 반도체 장치와 그 제조방법 | |
| US5508545A (en) | Semiconductor device including a pair of transistors having a common channel region, and method of making the same | |
| US6180986B1 (en) | Semiconductor device and method of manufacturing the same | |
| US4443808A (en) | Semiconductor device | |
| JP2785542B2 (ja) | 半導体拡散層抵抗 | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| JPH0311107B2 (ja) | ||
| US5008724A (en) | Semiconductor device | |
| JP2871352B2 (ja) | 半導体装置 | |
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| JPH09283747A (ja) | 横型電界効果トランジスタ | |
| JPH02170571A (ja) | 半導体装置とその製造方法 | |
| EP0317133B1 (en) | Semiconductor device for controlling supply voltage fluctuations | |
| JPH0222858A (ja) | 半導体装置 | |
| EP1172848A1 (en) | Integrated semiconductor structure | |
| JPH065708B2 (ja) | 半導体集積回路装置 | |
| JPH0469433B2 (ja) | ||
| JP2680846B2 (ja) | 半導体記憶装置 | |
| JPH04317336A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |