JPH0595101A

JPH0595101A - 半導体光電変換装置

Info

Publication number: JPH0595101A
Application number: JP3191630A
Authority: JP
Inventors: Jun Hasegawa; 潤長谷川; Takashi Mitsuida; 高三井田
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1991-07-31
Filing date: 1991-07-31
Publication date: 1993-04-16

Abstract

(57)【要約】【目的】入射光によって発生した電荷が蓄積領域にど
の程度蓄積されたかを検出することのできる半導体光電
変換装置に関し、画像領域で入射光によってどの程度の
電荷が蓄積されているかを的確に検出することのできる
半導体光電変換装置を提供することを目的とする。【構成】入射した光に応じて電荷を発生するための光
電変換手段（３）と、前記光電変換手段で発生した電荷
を蓄積するための、周囲を電位障壁で囲むことのできる
半導体電荷蓄積領域（ＳＴ）と、前記半導体電荷蓄積領
域と容量結合した蓄積ゲート電極（ｅ）と、前記蓄積ゲ
ート電極の電位を検出するための蓄積電位検出手段（Ｍ
１〜Ｍ４、ＣＭＰ）と、前記蓄積ゲート電極の電位に基
づき、前記半導体電荷蓄積領域に蓄積された電荷を制御
するための制御信号を発生するための手段（４、５）と
を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体光電変換装置に
関し、特に入射光によって発生した電荷が蓄積領域にど
の程度蓄積されたかを検出することのできる半導体光電
変換装置に関する。

【０００２】

【従来の技術】半導体にバンドギャップ以上の光子エネ
ルギを有する光が入射すると、光は吸収されて電子・正
孔対が発生する。半導体中に電位勾配を形成しておく
と、電子と正孔は逆方向に加速されるので、光励起され
た電荷を集め、蓄積することが可能となる。

【０００３】半導体基板表面に複数のホトダイオードや
ＣＣＤ（ＭＯＳキャパシタを含む）のホトセルを配列し
てイメージセンサ（ラインセンサを含む）を形成するこ
とができる。各ホトセルに入射する光量に応じて電荷が
蓄積され、イメージ信号を形成する。

【０００４】良好なイメージ信号を得るためには、ホト
セルのダイナミックレンジを考慮する必要がある。各ホ
トセルは所定量以上の電荷は蓄積できないので、積分し
た入射光量が多くなりすぎると、蓄積電荷は飽和し、周
囲へのオーバフローが生じる。このような状態を続ける
と、たとえば画像は一様な白領域となり画像情報が失わ
れる。

【０００５】蓄積電荷が少な過ぎると信号レベルが低
く、したがってＳ／Ｎ比が小さくなり、また精度が低下
する。そこで、画像情報としてどの程度の電荷を蓄積し
ているかを検出することが望まれる。

【０００６】図７に、従来の技術による自動焦点検出
（オートフォーカス）装置の構成例を示す。この自動焦
点検出装置は、離して配置した２つのラインセンサから
同一被写体を観察し、被写体を見る角度から３角測量の
原理により、被写体までの距離を割り出す。

【０００７】図７（Ａ）は、ラインセンサ用レンズ以後
の構成例を概略的に示す。基準ラインセンサ５５、参照
ラインセンサ５６は、それぞれ基線長離された距離測定
用レンズ５３、５４に光軸を合わせて配置されている。

【０００８】被写体が無限遠にある場合は、距離測定用
レンズ５３、５４は、その被写体を基準ラインセンサ５
５、参照ラインセンサ５６のそれぞれ光軸上の領域に結
像する。被写体がカメラに近付いてくると、被写体から
距離測定用レンズ５３、５４に入射する光は、図中上下
に傾くように変化する。

【０００９】すなわち、被写体がカメラに近付くにした
がって、基準ラインセンサ５５、参照ラインセンサ５６
上に結像される画像は次第に離れる。基準ラインセンサ
５５上の画像と、参照ラインセンサ５６上の画像とがど
の程度離れているかを検出することにより、３角測量の
原理によりカメラから被写体までの距離を測定すること
ができる。この画像間の距離検出に位相差検出の手法が
用いられている。

【００１０】すなわち、参照ラインセンサ５５の各画素
からは、固定位相で画像信号Ｂ（ｋ）を読み出し、参照
ラインセンサ５６からは所定の位相差ｍを設定し、画像
信号Ｒ（ｋ＋ｍ）を読み出す。もし、これらの画像が同
一のものであれば、Ｂ（ｋ）−Ｒ（ｋ＋ｍ）は０とな
る。画像読み出し領域をｎ画素とし、対応するｎ個の画
素から読みだした画像信号についてそれぞれこの演算を
行い、それらの和である相関度Ｈ（ｍ）を求める。

【００１１】Ｈ（ｍ）＝Σ（ｋ＝１〜ｎ）｜Ｂ（ｋ）−Ｒ（ｋ＋ｍ）｜ …（１）ただし、Σ（ｋ＝１〜ｎ）はｋが１からｎまでの関数の
和を表す。相関度Ｈ（ｍ）は、位相ｍでの基準ラインセ
ンサ５５上での画像と、参照ラインセンサ５６上の画像
との一致の度合いを示す。

【００１２】位相ｍを順次変化させ、それぞれの場合に
ついての相関度Ｈ（ｍ）を求め、相関度曲線を描く。す
ると、相関度曲線が最小の値をとる位置が、基準ライン
センサ５５上の画像と参照ラインセンサ５６上の画像が
最も一致する位相である。この位相を検出することによ
り、カメラから被写体までの距離を測定することができ
る。

【００１３】信号処理回路５７は、ラインセンサからの
信号をアナログ量からデジタル量に変換するＡ／Ｄ変換
器５９、デジタル変換された画像信号を記憶する一時記
憶装置であるＲＡＭ（Random Access Memory) ６１を含
む。ＲＡＭ６１に記憶された画像信号を用いて、ＣＰＵ
（Central Processing Unit ）６０で上述の相関度の演
算を行い、相関度最小の位相を検出する。

【００１４】図７（Ａ）に示した焦点検出装置において
は、ホトセンサに蓄積された電荷をそのまま電荷−電圧
変換して検出信号を形成し、デジタル信号に変換後ＲＡ
Ｍ６１に記憶してこの信号を読みだすことにより、演算
を行っている。

【００１５】本出願人は、光を照射することによって蓄
積した電荷を非破壊的に読み出し、アナログ量のまま直
接演算処理するラインセンサを提案した。

【００１６】図７（Ｂ）は、このような光センサ部の構
成例を示す。光検出部分は、ｎ^-型シリコン基板６４の
表面に、ｐ型ウェル６６を形成し、その一部にｎ⁺型領
域６８を形成してｐｎ接合６９を形成することによって
構成している。このｐｎ接合６９近傍に光が入射する
と、電子・正孔対が形成され、ｐｎ接合周辺の電位勾配
にしたがって、電子と正孔は分離され、電子は蓄積され
る。

【００１７】図中ｐｎ接合６９の左側に延在しているｐ
型ウェル６６の上には、絶縁されたポリシリコンのゲー
ト電極７１〜７４、７６が形成されている。ここで、ホ
トダイオードに隣接して、ゲート電極７１を備えた障壁
部が形成されており、障壁部の隣には、ゲート電極７２
を備えた蓄積部が形成されている。なお、図中破線は空
乏層を示す。

【００１８】受光部に入射された光に対応する電荷が発
生すると、ｐｎ接合６９近傍から障壁部を介して蓄積部
に蓄積される。蓄積部は、トランスファゲート電極７３
を介してゲート電極７４を備えたシフトレジスタ部に連
続しており、シフトレジスタ部はバイアス印加用アルミ
ニウム電極７５を上に備えたフローティングゲート電極
７６下の領域に連続している。

【００１９】また、ホトダイオードの右側にはオーバフ
ローゲート８１を介してｎ⁺型領域のオーバフロードレ
イン８２が形成されている。

【００２０】すなわち、ホトダイオード部で入射した光
に応答して電子−正孔対が形成されると、キャリアは障
壁部を越えてゲート電極７２下の蓄積部に蓄積され、さ
らにトランスファゲート電極７３を越えてシフトレジス
タのゲート電極７４下に転送される。

【００２１】シフトレジスタ部のゲート電極７４下に蓄
積された電荷は、ゲート電極７５の電圧に依存してフロ
ーティングゲート電極７６下に転送される。フローティ
ングゲート電極７６には、転送された電荷に対応する電
荷が誘起され、この電荷量によって入射光量が非破壊的
に読みだされる。

【００２２】図７（Ｂ）に示すような光センサを用いた
場合には、スイッチトキャパシタ積分回路を用いること
により電荷をアナログ量に保ったまま式（１）の演算を
行うことができる。

【００２３】なお、ホトダイオードに入射する光量が大
きくなると、ホトダイオードおよび蓄積部で電荷を蓄積
する能力が一杯となり、電荷がオーバフローゲート８１
の下の電位障壁を越えてオーバフロードレイン８２へ入
るようになる。オーバフロードレイン８２へ電荷がオー
バフローすることを検出すると、電荷蓄積作業を終了さ
せる。

【００２４】このようなホトダイオードからのオーバフ
ローの検出を行う回路の例を、図７（Ｃ）に示す。ｐ型
領域６６とｎ型領域８２で構成されるダイオードは、図
７（Ｂ）に示すｐ型領域６６とｎ型領域６８が構成する
ホトダイオードからオーバフローする電子を、ｎ型領域
８２に蓄積する。

【００２５】なお、ｐ型領域６６とｎ型６８および８２
はダイオードを構成すると見ることもできるが、オーバ
フローゲート８１を介して接続されたＦＥＴのソースと
ドレインと見ることもできる。このため、ｎ型領域８２
にオーバフロードレインの名を付す。

【００２６】オーバフロードレイン８２は、オペアンプ
５１の反転入力端子に接続される。また、オペアンプ５
１の非反転入力端子には参照電圧ＶＯＦＤが印加され
る。オペアンプ５１の出力端子と反転入力端子との間に
は、アナログスイッチ５２とキャパシタンス５３の並列
回路が接続される。

【００２７】ホトダイオードで電荷蓄積を開始する前
に、アナログスイッチ５２は導通され、オペアンプ５１
の反転入力端子および出力端子の電位はＶＯＦＤと同一
電位とされる。

【００２８】電荷蓄積が開始されると同時に、アナログ
スイッチ５２も非導通状態にされる。ホトダイオードに
電荷が蓄積され、オーバフローゲート下の電位障壁を通
って、オーバフロードレイン８２に電子が流れてくる
と、この電子はキャパシタンス５３に蓄えられる。オペ
アンプ５１の出力端子の電位が変化することにより、オ
ペアンプ５１の反転入力端子の電圧は非反転入力端子の
電圧ＶＯＦＤと同一に保たれる。

【００２９】このようにして、オーバフロードレイン８
２に電子が蓄積されるにしたがって、オペアンプ５１の
出力端子の電位は変化していく。このオペアンプ５１の
出力端子の電位変化を検出することにより、オーバフロ
ー、したがって電荷蓄積領域の電荷蓄積状態を検出する
ことができる。

【００３０】オーバフローを検出したときは、電荷蓄積
作業を終了させ、たとえば図７（Ｂ）の構成において蓄
積部からシフトレジスタ部に電荷を転送し、フローティ
ングゲート電極から蓄積電荷に対応する信号を読み出
す。

【００３１】

【発明が解決しようとする課題】たとえば、上述の自動
焦点検出装置等においては、撮像領域全体での露光レベ
ルが高精度の焦点検出のために重要である。たとえば、
画像の一部のみに太陽光等の非常に明るい領域がある場
合、そのような明るい領域ではオーバフローが容易に発
生してしまう。

【００３２】このようなオーバフローを検出し、電荷蓄
積を終了させると、肝心な対象物領域での画像情報は極
めて低レベルにしか蓄積されていないことになる。した
がって、画像領域全体で、平均としてどの程度の電荷が
蓄積されているか検出することが望まれる。

【００３３】本発明の目的は、画像領域で入射光によっ
てどの程度の電荷が蓄積されているかを的確に検出する
ことのできる半導体光電変換装置を提供することであ
る。

【００３４】

【課題を解決するための手段】本発明の半導体光電変換
装置は、入射した光に応じて電荷を発生するための光電
変換手段と、前記光電変換手段で発生した電荷を蓄積す
るための、周囲を電位障壁で囲むことのできる半導体電
荷蓄積領域と、前記半導体電荷蓄積領域と容量結合した
蓄積ゲート電極と、前記蓄積ゲート電極の電位を検出す
るための蓄積電位検出手段と、前記蓄積ゲート電極の電
位に基づき、前記半導体電荷蓄積領域に蓄積された電荷
を制御するための制御信号を発生するための手段とを含
む。

【００３５】

【作用】光電変換手段は、入射光に応じて電荷を発生す
る。発生した電荷は半導体電荷蓄積領域に蓄積される。
蓄積ゲート電極は、半導体電荷蓄積領域と容量結合して
いるため、半導体電荷蓄積領域に電荷が蓄積されるにし
たがい、その電位を変化させる。

【００３６】蓄積ゲート電極の電位変化は、蓄積電位検
出手段によって検出され、所定量の変化が検出された時
は、制御信号発生手段から制御信号を発生させる。

【００３７】たとえば、光電変換手段が複数の半導体光
電変換セルを含む場合、蓄積ゲート電極を共通に接続
し、その電位を検出することによって、画像領域全体と
しての平均的電荷蓄積状態を的確に検出することができ
る。

【００３８】

【実施例】図１に、本発明の実施例によるイメージセン
サを示す。図１（Ａ）は、イメージセンサ回路を示し、
図１（Ｂ）はその蓄積電荷検出回路を示す。

【００３９】図１（Ａ）において、主制御回路１は、Ｃ
ＣＤ駆動回路２、ＡＧＣモニタ回路４、積分時間制御回
路５にそれぞれ制御信号を送出する。ＣＣＤ駆動回路２
は、ＣＣＤイメージセンサ３の転送用ＣＣＤを制御する
位相信号Φ１〜Φ４を発生する。

【００４０】ＣＣＤイメージセンサ３は、入射光を検出
するためのホトダイオード等の受光部、受光部に光が入
射した時、発生する電荷を蓄積するための蓄積部、蓄積
された電荷を転送するためのＣＣＤ転送部、ＣＣＤによ
って転送されてきた電荷を検出するためのフローティン
グゲート等を含む。

【００４１】また、ＣＣＤイメージセンサ３は、受光部
で検出した電荷が蓄積部にどの程度蓄積されたかを検出
する蓄積電荷検出機構を含み、蓄積電圧信号ＶＳＴをＡ
ＧＣモニタ回路４に供給する。

【００４２】ＡＧＣモニタ回路４は、主制御回路１から
供給される制御信号およびＣＣＤイメージセンサから供
給される蓄積電圧信号ＶＳＴに基づき、ＣＣＤイメージ
センサにおいて入射光によって十分な強度の蓄積電荷が
発生したか否かを判断し、十分な蓄積電荷が発生したと
きは積分終了信号ＥＯＩを積分時間制御回路５に供給す
る。

【００４３】積分時間制御回路５は、主制御回路１から
供給される制御信号、ＡＧＣモニタ回路４から供給され
る積分終了信号ＥＯＩ等に基づき、ＣＣＤイメージセン
サ３を制御する種々の制御信号を発生する。

【００４４】たとえば、積分開始時には主制御回路１か
らの制御信号に基づき、クリア信号ＣＬＧを発生し、蓄
積部とＣＣＤ転送部の不要電荷を排出した後、積分を開
始させる。積分中は、入射光によって発生する電荷を蓄
積するように制御する。

【００４５】また、積分終了時には、ＡＧＣモニタ回路
からの積分終了信号ＥＯＩまたは、一定時間が経過した
時は主制御回路１からの制御信号により終了信号ＴＧを
発生し、信号電荷を蓄積部からＣＣＤ転送部へ移送す
る。

【００４６】図１（Ｂ）は、図１（Ａ）の回路における
蓄積電荷検出回路の部分を拡大して示す。ＣＣＤイメー
ジセンサ３は、複数の半導体電荷蓄積部領域ＳＴ１、Ｓ
Ｔ２、…を含む。これらの半導体電荷蓄積領域の表面に
は、絶縁膜が形成され、さらにその上に電極が形成され
て容量Ｃ１、Ｃ２…、が形成される。この容量を形成す
る半導体表面上の絶縁電極は、種々の機能を果たすこと
ができるが、本明細書中では蓄積ゲート電極と呼ぶ。複
数の蓄積ゲート電極は、共通に接続される。

【００４７】すなわち、容量Ｃ１、Ｃ２、…は、並列に
接続される。この並列接続された蓄積ゲート電極の電圧
をＶＳＴで表す。

【００４８】蓄積ゲート電極は、配線９に共通に接続さ
れ、図１（Ａ）に示すＡＧＣモニタ回路４に電圧ＶＳＴ
を供給する。配線９は、ＡＧＣモニタ回路４内におい
て、ＭＯＳトランジスタＭ１のゲート電極に接続され
る。したがって、電圧ＶＳＴによってＭＯＳトランジス
タＭ１の導通度を変化させる。

【００４９】また、配線９には、アナログスイッチ７、
８が接続されており、制御信号ＳＥＴＡ、ＳＥＴＢによ
って電圧ＶＳＴＦＧまたは接地電圧を選択的に容量Ｃ
１、Ｃ２、…に印加する。電圧ＶＳＴＦＧは、たとえば
電子を吸引する所定の正極性の電圧である。

【００５０】ＭＯＳトランジスタＭ１は、他のＭＯＳト
ランジスタＭ２と直列に接続され、電源電圧ＶＤＤと接
地電圧との間に接続される。他のＭＯＳトランジスタＭ
２のゲートには、基準電圧ＶＢが印加される。ＭＯＳト
ランジスタＭ１とＭ２との相互接続点は、電圧Ｖ１を発
生し、比較器ＣＭＰの反転入力端子に接続される。

【００５１】ＭＯＳトランジスタＭ１とＭ２と同等な他
のＭＯＳトランジスタＭ３とＭ４とが直列に接続され、
同様、電源電圧ＶＤＤと接地電圧との間に接続される。
ＭＯＳトランジスタＭ４のゲートには、上述の基準電圧
と同等の基準電圧ＶＢが印加され、他のＭＯＳトランジ
スタＭ３のゲート電極には、参照電圧ＶＣＭＰが印加さ
れる。ＭＯＳトランジスタＭ３とＭ４との相互接続点に
形成される電圧Ｖ２は、比較器ＣＭＰの非反転入力端子
に印加される。

【００５２】比較器ＣＭＰの出力は、共通接続された蓄
積ゲート電極の電圧ＶＳＴと、参照電圧ＶＣＭＰとの大
小関係を表す信号となる。すなわち、参照電圧ＶＣＭＰ
を適当な値に設定しておくことにより、半導体電荷蓄積
領域ＳＴに電荷が蓄積されるにしたがい、電圧ＶＳＴが
次第に変化し、所定の値に達したときに比較器ＣＭＰの
出力ＡＧＣＣＭＰが変化する。

【００５３】このような構成とすることにより、複数の
半導体電荷蓄積領域ＳＴ全体に蓄積された電荷の総量を
的確に検出することができる。

【００５４】図２は、ＣＣＤイメージセンサの構成例を
概略的に示す。図中上部に半導体ＣＣＤイメージセンサ
の構成を概略断面図で示し、図中下部に各部分のポテン
シャルをグラフで示す。

【００５５】たとえば、ｐ^-型半導体基板１１の表面
に、ｎ⁺型領域１２、１３およびｎ^-型領域１４、１５
が、図に示すように互いに接して形成される。半導体基
板１１の表面上には、絶縁膜が形成され、さらにその上
に多結晶シリコン等により、所定のゲート電極が形成さ
れる。たとえば、２層の多結晶シリコン電極が形成され
る。

【００５６】ｎ⁺型領域１２は、オーバフロードレイン
ＯＦＤとして機能し、電圧ＯＦＤを印加される。このｎ
⁺型領域１２に隣接した領域上には、オーバフローゲー
ト電極２２が形成され、電圧ＯＦＧを印加される。オー
バフローゲート電極２２に隣接した領域は、ホトダイオ
ードＰＤを形成する。

【００５７】ホトダイオードＰＤの他の側には、バリア
ゲート電極２３が形成されており、電圧ＢＧを印加され
る。バリアゲート電極２３と隣接して、蓄積ゲート電極
２４が形成され、電圧ＳＴを与えられる。蓄積ゲート電
極２４の一部に接して、フローティング蓄積ゲート電極
２５が形成され、その電圧はＶＳＴで示される。

【００５８】フローティング蓄積ゲート電極２５が蓄積
領域の一部にのみ形成されるので、容量が小さくなり、
高速動作を容易にする。また、フローティング蓄積ゲー
ト電極２５に電圧を印加してその下の領域を図示のよう
に深いポテンシャルとすると、キャリアはこの領域に優
先的に蓄積される。蓄積電荷がこの領域からあふれるよ
うになると、挌段に広い領域にキャリアが蓄積される。
この動作は感度曲線の変化に相当し、高強度のスポット
光に対しては感度が低下することになる。

【００５９】また、蓄積ゲート電極２４の他の一部に隣
接して、クリアゲート電極２６が形成され、電圧ＣＬＧ
が与えられる。ｎ⁺型領域１３は、クリアドレイン領域
として機能し、電圧ＣＬＤが与えられる。すなわち、蓄
積領域とクリアゲート領域とクリアドレイン領域とはＦ
ＥＴ構造を構成する。

【００６０】また、蓄積ゲート電極２４の他の一部に隣
接して、トランスファゲート電極２７が形成され、電圧
ＴＧが与えられる。トランスファゲート電極２７の他の
側は、転送レジスタの１つの電極２８に隣接し、蓄積領
域から転送レジスタへ電荷を転送する。転送レジスタ領
域のゲート電極２８には、位相信号φ１が与えられる。

【００６１】なお、図２に示した構成は、２次元的に分
布形成されたＣＣＤイメージセンサを、ある経路に沿っ
て切り取った断面構造であり、図中離れた位置に示され
た領域が、実際には隣接する領域となることもある。

【００６２】たとえば、クリアゲートおよびクリアドレ
インは、蓄積領域の側部に突出して形成された領域であ
り、蓄積領域の他の部分では一方にバリアゲート２３が
配置され、他方にトランスファゲート電極２７が配置さ
れている。

【００６３】ゲート電極２２、２３、２４、２６、２
７、２８に所定の電圧を印加した状態のポテンシャルが
図中下部に示されている。ホトダイオードＰＤは、入射
光に応じて電子・正孔対を発生させ、その内電子を蓄積
する。

【００６４】図中下部のポテンシャルは、電子に対する
ものであり、たとえば正極性の電圧を印加すると、ポテ
ンシャルは図中下方に移動する。図示の構成において、
フローティング蓄積ゲート電極２５の下部が最も低い電
位にバイアスされている。

【００６５】蓄積ゲート電極２４下の領域は、ホトダイ
オードＰＤの電位よりも低く、フローティング蓄積ゲー
ト電極２５下の領域よりも高いポテンシャルにバイアス
されている。ホトダイオードＰＤ、バリアゲート２３、
蓄積ゲート電極２４で示される領域の周囲は、オーバフ
ローゲート電極２２、クリアゲート電極２６、酸化膜等
により、高い電位に設定され、キャリアである電子に対
し、電位障壁を形成している。

【００６６】したがって、ホトダイオードＰＤに光が入
射し、電荷が発生したときは、発生した電子はホトダイ
オードＰＤの部分から蓄積領域に移動し、そこで電位障
壁に囲まれて蓄積される。ホトダイオードＰＤ、蓄積部
を囲む電位障壁の一部、たとえばクリアゲート電極２６
の電位を調整することにより、電位障壁高さを低減さ
せ、蓄積された電荷をクリアドレイン領域１３に引き出
すことができる。

【００６７】また、ホトダイオード部分にまで電荷が蓄
積された状態においては、オーバフローゲート電極２２
の電位を調整することにより、オーバフロードレイン領
域１２に電荷を引き出すこともできる。

【００６８】また、トランスファゲート電極２７の電位
を調整することにより、蓄積領域に蓄積された電荷を転
送レジスタ領域に転送させることもできる。

【００６９】以上説明した構成は、半導体光電変換装置
の１セル分に対応する構成であり、半導体基板上には多
数のセルが構成されている。これらのセルのフローティ
ング蓄積ゲート電極２５は、共通に接続される。

【００７０】図３は、図１（Ａ）に示すＡＧＣモニタ回
路４の要部を示す回路図である。図１（Ｂ）に示す蓄積
電荷検出回路の出力電圧ＡＧＣＣＭＰは、Ｄ型フリップ
フロップＤＦＦ１のクロック入力端子に印加される。Ｄ
ＦＦ１のデータ入力端子Ｄには、電源電圧ＶＤＤが与え
られる。また、そのＱ出力端子は、インバータＩＮ３を
介して引き出され、蓄積終了信号ＥＯＩを構成する。

【００７１】アンド回路ＡＮＤ１の２入力は、クリア信
号ＸＣＬＲとクリアゲート信号ＣＬＧＯをインバータＩ
Ｎ１で反転した信号とを受け、その出力をＤＦＦ１のク
リア入力端子に印加する。

【００７２】また、クリアゲート信号ＣＬＧＯをインバ
ータＩＮ１で反転した信号は、Ｄ型フリップフロップＤ
ＦＦ２のクロック入力端子に印加される。このＤＦＦ２
のデータ入力端子には電源電圧ＶＤＤが印加される。

【００７３】また、そのＱ出力端子は、ノア回路ＮＯＲ
１の１入力に印加される。このＮＯＲ１の他の入力端子
は、トランスファゲート信号ＴＧを受ける。ＮＯＲ１の
反転出力は、信号ＳＥＴＡを構成する。アンド回路ＡＮ
Ｄ２は、クリア信号ＸＣＬＲとトランスファゲート信号
ＴＧをインバータＩＮ２で反転した信号を受け、その出
力信号をＤＦＦ２のクリア入力端子に印加する。

【００７４】また、トランスファゲート信号ＴＧは、必
要に応じてバッファを介し、そのまま信号ＳＥＴＢを構
成する。

【００７５】図４は、図１、図３に示す回路における要
部の信号波形を示す。上段より下段に向かってクリア信
号ＸＣＬＲ、クリアゲート信号ＣＬＧＯ、トランスファ
ゲート信号ＴＧ＝ＳＥＴＢ、他のセット信号ＳＥＴＡ、
フローティング蓄積ゲート電極の信号ＶＳＴ、比較器出
力ＡＧＣＣＭＰ、積分終了信号ＥＯＩの信号波形を示
す。また、さらに下部に図１（Ｂ）に示す検出信号Ｖ１
と参照信号Ｖ２の波形を示す。

【００７６】クリア信号ＸＣＬＲが、“１”から“０”
に変化すると、フローティング蓄積ゲート電極の信号Ｖ
ＳＴは、アナログスイッチ８がオンにされることにした
がい、接地電圧０Ｖに設定される。また、クリアゲート
信号ＣＬＧＯは“０”から“１”に変化し、蓄積領域の
蓄積電荷は排出される。

【００７７】やがて、信号ＳＥＴＢが“１”から“０”
に変化し、同時に信号ＳＥＴＡが“０”から“１”に変
化することにしたがい、アナログスイッチ８がオフし、
アナログスイッチ７がオンすることによってフローティ
ング蓄積ゲート電極に電圧ＶＳＴＦＧが印加される。

【００７８】続いて、ＣＬＧＯが“１”から“０”に変
化することにしたがい、信号ＳＥＴＡも“１”から
“０”に変化し、電荷蓄積作業が開始される。この時、
フローティング蓄積ゲート電極はフローティング状態と
され、電荷が蓄積されるのにしたがってその電位を変化
させることになる。

【００７９】したがって、電圧Ｖ１は蓄積される電荷量
にしたがって次第に電位を変化させる。一方、参照電圧
Ｖ２は一定値に保たれる。

【００８０】蓄積される電荷量が増加し、電圧Ｖ１が電
圧Ｖ２と等しくなった時に、比較器ＣＭＰが出力ＡＧＣ
ＣＭＰを変化させる。この信号電位の変化は、図３に示
す回路の電圧ＡＧＣＣＭＰとして表れ、積分終了信号Ｅ
ＯＩを発生させる。すなわち、積分終了信号ＥＯＩは、
“１”の状態から“０”の状態に変化する。

【００８１】積分終了信号ＥＯＩの発生と共に、蓄積部
への電荷蓄積は終了し、蓄積部に蓄積された電荷は、ト
ランスファゲートＴＧを介して転送レジスタ部に転送さ
れる。

【００８２】電荷転送後、再び信号ＳＥＴＢが“０”と
なり、信号ＳＥＴＡが“０”から“１”となることにし
たがい、フローティング蓄積ゲート電極にはアナログス
イッチ７を介して電圧ＶＳＴＦＧが印加される。

【００８３】やがて、信号ＳＥＴＡと信号ＳＥＴＢとが
変化し、フローティング蓄積ゲート電極は再び接地電位
に設定される。再度、信号ＳＥＴＡとＳＥＴＢが変化
し、フローティング蓄積ゲート電極には電圧ＶＳＴＦＧ
が印加され、その後フローティング状態にされて入射光
による電荷蓄積動作を開始する。この繰り返し動作は、
フローティング蓄積電極の電位を的確にＶＳＴＦＧに設
定するのに役立つ。

【００８４】このようにして、図２に示すようなＣＣＤ
イメージセンサの電荷蓄積動作は蓄積領域に蓄積した電
荷量に応答して的確に制御される。

【００８５】図５は、半導体チップ上における光センサ
の構成を示す。図５（Ａ）は１セル分の平面図を示し、
図５（Ｂ）はフローティング蓄積ゲート電極の接続状態
を示す平面図である。

【００８６】図５（Ａ）において、ホトダイオードＰＤ
は、たとえばｐ型シリコン表面に形成された薄いｎ型領
域で構成される。ホトダイオードＰＤに隣接して、不純
物濃度の低いｎ^-型領域が形成され、各領域上に電極が
形成されて所定のバイアス電圧を印加される。これによ
り、埋め込みチャネル型ＣＣＤが形成される。図中左側
にはｎ⁺型オーバフロードレインＯＦＤが形成され、ｎ
^-型領域のオーバフローゲートＯＦＧを介してホトダイ
オードＰＤに接続されている。

【００８７】ホトダイオードＰＤの隣に、電位障壁を構
成するバリアゲート領域ＢＧが形成され、蓄積領域ＳＴ
に連続する。蓄積領域ＳＴの一部は、クリアゲート領域
ＣＬＧを介して、クリアドレイン領域ＣＬＤに接続さ
れ、他方トランスファゲート領域ＴＧを介してＣＣＤ転
送部に連続する。

【００８８】ＣＣＤ転送部は４段構成の転送段Φ１、Φ
２、Φ３、Φ４を有する。このＣＣＤ転送部は、さらに
フローティングゲート領域ＦＧに連続する。フローティ
ングゲート領域は、電荷読みだし領域であり、ＣＣＤ転
送部の段Φ４の電荷を受け、その上に形成されたフロー
ティングゲートに誘起される電荷を読み出す。

【００８９】蓄積領域ＳＴの一部は、フローティング蓄
積領域ＳＴＦＧとされ、その上にフローティング蓄積ゲ
ート電極が形成される。蓄積領域ＳＴの電位は、その上
に容量結合する電極を形成することによってその電圧を
検出することができる。

【００９０】蓄積領域ＳＴは比較的大きな面積を占め、
その全面積上にフローティング蓄積ゲート電極を形成す
ると、その容量が大きくなり、動作速度を制限すること
になる。

【００９１】したがって、図に示すように蓄積領域ＳＴ
の大部分は固定電位とし、その一部にフローティング蓄
積ゲート電極ＳＴＦＧを形成し、その電位を検出した
り、制御電圧を印加することにすれば、より高速動作が
可能となる。フローティング蓄積電極ＳＴＦＧは、たと
えば蓄積領域の２０％程度の面積を有する。

【００９２】また、蓄積動作の初期は、狭いフローティ
ング蓄積ゲート電極ＳＴＦＧの下にのみ電荷が蓄積され
るので、蓄積電位が速やかに変化し、高い検出感度を与
える。蓄積動作の後期には、広い領域に電荷が蓄積され
るようになり、オーバーフローは生じにくい。

【００９３】光を検出する際には、まずクリアゲート領
域ＣＬＧが導通され、蓄積部ＳＴに存在する電荷をクリ
アドレインＣＬＤに抜きだす。このようにして、所定の
初期状態を設定した後、ホトダイオードＰＤに入射した
光によって発生する電荷をバリアゲートＢＧを介して蓄
積部ＳＴに蓄積する。

【００９４】フローティング蓄積ゲート電極ＳＴＦＧ
は、多数のセルに共通に接続される。この接続の対応
を、図５（Ｂ）に拡大して示す。光センサのセルは、た
とえば２種類の構成を有し、配置上２セルが１単位とな
る。

【００９５】図５（Ｂ）は、１単位となる２セル分にお
けるフローティング蓄積ゲート電極の接続部を示す。蓄
積領域の一部上に、フローティング蓄積ゲート電極３
１、３２が形成される。これらのフローティング蓄積ゲ
ート電極３１、３２は、たとえば多結晶シリコンによっ
て形成される。

【００９６】さらに、図中縦方向に延在して示すよう
な、たとえばアルミニウム等によって形成された配線３
３が作成され、フローティング蓄積ゲート電極３１、３
２を共通に接続する。配線３３は、他のセルのフローテ
ィング蓄積ゲート電極も共通に接続する。

【００９７】したがって、蓄積領域の一部ＳＴＦＧとそ
の上に形成されたフローティング蓄積ゲート電極３１、
３２は、多数のセルについて並列に接続され、１つの容
量を構成する。

【００９８】図６は、図５（Ｂ）の破線で示した経路に
沿って光センサ内の電位を示すグラフである。以下、図
６を参照して光センサの動作を説明する。

【００９９】まず、図６（Ａ）の初期状態においては、
ホトダイオードＰＤに光が入射し、電荷が発生すること
によって蓄積領域ＳＴにある程度の電荷が蓄積されてい
る状態を示す。なお、蓄積領域を囲むオーバフローゲー
トＯＦＧ、クリアゲートＣＬＧ、トランスファゲートＴ
Ｇの領域の電位は全て高く設定され、蓄積電荷に対する
電位障壁を形成している。

【０１００】図６（Ｂ）は、クリア動作開始状態を示
す。クリア動作が開始されると、クリアゲート領域ＣＬ
Ｇのポテンシャルは低く変化される。また、トランスフ
ァゲート領域ＴＧ、転送レジスタ部φ１の領域のポテン
シャルも低く変化される。

【０１０１】一方、フローティング蓄積ゲート領域ＳＴ
ＦＧの電位は高く引き上げられる。これらの電位変化に
応じて、蓄積領域に蓄積されていた電荷は、クリアゲー
トＣＬＧおよびトランスファゲートＴＧを介してクリア
ドレインＣＬＤおよび転送レジスタφ１の領域に排出さ
れる。蓄積電荷が排出された後、図６（Ｃ）に示すクリ
ア完了動作が行われる。

【０１０２】図６（Ｃ）に示すクリア完了動作において
は、フローティング蓄積ゲート領域ＳＴＦＧの電位は発
生する電子を吸引するために低く変化され、クリアゲー
ト領域ＣＬＧ、トランスファゲートＴＧの電位は電子の
通過を遮断するように高く設定される。

【０１０３】また、転送レジスタ領域の電位も高く設定
される。その後、フローティング蓄積ゲート領域ＳＴＦ
Ｇの電位は除去されるが、フローティング蓄積ゲート電
極はフローティング状態にされるため、フローティング
蓄積ゲート領域ＳＴＦＧの電位はそのままに保たれ、深
いポテンシャル井戸を形成する。

【０１０４】図６（Ｄ）は、電荷蓄積状態のポテンシャ
ル分布を示す。ホトダイオードＰＤに光が入射すること
により、電子・正孔対が発生し、そのうちの電子はホト
ダイオードＰＤから蓄積領域ＳＴに流入する。

【０１０５】蓄積される電子は、まず、ポテンシャルの
低いフローティング蓄積ゲート領域ＳＴＦＧの部分に蓄
積される。蓄積電荷が次第に増加すると、蓄積された電
荷は、フローティング蓄積ゲート領域ＳＴＦＧの領域か
ら次第に蓄積領域ＳＴおよびホトダイオードＰＤの領域
に広がって蓄積される。

【０１０６】この蓄積された電荷量は、フローティング
蓄積ゲート電極を介して光センサ内の多数のセルの平均
として検出される。検出された蓄積電荷量が所定値に達
すると、電荷蓄積動作は終了し、読みだし動作が行われ
る。

【０１０７】図６（Ｅ）は、読みだし動作におけるポテ
ンシャル分布を示す。フローティング蓄積ゲート電極Ｓ
ＴＦＧの電位が外部より制御され、高く設定される。一
方、トランスファゲート領域ＴＧの電位が低く変化し、
蓄積領域に蓄積された電荷は、トランスファゲート領域
ＴＧを介して転送レジスタ部に転送される。このように
して、所望の蓄積量に達した蓄積電荷は転送レジスタ部
に転送され、信号電荷として読みだされる。

【０１０８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。

【０１０９】

【発明の効果】以上説明したように、本発明によれば、
光センサの電荷蓄積領域に蓄積されている電荷量を容量
を介して直接読みだすことにより、蓄積電荷の的確な検
出が行える。

【０１１０】たとえば、多数のセルを含む光センサにお
いて、一部に極めて明るい領域があっても全体として蓄
積された電荷を正確に検出することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例を示す。図１（Ａ）はイメージ
センサ回路を示すブロック図、図１（Ｂ）は蓄積電荷検
出回路の回路図である。

【図２】ＣＣＤイメージセンサの構成例を示す断面図と
ポテンシャル分布を示すグラフである。

【図３】制御回路の構成例を示すブロック図である。

【図４】図１、図３に示す回路の要部における信号波形
を示すグラフである。

【図５】光センサを示す。図５（Ａ）は１セル分の光セ
ンサを示す平面図、図５（Ｂ）はフローティング蓄積ゲ
ート電極の接続をより詳細に示す平面図である。

【図６】動作を説明する図である。図６（Ａ）〜（Ｂ）
は、光センサ内のポテンシャル分布を示すエネルギバン
ド図である。

【図７】従来の技術を示す。図７（Ａ）は従来の技術に
よる焦点検出装置の主要部を示すブロック図、図７
（Ｂ）は光センサの他の例を示す断面図、図７（Ｃ）は
オーバフロー検出部の回路図である。

【符号の説明】

１主制御回路２ＣＣＤ駆動回路３ＣＣＤイメージセンサ４ＡＧＣモニタ回路５積分時間制御回路７、８アナログスイッチ１１半導体基板（ｐ^-型）１２、１３ｎ⁺型領域（ダイオード）１４、１５ｎ^-型領域２２〜２８絶縁ゲート電極ＰＤホトダイオードＣ容量ＭトランジスタＣＭＰ比較器ＯＦＧオーバフローゲートＢＧバリアゲートＳＴ蓄積部ＣＬＧクリアゲートＣＬＤクリアドレインＴＧ転送ゲート

Claims

【特許請求の範囲】

【請求項１】入射した光に応じて電荷を発生するため
の光電変換手段と、前記光電変換手段で発生した電荷を蓄積するための、周
囲を電位障壁で囲むことのできる半導体電荷蓄積領域
と、前記半導体電荷蓄積領域と容量結合した蓄積ゲート電極
と、前記蓄積ゲート電極の電位を検出するための蓄積電位検
出手段と、前記蓄積ゲート電極の電位に基づき、前記半導体電荷蓄
積領域に蓄積された電荷を制御するための制御信号を発
生するための手段とを含む半導体光電変換装置。
【請求項２】前記蓄積ゲート電極は前記半導体電荷蓄
積領域の一部表面上にのみ形成された請求項１記載の半
導体光電変換装置。
【請求項３】前記光電変換手段は、半導体基板内に形
成された複数の半導体光電変換セルを含み、前記半導体
電荷蓄積領域は前記複数の半導体光電変換セルのそれぞ
れに対応して前記半導体基板内に形成された複数の半導
体蓄積領域を含む請求項１ないし２記載の半導体光電変
換装置。
【請求項４】前記蓄積ゲート電極は前記複数の半導体
電荷蓄積領域上にそれぞれ形成され、前記蓄積電位検出
手段はこれらの蓄積ゲート電極に共通に接続された単一
の共通電極を含む請求項３記載の半導体光電変換装置。
【請求項５】さらに、前記蓄積ゲート電極に選択的に
蓄積電荷を排除するための電圧を印加する手段を含む請
求項４記載の半導体光電変換装置。
【請求項６】さらに、前記半導体電荷蓄積領域に隣接
して、配置され前記電位障壁の一部を制御するための絶
縁転送ゲート電極と、前記絶縁転送ゲート電極に隣接して配置され、前記半導
体電荷蓄積領域に蓄積された電荷を受け、転送するため
の転送レジスタを含む請求項１〜５のいずれかに記載の
半導体光電変換装置。
【請求項７】さらに、前記半導体電荷蓄積領域に隣接
して配置され、前記電位障壁の一部を制御するための絶
縁クリアゲート電極と、前記絶縁クリアゲート電極に隣接して配置され、前記半
導体電荷蓄積領域に蓄積された電荷を受け、排出するた
めのクリアドレイン領域とを含む請求項１〜６のいずれ
かに記載の半導体光電変換装置。
【請求項８】さらに、前記蓄積ゲート電極に電荷蓄積
開始前に、蓄積しようとする電荷を吸引する極性の所定
の大きさの電圧を印加し、その後、電荷蓄積中前記蓄積
ゲート電極をフローティングの状態とする制御手段を含
む請求項１〜７のいずれかに記載の半導体光電変換装
置。