JPS6149822B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は撮像装置に関し、特に半導体撮像装置
に関する。

撮像装置の種類はいろいろあるが、高電圧、真
空等を必要としない全固体撮像装置としては電荷
転送素子によるものが提案されている。電荷転送
素子は構造が簡単で集積密度が高くできる利点を
有するが、出力信号を形成する電荷は光によつて
電離しMOSキヤパシタ等に蓄積されたキヤリア
であり、かつ転送時の電荷のもれが問題になる。

MOSトランジスタを光検知器として用いた撮
像装置も提案されているが、光検知はソース領域
のpn接合をフオトダイオードとして用いるもの
であり、感度等の面で問題がある。

本発明の目的は、新規な静電誘導トランジスタ
構造を用いた半導体撮像装置を提供することにあ
る。

接合型静電誘導トランジスタは、ゲート領域と
チヤンネル領域間にpn接合を有し、フオトセル
として動作させゲート領域を蓄積領域とすると増
幅作用を有する光検知器として用いることができ
る。ゲート電極下に空乏層を形成した絶縁ゲート
型静電誘導トランジスタも同様の機能を有する。

以下図面を参照して本発明を説明する。

第１図ａは、静電誘導トランジスタを使用した
半導体撮像装置の部分断面図であり、トランジス
タ構造を形成する一撮像素子を示す。ｐ型基板１
にn^-型領域２で囲まれたn⁺型ドレイン領域３が
形成され、その上にn^-型エピタキシヤル層４が
形成されている。エピタキシヤル層４内にP⁺型
ゲート領域５とn⁺型ソース領域６が形成され、
ソース領域６上にソース電極７が形成されてい
る。エピタキシヤル層４の表面は透明絶縁膜８で
覆われ、第１図ｂに示すように、ゲート領域５の
一部分上には、ゲート電極９が絶縁膜８を介して
形成されている。すなわちゲート構造は、電極
９、絶縁膜８、ゲート領域５とから形成される。
本発明では、この構造を絶縁接合ゲートと呼ぶ。
n^-型領域４の不純物密度は十分低く選び、所定
の逆バイアス（零バイアスを含む）をソース電極
７とゲート電極８との間に印加した時チヤンネル
がピンチオフして電位障壁が生じ、かつドレイン
電圧によつてもこの電位障壁が制御されるように
してある。すなわち静電誘導トランジスタが形成
されている。ゲート電極９とゲート領域５との間
の絶縁膜８の厚さは、このMIS構造で形成される
容量C₁がゲート領域５とソース領域６との間の
容量C₂にくらべ小さすぎないように選ぶ。形成
される容量C₁が小さすぎると、ゲート電極に印
加した電圧の大部分が、この容量C₁の両端に印
加されてしまい、ゲート・チヤンネル間に実効的
に印加される成分が小さくなる。

一方光電離によつてゲート領域に蓄積される電
荷△Ｑによるゲート領域５の電位変動△Ｖはゲー
ト領域の全容量Ｃ＝C₁＋C₂に依存するので、全
容量Ｃが大きくなりすぎないようにする。

簡単に動作を説明する。ドレインとソースとを
同電位に保つてゲート電極に所定の正電圧を印加
する。p⁺型ゲート領域５は順方向にバイアスさ
れ、過剰な電子が蓄積されていれば、ゲート領域
外にはき出されて、ゲート領域は所定の状態にな
る（クリア状態）。次にゲート電極９に所定の負
電圧（又はソース電極７の所定の正電圧）を印加
して、ゲート領域５を逆方向にバイアスする。こ
のとき、ゲート領域５とn^-領域４は逆方向にバ
イアスされたダイオードを形成する。透明絶縁膜
８を通つてこのダイオードに入射した光が電子・
正孔対を発生させると、正孔はゲート領域５に流
れ込んで蓄積される。蓄積された電荷△Ｑによつ
てゲート領域の電位Ｖは、△Ｖ＝△Ｑ／Ｃ変化す
る。次に、ドレイン電極７に所定の正電圧を印加
すると、ゲート電位によつてドレイン電流が流れ
る。

チヤンネルがゲート電圧によりピンチオフした
状態にあるときの静電誘導トランジスタの電流電
圧特性は、基本的には指数関数則に従つている。
したがつて、光照射量によるゲート電圧の変化△
Ｑ／Ｃに対する、ドレイン電流の変化は非常に大
きく、感度の良い検出が行える。もちろん、最後
の段階で再び入射光量に比例する信号強度として
取り出したい時には、前記静電誘導トランジスタ
の電流電圧特性とはちようど逆の特性を示す増幅
器を通せばよい。静電誘導トランジスタは、ゲー
ト容量Ｃを小さくでき、変換コンダクタンスを大
きくとれるので、大きな出力信号が得られる。ド
レイン電圧をソース電圧に戻し、ゲート電極９に
所定の正電圧を印加すればゲート領域５はクリア
状態に戻る。このサイクルを繰りかえすことによ
つて入射光量の連続検出ができる。

ゲート領域５の電位は、外部からの逆バイアス
電圧による成分と蓄積される電荷による電圧△
Ｑ／Ｃとによつて決まり、両者の和は拡散電位を
越えることはできない。従つて、ダイナミツクレ
ンジを広くとるには逆バイアスを大きくするのが
よい。電圧増幅率が大きくなるように設計してお
けば、ソースに逆電圧（ｎ型なら正電位）を印加
することもゲートに逆電圧（ｐ型なら負電圧）を
印加することと同等の効果を有する。

クリア状態は、一定の状態であればよいので中
性状態でも正に荷電した状態でも負に荷電した状
態でもよいが、担体不足の状態にすれば逆バイア
スと同等の効果を持つので、ダイナミツクレンジ
を広げるには、ゲート領域がｐ（ｎ）型の場合、
負（正）に帯電した状態もしくは中性状態にする
のが好ましい。ゲート領域の間隔（チヤンネルの
巾）はクリア状態で十分チヤンネルがピンチオフ
するように選ぶのが好ましい。

第２図は第１図の素子を平面内にマトリツクス
状に配置した二次元撮像装置の一例の概略図を示
す。複数の行線ａ１，ａ２，ａ３………と複数の
列線ｂ１，ｂ２，ｂ３，………が互に交叉するよ
うに配列され各交点に第１図の素子が配置されて
いる。素子のソースは対応する行線へ、ドレイン
は対応する列線へ接続されている。さらにクリア
線ｃ１，ｃ２，ｃ３………が列線ｂ１，ｂ２，ｂ
３………と平行に配列されゲート電極に接続され
ている。

画像情報を読み出すには、たとえば行線ａ１は
零電位に保つたまま他の行線ａ２，ａ３………に
読み出しを防止する正電圧を印加し、列線ｂ１，
ｂ２，ｂ３………に順次読み出し正電圧パルスを
印加し、行線ａ１に流れる電流を検出する。読み
出しパルスにつづいて消去正電圧パルスをクリア
線ｃ１，ｃ２，ｃ３………に印加して読み出しの
終つた素子を順次クリアする。他の行の素子はソ
ースに正電圧が印加されているので読み出しもク
リアもされない。第１行の読み出し、クリアが終
わつたら第２行で同様の操作を行なう。順序読み
出して最終行まで読み出したら再び第１行の読み
出しを行なう。インターレースで読み出してもよ
い。低照度の領域を感度良く検出するには読み出
しパルスの電圧を高くすればよい。クリアパルス
の電圧と読み出し防止の電圧を高くすること等に
よつて逆バイアスを強めることもできる。読み出
しパルスの電圧は使用動作領域で十分な精度が得
られるように選ぶ。高速度で読み出す場合は、読
み出しパルスのパルス巾を短かくして走査を速く
し、比較的広いパルス巾を有するクリアパルスが
読み出しパルスの後を追いかけるようにしてもよ
い。この場合一個の素子に印加されたクリアパル
スが終わらないうちに次の素子にクリアパルスが
印加されることになる。

第３図に絶縁ゲート型撮像素子を示す。ｐ型基
板１上にn^-型領域２に囲まれたn⁺型ドレイン領
域３が形成され、その上にチヤンネルを形成する
n^-型領域４が形成されている。チヤンネルの周
囲は切欠きで堀り下げられており、チヤンネル部
分が突出している。頂上部分にn⁺型ソース領域
６が設けられ、ソース電極７がその上に形成され
ている。絶縁層８を介してゲート電極９が形成さ
れている。ゲート電極９下の絶縁層に負の電荷を
持たせ表面部に反転層を形成しておけば第１図
ａ，ｂの絶縁接合型静電誘導トランジスタと同様
な動作をする。ゲート電極９に常にバイアス電圧
が印加されるようにしてもよい。第３図の構成で
は受光面は下面に設けられ背面入射型となつてい
る。

第４図は第１図ａ，ｂの実施例の変更例であ
り、ゲート電極を省き、スイツチング用バイポー
ラトランジスタを備えている。ゲート領域５をエ
ミツタとし、ベース領域１１とコレクタ領域１２
とが形成され、ベース領域１１上にはベース電極
１３が備えられ、コレクタ領域１２上にはコレク
タ電極１４が備えられている。ベース領域１１は
チヤンネル領域４と別領域で示したが同一であつ
てもよい。クリアは、バイポーラトランジスタを
通じて行なわれるため高速動作が行なえる利点を
有する。

以上実施例を用いて説明したが、本発明はこれ
らに限られるものではない。導電型を全て逆にす
ること、半導体材料を選ぶこと、各実施例の構成
を組み合わせることもできるし、半導体装置技術
で知られている種々の構造を組り入れることもで
きる。

【図面の簡単な説明】

第１図ａ，ｂは本発明の一実施例による固体撮
像装置の部分断面図、第２図は第１図ａ，ｂの固
体撮像装置の回路図、第３図、第４図は別の実施
例の部分断面図である。

Claims (1)

1. 【特許請求の範囲】 １ 一方の主電極と、他方の主電極と、両電極間
   に配置されたチヤンネルと、前記チヤンネルの間
   にpn接合を形成し、フオトセルとして働く制御
   電極構造とから成り、前記チヤンネルは前記一方
   の主電極と制御電極構造との間に零を含む所定の
   逆バイアスを印加することによつて電位障壁を生
   じ、かつ該電位障壁は前記他方の主電極の電圧に
   よつて制御される静電誘導トランジスタを複数個
   マトリツクス状に配置した半導体撮像装置にし
   て、前記pn接合に光照射による光キヤリアを蓄
   積し、一方の主電極と他方の主電極との間に電圧
   を印加することによりpn接合に蓄積された光キ
   ヤリア電荷に応じて一方の主電極と他方の主電極
   間の信号の大小が変化して照射光に応じた信号が
   得られることを特徴とする半導体撮像装置。 ２ 前記マトリツクスの交点において行線に接続
   された一方の主電極と、列線に接続された他方の
   主電極と、を具えることを特徴とする特許請求の
   範囲第１項記載の半導体撮像装置。 ３ 前記制御電極構造は、そこに接続されたクリ
   ア線を具えることを特徴とする特許請求の範囲第
   ２項記載の半導体撮像装置。 ４ 前記制御電極構造は、前記チヤンネル領域の
   導電型と逆導電型のゲート領域と、前記ゲート領
   域上に配置された絶縁物層と、前記絶縁物層上に
   配置され、クリア線に接続されているゲート電極
   とを具えることを特徴とする前記特許請求の範囲
   第２項記載の半導体撮像装置。 ５ 前記制御電極構造は、前記チヤンネル領域
   と、前記チヤンネル領域上に配置された絶縁物層
   と、前記絶縁物層上に配置されクリア線に接続さ
   れたゲート電極とを含むことを特徴とする前記特
   許請求の範囲第２項記載の半導体撮像装置。