JPH0595140A - ドープされた半導体材料から成る導電性先端の製造方法 - Google Patents

ドープされた半導体材料から成る導電性先端の製造方法

Info

Publication number
JPH0595140A
JPH0595140A JP35526191A JP35526191A JPH0595140A JP H0595140 A JPH0595140 A JP H0595140A JP 35526191 A JP35526191 A JP 35526191A JP 35526191 A JP35526191 A JP 35526191A JP H0595140 A JPH0595140 A JP H0595140A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor material
tip
selective epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35526191A
Other languages
English (en)
Other versions
JP3315995B2 (ja
Inventor
Reinhard Stengl
シユテングル ラインハルト
Hans-Willi Meul
モイル ハンス‐ウイリー
Wolfgang Hoenlein
ヘーンライン ウオルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH0595140A publication Critical patent/JPH0595140A/ja
Application granted granted Critical
Publication of JP3315995B2 publication Critical patent/JP3315995B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape
    • H01J2201/30426—Coatings on the emitter surface, e.g. with low work function materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 ｎｍ範囲の先端半径を容易に制御可能に調整
することのできる導電性先端の製造法を得る。 【構成】 半導体材料が選択的エピタキシーに際して成
長しない物質を少なくともその表面及び直接基板（１）
上に含むマスク層２、３、４を、半導体材料から成る基
板１上に製造する。このマスク層２、３、４中に基板１
の表面が露出する開口６を製造する。基板１の表面に対
して平行な方向での層成長が基板１の表面に対して垂直
な方向におけるよりも小さい選択的エピタキシーによ
り、導電性先端７を基板１の露出表面上に製造する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はドープされた半導体材料
から成る導電性先端の製造方法に関する。
【０００２】
【従来の技術】ｎｍ範囲の先端半径を有する導電性先端
からなる冷電界放出は電子デバイス及び表示装置に益々
利用されてきている。
【０００３】オルニス（Ｗ．Ｇ．Ｏｒｎｉｓ）その他の
論文「ＩＥＥＥ Ｔｒａｎｓ．ＥＤ」第３６巻、第１１
号（１９８９年）、第２６５１頁〜第２６５７頁から例
えば冷陰極三極管が公知である。この公知のデバイスに
おいてはシリコンウェハ上に陰極を形成するシリコン先
端が設けられている。この陰極から絶縁されて先端に対
向して平面陽極が配設されている。陰極の頂部には陰極
及び陽極から絶縁されて環状にゲート電極が配設されて
いる。陰極（負）と陽極（正）との間にＶAKの大きさの
電圧が加えられると、陰極は１０7 Ｖ／ｃｍの大きさの
電界強度で電子を放出する。この電界強度はＶAK／ｒに
比例するが、その際ｒは陰極の先端半径を表す。ゲート
電極に電圧を加えることにより電子電流を制御すること
が可能となる。
【０００４】このデバイスの整流効果は陰極（先端）と
陽極（板）の形状が異なることによって生じる。従って
陰極での放出電界強度は平面陽極におけるよりも極めて
小さい電圧ＶAKで得られる。
【０００５】リー（Ｒ．Ａ．Ｌｅｅ）その他の論文「Ｉ
ＥＥＥ Ｔｒａｎｓ．ＥＤ」第３６巻、第１１号（１９
８９年）、第２７０３頁〜第２７０８頁及びトーマス
（Ｒ．Ｎ．Ｔｈｏｍａｓ）その他の論文「Ｓｏｌｉｄ
Ｓｔ．Ｅｌｅｃｔｒ．」１９７４年、第１７巻、第１５
５頁〜第１６３頁からエミッタ先端の製造方法は公知で
ある。この場合フォトリソグラフィ法により酸化シリコ
ンウェハ上に例えば環状の領域を、その環状領域の中央
に酸化部位が残るようにエッチング露出させる。その後
異方性又は等方性エッチングにより環の中央に残された
酸化部位をアンダーエッチングする。その際珪素の結晶
構造により相応する側面例えば＜１１１＞〜＜１００＞
面を有する先端が生じる。アンダーエッチングの終了
後、酸化部位を剥離し、先端を露出させる。
【０００６】この方法では複数個の先端を同時に製造す
る場合、先端の形状、従ってその放出力は腐食率の部分
的な変動によって影響される。
【０００７】
【発明が解決しようとする課題】本発明は、ｎｍ範囲の
先端半径を容易に制御可能に調整することのできる、導
電性先端の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】この課題は本発明によれ
ば請求項１に記載した方法により解決される。
【０００９】
【作用効果】本発明は、特に珪素の選択的エピタキシー
でマスク構造物に小面が生じるという事実を利用する。
この場合先端を選択的エピタキシーにより成長させる開
口の直径が先端の高さの２倍以下である場合に点状の先
端が生じる。
【００１０】本発明の１実施態様によれば、マスク層を
三重層として構成する。この場合基板上に、選択的エピ
タキシーに際して半導体材料が成長しない物質からなる
第１層を施す。この第１層上に、ドープされた半導体材
料からなる第２層を施す。第２層上に選択的エピタキシ
ーに際して半導体材料が成長しない物質からなる第３層
を施す。この場合導電性先端を形成させるための選択的
エピタキシーで、半導体材料は第２層の側面にも成長す
る。
【００１１】マスク層中の開口は特に異方性エッチング
法により製造する。この場合第２層を等方性エッチング
処理で第３層の下まで一定の範囲でアンダーエッチング
することは本発明の枠内にある。このアンダーエッチン
グを介して、第２層の側面に成長した半導体材料と導電
性先端との間隔を調整することができる。
【００１２】本発明の他の実施態様は請求項２以下から
明かである。
【００１３】
【実施例】本発明を以下実施例及び図面に基づき更に詳
述する。
【００１４】高ドープされ、ｎ導電性の例えば０．０２
ΩｃｍＳｂでドープされた珪素＜１００＞から成る基板
１上に、第１絶縁層２を全面的に施す（図１参照）。こ
の第１絶縁層２は例えば厚さ０．１〜０．５μｍであ
り、例えば熱又はＣＶＤ二酸化珪素から成る。この第１
絶縁層２上に導電性層３を施す。導電性層３は例えばｎ
+ ドープされたアモルファス珪素から成り、例えば厚さ
０．１μｍである。
【００１５】導電性層３上に第２絶縁層４を施す。この
第２絶縁層４は例えば厚さ０．１〜０．２μｍである。
第２絶縁層４は例えば厚さ約５０ｎｍの熱酸化珪素と厚
さ約０．１〜０．２μｍのＬＰＣＶＤ燐化硼珪酸ガラス
層とから成る二重層として形成されている。平滑な表面
を得るために燐化硼珪酸ガラス層を９００℃で湿式焼結
する。
【００１６】第２絶縁層４上にフォトレジスト層５を遠
心塗布し、フォトリソグラフィ法により構造化する。構
造化されたフォトレジスト層５をエッチングマスクとし
て使用して、適当な異方性エッチング法で第２絶縁層４
及び導電性層３中に開口６をエッチングする（図２参
照）。この開口６は例えば０．６μｍの幅ｗを有する。
【００１７】次に導電性層３を横方向で湿式化学的に第
２絶縁層４の下方に向けてエッチングする（図３参
照）。このような湿式化学的等方性エッチングはエッチ
ング時間により良好に制御することができる。第２絶縁
層４の下方での導電性層３のアンダーエッチングは例え
ばｘ＝０．８μｍである。
【００１８】引続き第１絶縁層２を導電性層３に対して
自己調整下に、元のフォトレジスト層５をエッチングマ
スクとして使用して基板１の表面が露出するまで異方性
エッチングする（図４参照）。こうして開口６は基板１
の表面にまで拡大される。
【００１９】次の工程でフォトレジスト層５を除去す
る。基板１の露出された表面を、次の選択的シリコンエ
ピタキシーに備えるために公知の洗浄処理を行う。
【００２０】引続き選択的シリコンエピタキシーを行
う。析出処理に際しては例えば次の処理パラメータを遵
守する。プロセスガスとしてＨＣｌを流量１４０ｓｃｃ
ｍで、ＳｉＣｌ2 Ｈ2 を流量２００ｓｃｃｍで、ＰＨ3
を流量３００ｓｃｃｍで及びＨ2 を流量６０ｓｌｍ（１
分間当りの標準リットル）で使用する。総圧力は１３．
３ｈＰａである。基板１の温度は８５０℃に維持する。
【００２１】この処理パラメータで開口６内の基板１の
露出表面に、その場でドープされたｎ+ 導電性のピラミ
ッド状先端７が成長する（図５参照）。点状先端が生じ
るためには、先端７の高さが開口６の幅の２分の１（ｗ
／２）よりも大きいことが重要である。
【００２２】選択的シリコンエピタキシーで、珪素から
なる導電性層３の露出する稜にも多結晶のシリコン構造
物８が成長する（図５参照）。第１絶縁層２の厚さは、
先端７が多結晶シリコン構造物８の高さ位置にある点状
先端を形成するように開口６の幅ｗに適合させる。多結
晶シリコン構造物８と先端７ａとの間隔は、開口６＋ｘ
（ｘは第２絶縁層４の下方における導電性層３のアンダ
ーエッチングの広がりである）の幅の２分の１（ｗ／
２）よりも小さい。従ってこの間隔ａは意図したアンダ
ーエッチングｘによって任意に調整することができる。
間隔ａは解像能又はフォトリソグラフィの調整許容範囲
とは無関係である。例えばｗが０．３μｍより小さい開
口６を構造化するためのサブミクロンリソグラフィを使
用することによって先端７を、これが使用電圧１０Ｖ以
下の冷陰極に必要とされるような形状で製造することが
できる。
【００２３】例えば冷陰極として使用した際の先端７の
放出率は露出しているシリコン表面上に選択的に施され
た金属層７ａによって改善することができる（図５参
照）。これは例えば選択的金属ＣＶＤ析出法を用いてか
又は選択的珪化法によって行われる。金属層７ａは例え
ばＴｉＳｉ2 から成る。
【００２４】冷陰極真空管を完成させるため開口６を閉
鎖する（図６参照）。これは例えば米国特許第４８８３
２１５号明細書から公知のようなウェハボンディング法
で第２絶縁層４上に別の基板９を施すことによって行
う。この別の基板９は少なくとも第２絶縁層４に向かい
合うその表面に平滑なＳｉＯ2 層１０を有する。ウェハ
ボンディング法を使用するための前提条件は、結合すべ
き表面が共に極めて平坦であり又ＳｉＯ2 から成ること
である。ウェハボンディング法に適した表面は例えば、
燐化硼珪酸ガラスの場合におけるような多量の軟化剤を
含む熱酸化物又は析出酸化物から成る。この実施例で製
造されたような第２絶縁層４の表面はウェハボンディン
グのための要件を満たしている。この別の基板９は例え
ばｎ+ ドープ又はｐ+ ドープされた珪素からなるか又は
ディスプレイ用の透光性の導電材料からなる。
【００２５】ウェハボンディングはＯ2 雰囲気中で実施
することが特に有利である。この焼結工程で純粋なＯ2
雰囲気中において開口６に隣接するシリコン表面が酸化
される。この酸化に際して、ＳｉＯ2 の蒸気圧に相当す
る残ガス圧で真空が生じる。
【００２６】別の基板９を薄く研削し、この基板９を非
臨界写真技術で構造化することによって冷陰極真空管を
完成させる（図７参照）。
【００２７】完成冷陰極真空管内では先端７が陰極を、
多結晶シリコン構造物８を有する導電性層３が制御電極
を、別の基板９が陽極をまた開口６が管空隙を形成す
る。
【００２８】本発明方法を使用することによって、陰極
の先端と陽極との間隔（これは電子放出に関する重要な
パラメータである）は先端７の高さによって決定され
る。この高さは８５０℃前後の温度で表面反応を介して
極めて正確に調整することができる。
【００２９】本発明の簡略化された一実施例は、第１絶
縁層２、導電性層３及び第２絶縁層４の代わりに唯一の
絶縁層１１を備えているに過ぎない（図８参照）。この
唯一の絶縁層１１は例えば１μｍの厚さＨで施されてい
る熱ＳｉＯ2から成り、これは開口６の２分の１幅（ｗ
／２）例えば０．３μｍよりも大きい。図８では図１〜
７と同じ部分に対しては同じ符号が使用されている。こ
の実施例では最も高い実装密度の冷陰極エミッタ電場を
製造することができる。
【００３０】ｎドープされたシリコン基板に基づき記載
した本発明による製造方法は同様にｐドープされたシリ
コン基板のベースで実施することもできる。
【図面の簡単な説明】
【図１】半導体基板上に導電性先端を製造する第１処理
工程を示す図。
【図２】半導体基板上に導電性先端を製造する第２処理
工程を示す図。
【図３】半導体基板上に導電性先端を製造する第３処理
工程を示す図。
【図４】半導体基板上に導電性先端を製造する第４処理
工程を示す図。
【図５】半導体基板上に導電性先端を製造する第５処理
工程を示す図。
【図６】本発明により製造した導電性先端を陰極として
使用して冷陰極真空管を製造する第１工程を示す図。
【図７】本発明により製造した導電性先端を陰極として
使用して冷陰極真空管を製造する最終工程を示す図。
【図８】冷陰極真空管のコンパクトな一実施例を示す
図。
【符号の説明】
１ 基板 ２ 第１絶縁層 ３ 導電性層 ４ 第２絶縁層 ５ フォトレジスト層 ６ 開口 ７ 先端 ７ａ 金属層 ８ 多結晶シリコン構造物 ９ 別の基板 １０ 平滑なＳｉＯ2 層 １１ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウオルフガング ヘーンライン ドイツ連邦共和国 8025 ウンターハツヒ ング ルートヴイツヒ‐トーマ‐シユトラ ーセ 60

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ドープされた半導体材料から導電性先端
    を製造する方法において、 ａ） 半導体材料から成る基板（１）上にマスク層
    （２、３、４、１１）を作り、このマスク層が少なくと
    もその表面及び直接基板（１）上に、半導体材料が選択
    的エピタキシーに際して成長しない物質を含み、 ｂ） このマスク層（２、３、４、１１）中に、基板
    （１）の表面が露出する開口（６）を作り、 ｃ） 基板（１）の露出する表面上に、基板（１）の表
    面に対して平行な方向での層成長が基板（１）の表面に
    対して垂直な方向におけるよりも少ない選択的エピタキ
    シーにより導電性先端（７）を作る各工程を有するドー
    プされた半導体材料から成る導電性先端の製造方法。
  2. 【請求項２】 選択的エピタキシーを気相からの析出に
    より行い、その際半導体材料をその場でドープすること
    より成る請求項１記載の方法。
  3. 【請求項３】 半導体材料として珪素を使用することよ
    り成る請求項２記載の方法。
  4. 【請求項４】 選択的エピタキシーを、プロセスガスと
    してＨ2 、ＨＣｌ及びＳｉＣｌ2 Ｈ2 を使用して行うこ
    とより成る請求項３記載の方法。
  5. 【請求項５】 Ｈ2 の流量が１０ｓｌｍ〜２００ｓｌ
    ｍ、ＨＣｌの流量が０ｓｌｍ〜１ｓｌｍ、ＳｉＣｌ2 Ｈ
    2 の流量が３０ｓｃｃｍ〜１０００ｓｃｃｍ、基板の温
    度が８００℃〜１０００℃及びプロセスガスの全圧力が
    １３３Ｐａ〜５３３３Ｐａであることより成る請求項４
    記載の方法。
  6. 【請求項６】 マスク層（２、３、４、１１）の厚さが
    導電性先端（７）の高さよりも大きいことより成る請求
    項１ないし５の１つに記載の方法。
  7. 【請求項７】 マスク層（２、３、４、１１）を三重層
    として作り、その際基板（１）上に、選択的エピタキシ
    ーに際して半導体材料が成長しない物質から成る第１層
    （２）を施し、第１層（２）上にドープされた半導体材
    料から成る第２層（３）を施し、第２層（３）上に選択
    的エピタキシーに際して半導体材料が成長しない物質か
    ら成る第３層（４）を施し、その結果選択的エピタキシ
    ーで第２層（３）の側面にも半導体材料を成長させるこ
    とより成る請求項６記載の方法。
  8. 【請求項８】 ａ）マスク層（２、３、４）中の開口
    （６）を異方性エッチングにより作り、 ｂ）マスク層（２、３、４）中に開口（６）を作る際、
    第２層（３）を等方性エッチング処理で第３層（４）の
    下まで一定の範囲でエッチングし、 ｃ） 導電性先端（７）を、先端（７）の基板（１）と
    は逆の側と基板（１）の表面との間隔及び第２層（３）
    の中央と基板（１）の表面との間隔が実質的に等しい高
    さに成長させる各工程を有する請求項７記載の方法。
  9. 【請求項９】 導電性先端（７）上に選択的に金属層
    （７ａ）を施すことより成る請求項８記載の方法。
  10. 【請求項１０】 少なくともマスク層（２、３、４）の
    表面に平滑な表面を有するＳｉＯ2 層（４）を作り、そ
    の上にウェハボンディング法によりもう１つの基板
    （９）を施し、これが少なくともＳｉＯ2 層（４）と向
    かい合う側に平滑なＳｉＯ2 表面（１０）を有すること
    より成る請求項６ないし９の１つに記載の方法。
  11. 【請求項１１】 ウェハボンディングを純粋なＯ2 雰囲
    気中で行うことより成る請求項１０記載の方法。
JP35526191A 1990-12-21 1991-12-20 ドープされた半導体材料から成る導電性尖端の製造方法 Expired - Lifetime JP3315995B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4041276A DE4041276C1 (ja) 1990-12-21 1990-12-21
DE4041276.8 1990-12-21

Publications (2)

Publication Number Publication Date
JPH0595140A true JPH0595140A (ja) 1993-04-16
JP3315995B2 JP3315995B2 (ja) 2002-08-19

Family

ID=6421090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35526191A Expired - Lifetime JP3315995B2 (ja) 1990-12-21 1991-12-20 ドープされた半導体材料から成る導電性尖端の製造方法

Country Status (4)

Country Link
US (1) US5188977A (ja)
EP (1) EP0493676B1 (ja)
JP (1) JP3315995B2 (ja)
DE (2) DE4041276C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278502B1 (ko) * 1996-06-28 2001-02-01 김영남 더블 게이트를 갖는 화산형 금속 fea 제조방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296391A (en) * 1982-03-24 1994-03-22 Nec Corporation Method of manufacturing a bipolar transistor having thin base region
US5696028A (en) * 1992-02-14 1997-12-09 Micron Technology, Inc. Method to form an insulative barrier useful in field emission displays for reducing surface leakage
US5319233A (en) * 1992-05-13 1994-06-07 Motorola, Inc. Field emission device employing a layer of single-crystal silicon
US5598052A (en) * 1992-07-28 1997-01-28 Philips Electronics North America Vacuum microelectronic device and methodology for fabricating same
EP0581376A1 (en) * 1992-07-28 1994-02-02 Koninklijke Philips Electronics N.V. Gas discharge lamps and method for fabricating same by micromachining technology
US5438343A (en) * 1992-07-28 1995-08-01 Philips Electronics North America Corporation Gas discharge displays and methodology for fabricating same by micromachining technology
KR960009127B1 (en) * 1993-01-06 1996-07-13 Samsung Display Devices Co Ltd Silicon field emission emitter and the manufacturing method
US5584739A (en) * 1993-02-10 1996-12-17 Futaba Denshi Kogyo K.K Field emission element and process for manufacturing same
US5903098A (en) * 1993-03-11 1999-05-11 Fed Corporation Field emission display device having multiplicity of through conductive vias and a backside connector
US5561339A (en) * 1993-03-11 1996-10-01 Fed Corporation Field emission array magnetic sensor devices
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
JPH08507643A (ja) * 1993-03-11 1996-08-13 フェド．コーポレイション エミッタ先端構造体及び該エミッタ先端構造体を備える電界放出装置並びにその製造方法
DE59400124D1 (de) * 1993-04-02 1996-03-28 Siemens Ag Verfahren zur Herstellung stabförmiger Siliziumstrukturen
US5378182A (en) * 1993-07-22 1995-01-03 Industrial Technology Research Institute Self-aligned process for gated field emitters
DE4325708C1 (de) * 1993-07-30 1994-06-16 Siemens Ag Verfahren zur Herstellung einer elektrisch leitenden Spitze aus dotiertem Silizium mittels lokaler Molekularstrahlepitaxie und Anwendung des Verfahrens zur Herstellung von Bauelementen der Vakuumelektronik (Feldemissionskathoden)
US5665421A (en) * 1993-09-08 1997-09-09 Candescent Technologies, Inc. Method for creating gated filament structures for field emission displays
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
JPH07193294A (ja) * 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
US5461009A (en) * 1993-12-08 1995-10-24 Industrial Technology Research Institute Method of fabricating high uniformity field emission display
KR970003750B1 (en) * 1993-12-14 1997-03-21 Korea Electronics Telecomm Manufacture for quantum wire semiconductor laser diode
US5394006A (en) * 1994-01-04 1995-02-28 Industrial Technology Research Institute Narrow gate opening manufacturing of gated fluid emitters
US5629583A (en) * 1994-07-25 1997-05-13 Fed Corporation Flat panel display assembly comprising photoformed spacer structure, and method of making the same
RU2074444C1 (ru) * 1994-07-26 1997-02-27 Евгений Инвиевич Гиваргизов Матричный автоэлектронный катод и электронный прибор для оптического отображения информации
US5773920A (en) * 1995-07-03 1998-06-30 The United States Of America As Represented By The Secretary Of The Navy Graded electron affinity semiconductor field emitter
US5844351A (en) * 1995-08-24 1998-12-01 Fed Corporation Field emitter device, and veil process for THR fabrication thereof
US5688158A (en) * 1995-08-24 1997-11-18 Fed Corporation Planarizing process for field emitter displays and other electron source applications
US5828288A (en) * 1995-08-24 1998-10-27 Fed Corporation Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications
US5641706A (en) * 1996-01-18 1997-06-24 Micron Display Technology, Inc. Method for formation of a self-aligned N-well for isolated field emission devices
US5766446A (en) * 1996-03-05 1998-06-16 Candescent Technologies Corporation Electrochemical removal of material, particularly excess emitter material in electron-emitting device
US5893967A (en) * 1996-03-05 1999-04-13 Candescent Technologies Corporation Impedance-assisted electrochemical removal of material, particularly excess emitter material in electron-emitting device
US6027632A (en) * 1996-03-05 2000-02-22 Candescent Technologies Corporation Multi-step removal of excess emitter material in fabricating electron-emitting device
JPH10149778A (ja) * 1996-09-17 1998-06-02 Toshiba Corp 微小冷陰極管とその駆動方法
US5719406A (en) * 1996-10-08 1998-02-17 Motorola, Inc. Field emission device having a charge bleed-off barrier
US6022256A (en) 1996-11-06 2000-02-08 Micron Display Technology, Inc. Field emission display and method of making same
US6193870B1 (en) * 1997-05-01 2001-02-27 The Regents Of The University Of California Use of a hard mask for formation of gate and dielectric via nanofilament field emission devices
US6045678A (en) * 1997-05-01 2000-04-04 The Regents Of The University Of California Formation of nanofilament field emission devices
US6120674A (en) * 1997-06-30 2000-09-19 Candescent Technologies Corporation Electrochemical removal of material in electron-emitting device
US5965898A (en) * 1997-09-25 1999-10-12 Fed Corporation High aspect ratio gated emitter structure, and method of making
US6004830A (en) * 1998-02-09 1999-12-21 Advanced Vision Technologies, Inc. Fabrication process for confined electron field emission device
CN1279562C (zh) 1998-04-30 2006-10-11 叶夫根尼·因维维奇·吉瓦吉佐夫 稳定和受控的电子源,电子源的矩阵系统以及它们的生产的方法
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6628052B2 (en) * 2001-10-05 2003-09-30 Hewlett-Packard Development Company, L.P. Enhanced electron field emitter spindt tip and method for fabricating enhanced spindt tips

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970887A (en) * 1974-06-19 1976-07-20 Micro-Bit Corporation Micro-structure field emission electron source
US4513308A (en) * 1982-09-23 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy p-n Junction controlled field emitter array cathode
NL8400297A (nl) * 1984-02-01 1985-09-02 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel.
US4721885A (en) * 1987-02-11 1988-01-26 Sri International Very high speed integrated microelectronic tubes
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US4901028A (en) * 1988-03-22 1990-02-13 The United States Of America As Represented By The Secretary Of The Navy Field emitter array integrated distributed amplifiers
US5090932A (en) * 1988-03-25 1992-02-25 Thomson-Csf Method for the fabrication of field emission type sources, and application thereof to the making of arrays of emitters
JPH0278222A (ja) * 1988-09-13 1990-03-19 Nec Corp 微細電極の形成方法
FR2637126B1 (fr) * 1988-09-23 1992-05-07 Thomson Csf Composant tel que diode, triode ou dispositif d'affichage cathodoluminescent plat et integre, et procede de fabrication
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278502B1 (ko) * 1996-06-28 2001-02-01 김영남 더블 게이트를 갖는 화산형 금속 fea 제조방법

Also Published As

Publication number Publication date
JP3315995B2 (ja) 2002-08-19
EP0493676B1 (de) 1995-02-08
DE59104547D1 (de) 1995-03-23
EP0493676A1 (de) 1992-07-08
DE4041276C1 (ja) 1992-02-27
US5188977A (en) 1993-02-23

Similar Documents

Publication Publication Date Title
JPH0595140A (ja) ドープされた半導体材料から成る導電性先端の製造方法
JP3497740B2 (ja) カーボンナノチューブの製造方法及び電界放出型冷陰極装置の製造方法
US6201342B1 (en) Automatically sharp field emission cathodes
JPH05152640A (ja) 冷陰極エミツタ素子
JP2000068516A (ja) 半導体装置とその製造方法
US5793155A (en) Microelectronic vacuum triode structure and method of fabrication
JPH02296338A (ja) 横型トランジスタ及びその製造方法
CN110002393A (zh) 选择性刻蚀方法及纳米针尖结构的制备方法
JP2728813B2 (ja) 電界放出型電子源及びその製造方法
JPH09512135A (ja) マイクロ電子素子およびその製造方法
JP3079993B2 (ja) 真空マイクロデバイスおよびその製造方法
JP2000068493A (ja) 量子構造体を有する半導体素子とその製造方法
JPH06196086A (ja) 電界放出陰極及びその形成方法
US5516404A (en) Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon
US20030104752A1 (en) Method of forming a small gap and its application to the fabrication of a lateral fed
JP2735009B2 (ja) 電界放出型電子銃の製造方法
JP3460618B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0897398A (ja) 量子効果装置及びその製造方法
KR0175354B1 (ko) 전계 방출소자의 제조방법
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
JPH07183485A (ja) 量子細線装置及び製造方法
JP2616981B2 (ja) 半導体装置の製造方法
KR100586740B1 (ko) 탄소나노튜브 팁을 이용한 전자빔 마이크로 소스, 전자빔마이크로컬럼 모듈 및 그 제작 방법
JPH0653488A (ja) 半導体装置およびその製造方法
JP3431414B2 (ja) 微小冷陰極の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020516

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10