JPH0278222A - 微細電極の形成方法 - Google Patents
微細電極の形成方法Info
- Publication number
- JPH0278222A JPH0278222A JP63230344A JP23034488A JPH0278222A JP H0278222 A JPH0278222 A JP H0278222A JP 63230344 A JP63230344 A JP 63230344A JP 23034488 A JP23034488 A JP 23034488A JP H0278222 A JPH0278222 A JP H0278222A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- layer
- electron beam
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は荷電粒子線露光を用いた微細パターン形成に関
するものである。
するものである。
（従来の技術）
半導体装置に於いて一般に微細パターンを形成する際に
、現在最も容易に用いられる技術は電子ビーム露光を用
いたレジストのバターニングである。すなわち基板上に
電子ビーム用レジスト層を形成し、そのレジストに対し
て微少寸法に絞られた電子ビームを直接描画することで
感光パターンを形成し、現像する方法である。この方法
によりレジストパターンだけならば現状では１／４μｍ
級の微細パターンは得ることが可能となった。このレジ
ストをマスクとして様々な後工程を行うことにより半導
体装置に於ける様々な電極構造を形成することが出来る
。
、現在最も容易に用いられる技術は電子ビーム露光を用
いたレジストのバターニングである。すなわち基板上に
電子ビーム用レジスト層を形成し、そのレジストに対し
て微少寸法に絞られた電子ビームを直接描画することで
感光パターンを形成し、現像する方法である。この方法
によりレジストパターンだけならば現状では１／４μｍ
級の微細パターンは得ることが可能となった。このレジ
ストをマスクとして様々な後工程を行うことにより半導
体装置に於ける様々な電極構造を形成することが出来る
。
電子ビーム露光機は大きく２種類に分けられる。
ひとつは電子ビームを微細なスポット状に絞り込み、そ
のスポットでパターンを描画していく［ポイントビーム
型露光機」と、露光するパターンに合わせて適宜シャッ
ターにより電子ビームを適当な大きさの矩形パターンに
整形し描画していく［可変ビーム型露光機］である。前
者は１／４ｐｍ以下級の微細パターンの形成に適してお
り、後者は露光スピードが稼げるので高スループツトが
期待できる。
のスポットでパターンを描画していく［ポイントビーム
型露光機」と、露光するパターンに合わせて適宜シャッ
ターにより電子ビームを適当な大きさの矩形パターンに
整形し描画していく［可変ビーム型露光機］である。前
者は１／４ｐｍ以下級の微細パターンの形成に適してお
り、後者は露光スピードが稼げるので高スループツトが
期待できる。
化合物半導体に於いては、微細ゲートの形成が高周波特
性に如実に反映するものであり、特にこの電子ビーム露
光を用いた方法は重要と言える。
性に如実に反映するものであり、特にこの電子ビーム露
光を用いた方法は重要と言える。
最も容易とも言えるのがレジストリフトオフ法であろう
。つまりパターニングされたレジストをマスクとしてゲ
ート金属を蒸着リフトオフすることで電極を形成する方
法である。条件さえ設定してしまえば高歩留りが期待で
き、なお且つ半導体基板にダメージを与えることなく均
一性良く微細電極を形成することが期待できるからであ
る。現在一部ではポイントビーム型電子ビーム露光装置
を用いたレジストリフトオフ法により微細ゲートの形成
がなされている（Ｐ、Ｃ，Ｃｈａｏ ｅｔ ａｌ；１９
８７ ｉｎ ＩＥＤＭＴｅｃｈ、 Ｄｉｇ、、ＰＰ４１
０他）。このレジストリフトオフ法が用いられるデバイ
ス構造は、一般にはソース抵抗の低減及びゲートルオー
ミック間の耐圧を稼ぐことを意図してウェハキャップ層
を高濃度層としたリセス構造の採用が広く行われている
。
。つまりパターニングされたレジストをマスクとしてゲ
ート金属を蒸着リフトオフすることで電極を形成する方
法である。条件さえ設定してしまえば高歩留りが期待で
き、なお且つ半導体基板にダメージを与えることなく均
一性良く微細電極を形成することが期待できるからであ
る。現在一部ではポイントビーム型電子ビーム露光装置
を用いたレジストリフトオフ法により微細ゲートの形成
がなされている（Ｐ、Ｃ，Ｃｈａｏ ｅｔ ａｌ；１９
８７ ｉｎ ＩＥＤＭＴｅｃｈ、 Ｄｉｇ、、ＰＰ４１
０他）。このレジストリフトオフ法が用いられるデバイ
ス構造は、一般にはソース抵抗の低減及びゲートルオー
ミック間の耐圧を稼ぐことを意図してウェハキャップ層
を高濃度層としたリセス構造の採用が広く行われている
。
（発明が解決しようとする問題点）
“従来の技術″で述べたレジストリフトオフ法でゲート
を形成する場合、用いるレジスト、あるいは露光条件に
寄ってはゲート金属とりセスエッヂが近接してしまう結
果となる。これは基板構造に寄ってはソース抵抗の低減
に役立つが、基板エッチとゲート金属による寄生容量が
無視できず素子特性に影響を及ぼす結果となる。特に１
／４ｐｍ以下級のゲートを形成する際にはこの問題が顕
著となる。
を形成する場合、用いるレジスト、あるいは露光条件に
寄ってはゲート金属とりセスエッヂが近接してしまう結
果となる。これは基板構造に寄ってはソース抵抗の低減
に役立つが、基板エッチとゲート金属による寄生容量が
無視できず素子特性に影響を及ぼす結果となる。特に１
／４ｐｍ以下級のゲートを形成する際にはこの問題が顕
著となる。
そこでこの問題を避けるためレジストと基板の間に酸化
膜を形成しレジスト開口後酸化膜のサイドエツチングを
行うことにより基板の露出面を太きくし、リセス幅を広
げる工夫がなされる。
膜を形成しレジスト開口後酸化膜のサイドエツチングを
行うことにより基板の露出面を太きくし、リセス幅を広
げる工夫がなされる。
電子ビーム露光を用いてこの方法を用いる際に注意しな
ければならないのは、ビーム電子によるチャージアップ
の問題である。具体的には電子ビームのふらつきによる
露光精度劣化、レジストと絶縁膜間の接着性の悪化、等
である。後者はリセス幅の制御が不可能となることを意
味する。露光の際にはこの問題を避けるため針をウェハ
に接触させアースに落とすことが一般には行われている
が、表面が絶縁膜に覆われている場合にはアースに落ち
ず、このチャージアップ現象が生じ易い。又、可変ビー
ム型電子ビーム露光装置の場合は特に大電流を基板に照
射することになるのでこの問題は深刻である。本発明は
上記問題を解決し、チャージアップ現象を起こすことな
くリセス幅を制御でき、より良好な微細電極を形成する
方法を提供するものである。
ければならないのは、ビーム電子によるチャージアップ
の問題である。具体的には電子ビームのふらつきによる
露光精度劣化、レジストと絶縁膜間の接着性の悪化、等
である。後者はリセス幅の制御が不可能となることを意
味する。露光の際にはこの問題を避けるため針をウェハ
に接触させアースに落とすことが一般には行われている
が、表面が絶縁膜に覆われている場合にはアースに落ち
ず、このチャージアップ現象が生じ易い。又、可変ビー
ム型電子ビーム露光装置の場合は特に大電流を基板に照
射することになるのでこの問題は深刻である。本発明は
上記問題を解決し、チャージアップ現象を起こすことな
くリセス幅を制御でき、より良好な微細電極を形成する
方法を提供するものである。
（問題を解決する手段）
本方法は基板上に絶縁膜層を形成する工程と、該絶縁膜
層上に金属膜を形成する工程と、該金属膜上にレジスト
層を形成する工程と、該レジスト層に電子ビームを照射
、現像することにより開口パターンを形成する工程と、
前記レジスト層をマスクとして該開口パターン部の露出
した部分の前記金属膜及び前記絶縁膜層を順次エツチン
グし、露出した部分の前記基板面を適当な深さにまでエ
ツチングすることでリセス構造を形成する工程と、前記
開口部パターンを含む基板上に金属を被着する工程と、
前記レジスト層を剥離すると同時に該レジスト層上の金
属を除去する工程とを含むことを特徴とする。
層上に金属膜を形成する工程と、該金属膜上にレジスト
層を形成する工程と、該レジスト層に電子ビームを照射
、現像することにより開口パターンを形成する工程と、
前記レジスト層をマスクとして該開口パターン部の露出
した部分の前記金属膜及び前記絶縁膜層を順次エツチン
グし、露出した部分の前記基板面を適当な深さにまでエ
ツチングすることでリセス構造を形成する工程と、前記
開口部パターンを含む基板上に金属を被着する工程と、
前記レジスト層を剥離すると同時に該レジスト層上の金
属を除去する工程とを含むことを特徴とする。
（作用）
電子ビーム露光に対する被処理体である基板上に絶縁層
を成長させるのはリセス幅を所望の大きさに制御するた
めであるが、その上にレジスト層を形成し電子ビームを
照射すると表面絶縁層がチャージアップを起こし電子ビ
ームのふらつき及びレジストの剥離が生じ易い。そこで
該絶縁膜層上に更に薄い金属膜を形成することでこの問
題を解消させる。すなわちこの金属膜により照射させる
電子を基板外に逃がしチャージアップ現象を避けられる
。このようにしてチャージアップを起こすことなく絶縁
膜を用いたリセス幅の制御が可能となるのである。
を成長させるのはリセス幅を所望の大きさに制御するた
めであるが、その上にレジスト層を形成し電子ビームを
照射すると表面絶縁層がチャージアップを起こし電子ビ
ームのふらつき及びレジストの剥離が生じ易い。そこで
該絶縁膜層上に更に薄い金属膜を形成することでこの問
題を解消させる。すなわちこの金属膜により照射させる
電子を基板外に逃がしチャージアップ現象を避けられる
。このようにしてチャージアップを起こすことなく絶縁
膜を用いたリセス幅の制御が可能となるのである。
（実施例）
以下に図面を参照して本発明の実施例を詳細に説明する
。
。
本発明による電子ビーム露光前の層構造を第１図（ａ）
に示す。ウェハ基板１例えば表面層が３×１０１８ｃｍ
−２にドープされたＧａＡｓであるような基板上に、例
えばＳｉＯ２の様な絶縁膜層２を適当な厚み例えば１０
００人で成長する。次に該絶縁膜層２上に金属膜３例え
ばＴｉを適当な厚み例えば２００人の厚みで蒸着形成す
る。続いて電子ビーム用レジスト４例えばＰＭＭＡをあ
る厚み例えばＩｐｍの厚みで塗布、ベーキングにより形
成する。以上の層構造に対して電子ビーム露光装置によ
り電子ビーム画描を行う。
に示す。ウェハ基板１例えば表面層が３×１０１８ｃｍ
−２にドープされたＧａＡｓであるような基板上に、例
えばＳｉＯ２の様な絶縁膜層２を適当な厚み例えば１０
００人で成長する。次に該絶縁膜層２上に金属膜３例え
ばＴｉを適当な厚み例えば２００人の厚みで蒸着形成す
る。続いて電子ビーム用レジスト４例えばＰＭＭＡをあ
る厚み例えばＩｐｍの厚みで塗布、ベーキングにより形
成する。以上の層構造に対して電子ビーム露光装置によ
り電子ビーム画描を行う。
レジスト層表面に照射された電子ビームはレジスト・４
を感光させながらレジスト４内を突き抜は前記金属膜３
に達する。金属膜３に達した電子は金属膜３に接触して
いるアース針よりウェハ外部に流れ出、レジスト４のチ
ャージアップは避けられる。その後現像、ベーキングを
行うことにより第１図（ｂ）に示すような開口パターン
を形成できる。この開口パターンの大きさが最終的に形
成するゲート長を決定する。開口パターンを形成した後
、レジスト４をマスクとして露出した前記金属膜３及び
絶縁膜２をエツチングする。ここで、前記絶縁膜２とし
て酸化膜または窒化膜を用い、前記金属膜３として例え
ばＴｉの様なものを用いる場合はバッフアート弗酸によ
り絶縁膜２及び金属膜３を同時にエツチングできるとい
う長所をもつ。金属膜３及び絶縁膜２をエツチングした
後、その絶縁膜２をマスクとして露出した部分の基板１
をエツチングすることにより第１図（ｅ）に示すように
リセス５を形成する。絶縁膜２のサイドエツチング量を
制御することにより、リセス幅の大小を制御することが
出来る。次いでゲート金属としてＴｉ／Ｐｔ／Ａｕ、あ
るいはＴυＡ１等のような金属の蒸着を行い、リフトオ
フすることにより第１図（ｄ）に示すようなゲート６を
得ることが出来る。
を感光させながらレジスト４内を突き抜は前記金属膜３
に達する。金属膜３に達した電子は金属膜３に接触して
いるアース針よりウェハ外部に流れ出、レジスト４のチ
ャージアップは避けられる。その後現像、ベーキングを
行うことにより第１図（ｂ）に示すような開口パターン
を形成できる。この開口パターンの大きさが最終的に形
成するゲート長を決定する。開口パターンを形成した後
、レジスト４をマスクとして露出した前記金属膜３及び
絶縁膜２をエツチングする。ここで、前記絶縁膜２とし
て酸化膜または窒化膜を用い、前記金属膜３として例え
ばＴｉの様なものを用いる場合はバッフアート弗酸によ
り絶縁膜２及び金属膜３を同時にエツチングできるとい
う長所をもつ。金属膜３及び絶縁膜２をエツチングした
後、その絶縁膜２をマスクとして露出した部分の基板１
をエツチングすることにより第１図（ｅ）に示すように
リセス５を形成する。絶縁膜２のサイドエツチング量を
制御することにより、リセス幅の大小を制御することが
出来る。次いでゲート金属としてＴｉ／Ｐｔ／Ａｕ、あ
るいはＴυＡ１等のような金属の蒸着を行い、リフトオ
フすることにより第１図（ｄ）に示すようなゲート６を
得ることが出来る。
尚、本発明の実施例は特定の材料、特定の値を用いて説
明したがこれは理解を容易にするためのものであり、例
えば前記絶縁膜層として必ずしも酸化膜を用いる必要は
なくリセス幅を制御するに足るものであれば良く、例え
ば窒化膜のようなものであっても発明の効果に対しては
なんら支障を及ぼさない。又、前記金属膜についても同
様であるが、実施例に用いたＴｉのようにバッフアート
弗酸にも容易に溶解する様な金属を用いた場合には、酸
化膜及び窒化膜を前記絶縁膜層として用いた場合に同時
にエツチングが可能であるという長所がある。又、エツ
チングの際にも例えばＣＦ４系等のガスを用いたドライ
エツチング法を用いても構わない。
明したがこれは理解を容易にするためのものであり、例
えば前記絶縁膜層として必ずしも酸化膜を用いる必要は
なくリセス幅を制御するに足るものであれば良く、例え
ば窒化膜のようなものであっても発明の効果に対しては
なんら支障を及ぼさない。又、前記金属膜についても同
様であるが、実施例に用いたＴｉのようにバッフアート
弗酸にも容易に溶解する様な金属を用いた場合には、酸
化膜及び窒化膜を前記絶縁膜層として用いた場合に同時
にエツチングが可能であるという長所がある。又、エツ
チングの際にも例えばＣＦ４系等のガスを用いたドライ
エツチング法を用いても構わない。
（発明の効果）
本発明により、絶縁膜層上の金属膜が、照射された電子
を基板外に逃がすことになるので、例えは可変矩形ビー
ム型の電子ビーム露光装置を用いて大電流を基板に照射
した場合でも、例えばビームのふらつきやレジストと絶
縁膜の接着性の劣化などのようなチオ−シアツブの問題
は避けることが出来る。従って絶縁膜を用いたリセス幅
の制御がチャージアップの問題を気にせずに行うことが
可能となり電子ビーム描画時の条件設定が容易となる。
を基板外に逃がすことになるので、例えは可変矩形ビー
ム型の電子ビーム露光装置を用いて大電流を基板に照射
した場合でも、例えばビームのふらつきやレジストと絶
縁膜の接着性の劣化などのようなチオ−シアツブの問題
は避けることが出来る。従って絶縁膜を用いたリセス幅
の制御がチャージアップの問題を気にせずに行うことが
可能となり電子ビーム描画時の条件設定が容易となる。
第１（ａ）〜（ｄ）図は本発明を説明するための概念図
である。 １・・・基板 ２・・・絶縁膜 ３・・・金属膜 ４・・・レジスト ５・・・リセス ６・・・ゲート
である。 １・・・基板 ２・・・絶縁膜 ３・・・金属膜 ４・・・レジスト ５・・・リセス ６・・・ゲート
Claims (1)
- 基板上に絶縁膜層を形成する工程と前記絶縁膜層上に金
属膜を形成する工程と、前記金属膜上にレジスト層を形
成する工程と前記レジスト層に電子ビームを照射、現像
することで開口パターンを形成する工程と、前記レジス
ト層をマスクとして該開口パターン部の露出した部分の
前記金属膜及び前記絶縁膜層を順次エッチングし、露出
した部分の前記基板面を所定の深さにまでエッチングす
ることでリセス構造を形成する工程と、前記開口パター
ン部を含む基板上に金属を被着する工程と、前記レジス
ト層を剥離すると同時に該レジスト層上の金属を除去す
る工程とを含むことを特徴とする微細電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230344A JPH0278222A (ja) | 1988-09-13 | 1988-09-13 | 微細電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230344A JPH0278222A (ja) | 1988-09-13 | 1988-09-13 | 微細電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0278222A true JPH0278222A (ja) | 1990-03-19 |
Family
ID=16906380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63230344A Pending JPH0278222A (ja) | 1988-09-13 | 1988-09-13 | 微細電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0278222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5188977A (en) * | 1990-12-21 | 1993-02-23 | Siemens Aktiengesellschaft | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material |
| US5382544A (en) * | 1992-05-25 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of a semiconductor device utilizing thin metal film |
-
1988
- 1988-09-13 JP JP63230344A patent/JPH0278222A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5188977A (en) * | 1990-12-21 | 1993-02-23 | Siemens Aktiengesellschaft | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material |
| US5382544A (en) * | 1992-05-25 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of a semiconductor device utilizing thin metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283483A (en) | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles | |
| US4341850A (en) | Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles | |
| JPS6351550B2 (ja) | ||
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| JPH0278222A (ja) | 微細電極の形成方法 | |
| JPH0159574B2 (ja) | ||
| JPH03194829A (ja) | 微小真空三極管とその製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3007095B2 (ja) | 微細パターンの形成方法 | |
| US20020009881A1 (en) | Conductor member formation and pattern formation methods | |
| CN112635553B (zh) | 薄膜晶体管的制作方法和显示装置 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JP2900490B2 (ja) | Ｍｅｓ型電界効果トランジスタの製造方法 | |
| KR100312187B1 (ko) | 다이아몬드를 이용한 전계전자 방출소자 제조방법 | |
| JPH05205615A (ja) | 電界放射素子の製造方法 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JPH01243476A (ja) | 電極形成方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JPH0330337A (ja) | 微細電極の形成方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS6182481A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| KR960003495B1 (ko) | 박막 기술을 이용한 진공소자의 제조방법 | |
| JPH1174232A (ja) | 膜のパターニング方法 | |
| KR100205057B1 (ko) | 게이트와 팁간의 간격 제어가 가능한 에프이디 제조방법 |