JPH0595272A - Ｌｓｉの信号駆動方法 - Google Patents
Ｌｓｉの信号駆動方法Info
- Publication number
- JPH0595272A JPH0595272A JP3166081A JP16608191A JPH0595272A JP H0595272 A JPH0595272 A JP H0595272A JP 3166081 A JP3166081 A JP 3166081A JP 16608191 A JP16608191 A JP 16608191A JP H0595272 A JPH0595272 A JP H0595272A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal line
- main signal
- level
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 101150079361 fet5 gene Proteins 0.000 abstract 1
- 230000037431 insertion Effects 0.000 abstract 1
- 238000003780 insertion Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【構成】駆動回路２０は、主信号線１と副信号線２の信
号の到達時間の差の間、主信号線２のデータ変化を助け
る。 【効果】主信号線の信号変化を助けることができる。
号の到達時間の差の間、主信号線２のデータ変化を助け
る。 【効果】主信号線の信号変化を助けることができる。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩの信号駆動方法、
特に、大きなチップ上の長距離のＬＳＩの信号駆動方法
に関する。
特に、大きなチップ上の長距離のＬＳＩの信号駆動方法
に関する。
【０００２】
【従来の技術】従来、この種の信号駆動方法は抵抗の低
いアルミニウムなどの金属の配線で駆動回路同士を接続
するだけであった。
いアルミニウムなどの金属の配線で駆動回路同士を接続
するだけであった。
【０００３】
【発明が解決しようとする課題】上述した従来のＬＳＩ
の信号駆動方法は、駆動回路を金属配線でつなぐだけな
ので配線の長さが伸びると抵抗や容量が増える為配線が
伸びる程遅延時間は線長の増分以上に増えてしまうとい
う欠点がある。
の信号駆動方法は、駆動回路を金属配線でつなぐだけな
ので配線の長さが伸びると抵抗や容量が増える為配線が
伸びる程遅延時間は線長の増分以上に増えてしまうとい
う欠点がある。
【０００４】また、長い配線を分割して駆動する場合、
通常インバータを使用する為論理が反転しない様に複数
個駆動回路を入れねばならず、また信号線は分断される
ので、あまりに多く分割すると駆動回路の遅延時間の分
よけいに遅くなってしまうという欠点がある。
通常インバータを使用する為論理が反転しない様に複数
個駆動回路を入れねばならず、また信号線は分断される
ので、あまりに多く分割すると駆動回路の遅延時間の分
よけいに遅くなってしまうという欠点がある。
【０００５】さらに、従来の駆動回路では、通常のロジ
ック用の論理素子を使用しているので、駆動能力の調整
は難しい。
ック用の論理素子を使用しているので、駆動能力の調整
は難しい。
【０００６】
【課題を解決するための手段】本発明のＬＳＩの信号駆
動方法は、信号線を伝える主信号線と、主信号線より若
干遅れて時間を伝える副信号線と、主信号が“１”の時
ＯＮする主信号線のプルアップ用ＮＭＯＳＦＥＴと、そ
のＮＭＯＳＦＥＴと電源線の間に直列に接続している副
信号が“１”になるときＯＮになるＮＭＯＳＦＥＴと、
主信号が“０”の時ＯＮする主信号線のプルダウン用Ｐ
ＭＯＳＦＥＴと、そのＰＭＯＳＦＥＴとグランド線の間
に直列に接続している副信号が“０”のときＯＮになる
ＰＭＯＳＦＥＴを有している。
動方法は、信号線を伝える主信号線と、主信号線より若
干遅れて時間を伝える副信号線と、主信号が“１”の時
ＯＮする主信号線のプルアップ用ＮＭＯＳＦＥＴと、そ
のＮＭＯＳＦＥＴと電源線の間に直列に接続している副
信号が“１”になるときＯＮになるＮＭＯＳＦＥＴと、
主信号が“０”の時ＯＮする主信号線のプルダウン用Ｐ
ＭＯＳＦＥＴと、そのＰＭＯＳＦＥＴとグランド線の間
に直列に接続している副信号が“０”のときＯＮになる
ＰＭＯＳＦＥＴを有している。
【０００７】
【実施例】図１は本発明の一実施例を示す回路図であ
る。本発明の駆動回路２０は、ドライバー３１からの信
号を伝える主信号１と、ドライバー３１から遅延回路３
２を通って主信号線１と逆相でしかも若干遅れて信号を
伝える副信号線２と、主信号線１と副信号線２のデータ
でＯＮ ＯＦＦするＭＯＳＦＥＴ５〜８及び信号の低レ
ベルを保持する為のグランド線４と高レベルを保持する
為の電源線３とから構成される。
る。本発明の駆動回路２０は、ドライバー３１からの信
号を伝える主信号１と、ドライバー３１から遅延回路３
２を通って主信号線１と逆相でしかも若干遅れて信号を
伝える副信号線２と、主信号線１と副信号線２のデータ
でＯＮ ＯＦＦするＭＯＳＦＥＴ５〜８及び信号の低レ
ベルを保持する為のグランド線４と高レベルを保持する
為の電源線３とから構成される。
【０００８】ドライバー３１の入力が“１”の場合、主
信号線１，副信号線２はそれぞれ“０”，“１”とな
り、ＰＭＯＳＦＥＴ７とＮＭＯＳＦＥＴ５がＯＮ，ＰＭ
ＯＳＦＥＴ８とＮＭＯＳＦＥＴ６がＯＦＦした状態であ
り、主信号線１はドライバー３１のみによってレベルを
保持されている。ドライバー３１の入力が“１”から
“０”に変化すると、まず主信号線１が“０”から
“１”になりＮＭＯＳＦＥＴ６がＯＮに変化し、主信号
線１と電源線３が接続することになり、主信号線１の変
化を助ける。
信号線１，副信号線２はそれぞれ“０”，“１”とな
り、ＰＭＯＳＦＥＴ７とＮＭＯＳＦＥＴ５がＯＮ，ＰＭ
ＯＳＦＥＴ８とＮＭＯＳＦＥＴ６がＯＦＦした状態であ
り、主信号線１はドライバー３１のみによってレベルを
保持されている。ドライバー３１の入力が“１”から
“０”に変化すると、まず主信号線１が“０”から
“１”になりＮＭＯＳＦＥＴ６がＯＮに変化し、主信号
線１と電源線３が接続することになり、主信号線１の変
化を助ける。
【０００９】そして、副信号線２が遅延回路３２によっ
て若干遅れて“１”から“０”に変化するとＮＭＯＳＦ
ＥＴ５がＯＦＦするので主信号線１は再びドライバー３
１でのみレベルを保持することになる。また、ＰＭＯＳ
ＦＥＴ８はＯＮになる。従って次に主信号線１が“１”
から“０”に変化したら、今度は主信号線１とグランド
４を接続することになる。
て若干遅れて“１”から“０”に変化するとＮＭＯＳＦ
ＥＴ５がＯＦＦするので主信号線１は再びドライバー３
１でのみレベルを保持することになる。また、ＰＭＯＳ
ＦＥＴ８はＯＮになる。従って次に主信号線１が“１”
から“０”に変化したら、今度は主信号線１とグランド
４を接続することになる。
【００１０】従って主信号線１が変化してＭＯＳＦＥＴ
がＯＮすると主信号線１は急速にレベルを変化すること
になる。そして遅れて副信号線２が変化すると主信号線
１が今度は逆方向に変化する為の準備状態となる。
がＯＮすると主信号線１は急速にレベルを変化すること
になる。そして遅れて副信号線２が変化すると主信号線
１が今度は逆方向に変化する為の準備状態となる。
【００１１】図２は、本発明の一使用例のブロック図で
ある。送信回路３０からの信号を駆動回路Ａ２１と駆動
回路Ｂ２２で駆動して受信回路４０に信号を伝えてい
る。駆動回路Ａ２１，駆動回路Ｂ２２はともに図１の駆
動回路２０と同じものである。このように送信回路３０
と受信回路４０の間が遠く１つの駆動回路のみでは能力
が足りない場合、複数個の駆動回路を設けることによ
り、適正な駆動能力を得ることができる。
ある。送信回路３０からの信号を駆動回路Ａ２１と駆動
回路Ｂ２２で駆動して受信回路４０に信号を伝えてい
る。駆動回路Ａ２１，駆動回路Ｂ２２はともに図１の駆
動回路２０と同じものである。このように送信回路３０
と受信回路４０の間が遠く１つの駆動回路のみでは能力
が足りない場合、複数個の駆動回路を設けることによ
り、適正な駆動能力を得ることができる。
【００１２】図２の様に駆動回路を等間隔に並べる必要
はない。本発明による駆動回路は、入力と出力は同相で
あり送信回路３０と受信回路４０の間に適正な数の駆動
回路を設けることができる。また、主信号線１と駆動回
路２０の交点は交点Ａ１０と交点Ｂ１１のみであり、実
質１点で主信号線１と接続しているので、たやすく設計
変更をして駆動回路２０を追加することもできる。
はない。本発明による駆動回路は、入力と出力は同相で
あり送信回路３０と受信回路４０の間に適正な数の駆動
回路を設けることができる。また、主信号線１と駆動回
路２０の交点は交点Ａ１０と交点Ｂ１１のみであり、実
質１点で主信号線１と接続しているので、たやすく設計
変更をして駆動回路２０を追加することもできる。
【００１３】図３は本発明の駆動回路の詳細を示す斜視
図である。下地に、本発明の駆動回路を構成するＭＯＳ
ＦＥＴ５〜８のチャネルを構成する部分のゲート幅５０
を十分長くしたものを用意しておくことにより、主信号
線１，副信号線２の金属配線部分の長さを調節するだけ
で構成するＭＯＳＦＥＴのゲート幅５０を変えられるの
で適正な能力を持った駆動回路を作ることができる。
図である。下地に、本発明の駆動回路を構成するＭＯＳ
ＦＥＴ５〜８のチャネルを構成する部分のゲート幅５０
を十分長くしたものを用意しておくことにより、主信号
線１，副信号線２の金属配線部分の長さを調節するだけ
で構成するＭＯＳＦＥＴのゲート幅５０を変えられるの
で適正な能力を持った駆動回路を作ることができる。
【００１４】
【発明の効果】以上説明したように本発明は、主信号が
“１”と時ＯＮする主信号線のプルアップ用ＮＭＯＳＦ
ＥＴとそのＮＭＯＳＦＥＴと電源線の間に直列に接続し
ている副信号が“１”になるときＯＮになるＮＭＯＳＦ
ＥＴと、主信号が“０”の時ＯＮする主信号線のプルダ
ウン用ＰＭＯＳＦＥＴと、そのＰＭＯＳＦＥＴとグラン
ド線の間に直列に接続している副信号が“０”のときＯ
ＮになるＰＭＯＳＦＥＴにより駆動回路を構成すること
により、副信号を逆相にして少し遅らすと、主信号線の
信号変化を助けることができる効果がある。
“１”と時ＯＮする主信号線のプルアップ用ＮＭＯＳＦ
ＥＴとそのＮＭＯＳＦＥＴと電源線の間に直列に接続し
ている副信号が“１”になるときＯＮになるＮＭＯＳＦ
ＥＴと、主信号が“０”の時ＯＮする主信号線のプルダ
ウン用ＰＭＯＳＦＥＴと、そのＰＭＯＳＦＥＴとグラン
ド線の間に直列に接続している副信号が“０”のときＯ
ＮになるＰＭＯＳＦＥＴにより駆動回路を構成すること
により、副信号を逆相にして少し遅らすと、主信号線の
信号変化を助けることができる効果がある。
【００１５】さらに、本発明の駆動回路は、入力出力が
同相であり、しかも、主信号線と１ケ所で接続するだけ
でよいので、たやすく長い配線の途中に設け適正な駆動
能力を得ることができる。
同相であり、しかも、主信号線と１ケ所で接続するだけ
でよいので、たやすく長い配線の途中に設け適正な駆動
能力を得ることができる。
【００１６】また、本発明の駆動回路のＭＯＳＦＥＴの
ゲート幅を十分長くした下地を用意しておくことによ
り、適正な駆動能力を得ることができる。
ゲート幅を十分長くした下地を用意しておくことによ
り、適正な駆動能力を得ることができる。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の一使用例のブロック図である。
【図３】本発明の駆動回路の詳細を示す斜視図である。
１ 主信号線 ２ 副信号線 ３ 電源線 ４ グランド線 ５，６ ＮＭＯＳＦＥＴ ７，８ ＰＭＯＳＦＥＴ ９ Ｎウェル領域 １０ 交点Ａ １１ 交点Ｂ ２０ 駆動回路 ２１ 駆動回路Ａ ２２ 駆動回路Ｂ ３０ 送信回路 ３１ ドライバー ３２ 遅延回路 ４０ 受信回路 ５０ ゲート幅
Claims (3)
- 【請求項１】 信号を伝える主信号線と、主信号線より
若干遅れて信号が送られる副信号線と、主信号線と副信
号線の信号の到達時間の差の間主信号線のデータ変化を
助ける手段を有することを特徴とするＬＳＩの信号駆動
方法。 - 【請求項２】 前記手段を用いた駆動回路を信号配線上
に複数個設ける請求項１記載のＬＳＩの信号駆動方法。 - 【請求項３】 前記手段を用いた駆動回路を構成するＭ
ＯＳＦＥＴのゲート幅を自由に設定する手段を含む請求
項１記載のＬＳＩの信号駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166081A JPH0595272A (ja) | 1991-07-08 | 1991-07-08 | Ｌｓｉの信号駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166081A JPH0595272A (ja) | 1991-07-08 | 1991-07-08 | Ｌｓｉの信号駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595272A true JPH0595272A (ja) | 1993-04-16 |
Family
ID=15824631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166081A Pending JPH0595272A (ja) | 1991-07-08 | 1991-07-08 | Ｌｓｉの信号駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311636C (zh) * | 2002-08-07 | 2007-04-18 | 日本电信电话株式会社 | 驱动电路 |
-
1991
- 1991-07-08 JP JP3166081A patent/JPH0595272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311636C (zh) * | 2002-08-07 | 2007-04-18 | 日本电信电话株式会社 | 驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964141A (en) | Serial data processor capable of transferring data at a high speed | |
| EP0822663B1 (en) | Separate set/reset paths for time critical signals | |
| US6366149B1 (en) | Delay circuit having variable slope control and threshold detect | |
| US8618843B2 (en) | High speed serial input/output bus voltage mode driver with tunable amplitude and resistance | |
| US6937111B2 (en) | Device and system having self-terminated driver and active terminator for high speed interface | |
| US5486782A (en) | Transmission line output driver | |
| US5396108A (en) | Latch controlled output driver | |
| JPH084258B2 (ja) | トランシーバ用ターミネータ | |
| US6265893B1 (en) | Signal line drivers | |
| TWI264005B (en) | Data output driver | |
| US6172516B1 (en) | Output buffering apparatus and method | |
| EP0444779A1 (en) | Split level bus | |
| US20030226053A1 (en) | Variably controlled delay line for read data capture timing window | |
| US6232814B1 (en) | Method and apparatus for controlling impedance on an input-output node of an integrated circuit | |
| US6448810B1 (en) | Bidirectional bus-repeater controller | |
| TW346590B (en) | Data processing system having a multi-function scalable parallel input/output port | |
| KR100304683B1 (ko) | 가변 출력 임피던스를 갖는 출력버퍼회로 | |
| US6980019B2 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
| JPH0595272A (ja) | Ｌｓｉの信号駆動方法 | |
| JP2002118603A (ja) | 単一転送ラインを使用する複数回路間で複数信号の多方向同時転送を促進する方法 | |
| KR100219559B1 (ko) | 신호라인 구동회로 및 이를 구비하는 반도체장치 | |
| US7759999B2 (en) | Externally asynchronous internally clocked system | |
| JP2718290B2 (ja) | Ｌｓｉの信号伝達方式 | |
| JP2521522B2 (ja) | 信号伝送回路 | |
| US7521968B2 (en) | Slew rate control for driver circuit |