JPH0595367A - セル多重バス通信制御システム - Google Patents

Abstract

(57)【要約】 【目的】 セル多重バス通信制御システムにおいて、セ
ル単位のバス送受信を公平に、かつ遅延なく制御する。 【構成】 各ＬＩＦ100 は自己の回線からのセル送信権
要求を、セル数要求部４０から中央処理部200 へ予め定
められたタイミングで線202 に多重化して出力する。こ
のセル送信権要求を受けた中央処理部200はセル数要求
検出部５０で、セル数とプライオリティとから送信許可
を調停し、送信許可を許可データ送出部６０から線201
へ多重化して送出する。各ＬＩＦ100 は許可・タイミン
グ検出部３０で、自己への送信許可を検出すると、セル
送出部２０に対してセルのバス101への送信指示を行
う。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はセル多重バス通信制御システムに
関し、特に端末収容回線や中継回線を終端するラインイ
ンタフェースとセル多重バスとの間の通信制御をなすセ
ル多重バス通信制御方式に関する。

【０００２】

【従来技術】従来のセル多重バス通信制御方式は図４〜
図６に示す様な方式がある。図４はチャネル設定方式で
あり、複数のラインインタフェース回路（ＬＩＦ）が接
続される時分割バスは、タイムスロットと呼ばれる単位
に分割されており、時分割バスへのデータ送信と受信と
は、中央のＣＰＵにより制御されるもので、どのタイム
スロットはどのラインインタフェース回路が使用するか
を決定するようになっいる。

【０００３】図５は時分割バス集中アービタ制御方式で
あり、ラインインタフェース回路間は共通バスで接続さ
れ、データ交換はフレーム及びパケット単位で行われ
る。

【０００４】図６はDQDB方式（Distributed QueueDual
Bus）方式であり、各バスは夫々数＋オクテット単位の
セル多重バスである。このバスへのデータ送信は、ＳＧ
（スロットジェネレータ）から送出される、空セルと称
されるデータが入っていないセルを受信したラインイン
タフェース回路がデータ送信を行うことができるように
なっている。

【０００５】しかし、ＳＧに近い程空セルの獲得確率は
高くなるので、不公平をなくすためにラインインタフェ
ース回路間でセル獲得の調停を行っている。

【０００６】上述した従来のチャネル設定方式における
バス通信制御方式は、通信時に予めソフトウェア介在に
よるチャネル設定やチャネル集中管理が必要という欠点
がある。また時分割バス集中アービタ制御方式において
は、セル単位の交換ができず、データ長が長いフレーム
及びパケット送出中は他の回路は待ち状態となる欠点が
ある。

【０００７】DQDB方式におけるバス通信制御方式は、セ
ル単位の交換が可能であるが空セル獲得競合が各ライン
インタフェース回路で分散制御されており、その制御も
セル多重バスを用いて行われるので、ハードウェア量も
多く、トラヒックが過渡的に増大した場合完全に不公平
をなくすことができないという欠点がある。

【０００８】

【発明の目的】本発明の目的は、セル単位の通信を公平
にかつ遅延なく行うことができるセル多重バス通信制御
システムを提供することである。

【０００９】

【発明の構成】本発明によれば、所定データ容量を交換
単位セルとして伝送するセル多重バスと、個別アドレス
が夫々割当てられ、端末収容回線を夫々終端し前記セル
多重バスと前記回線との間のインタフェース機能をなす
複数のラインインタフェースと、これ等ラインインタフ
ェースに共通接続され、これ等ラインインタフェースか
ら生成され前記セル多重バスに対する前記回線からのセ
ルの送信権要求を伝送する送信権要求バスと、この送信
権要求に応答して送信許可を生成する中央処理部と、前
記送信許可を前記ラインインタフェースへ伝送する送信
許可バスとを含むセル多重バス通信制御システムであっ
て、前記ラインインタフェースの各々に設けられ、前記
セル多重バスへ送出すべきセルの数及びその優先度情報
を前記送信権要求として前記送信権要求バスへ送出する
手段と、前記中央処理部に設けられ、前記送信権要求内
の優先度情報及びセル数に応じて送信許可を調停する手
段と、前記中央処理部に設けられ、この調停結果に基い
て送信許可アドレスを含む送信許可を前記送信許可バス
に送出する手段と、前記ラインインタフェースの各々に
設けられ、前記送信許可を受けて前記送信許可アドレス
が自アドレスと一致したとき前記セル多重バスへ前記回
線からのセルを送信する手段と、前記ラインインタフェ
ースの各々に設けられ、前記セル多重バスからのセルを
受信して自アドレスと一致したセルを取込む手段とを含
むことを特徴とするセル多重バス通信制御システムが得
られる。

【００１０】

【実施例】以下、本発明の実施例につき図面を用いて説
明する。

【００１１】図１は本発明の実施例のシステムブロック
図であり、（Ａ）はその概略図，（Ｂ）はその詳細図を
夫々示している。

【００１２】本例におけるセル多重バスの型式は、送信
側バス101 の一端と受信側バス102の一端とが接続され
ている型式のものである。

【００１３】複数のラインインタフェース回路100 の各
々は物理アドレスが個々に割当てられており、それに接
続される端末回線，中継回線を終端し、これ等回線とセ
ル多重バス101 ，102 との間のインタフェース機能をな
すものである。

【００１４】これ等ラインインタフェース回路100 から
の送信権要求を処理して送信許可を与えるべく中央処理
部200 が設けられている。当該送信権要求は送信権要求
バス202 に送出され、当該送信許可は送信許可バス201
に送出される。

【００１５】ラインインタフェース回路100 の各々は、
回線からのセルをセル多重バスへ送出するセル送出部２
０と、セル多重バスからのセルを受信するセル受信部１
０と、セルをバスへ送出することを要求する送信権要求
を生成するセル数要求部４０と、中央処理部からの送信
許可を検出して送信すべきセルをセル多重バスへ送出制
御する許可タイミング検出部３０とを有している。

【００１６】中央処理部200 は、各ラインインタフェー
ス回路100からの送信権要求を受けて予め定められた優
先処理方式に従って送信権調停を行うセル数要求検出部
５０と、送信許可を与える許可データ送出部６０と、各
種動作タイミングを決定するタイミング同期部７０とを
含む。

【００１７】図２は図１の更に詳細を示したブロック図
であり、図１と同等部分は同一符号により示しており、
図３はその動作を示すタイミングチャートである。

【００１８】ラインインタフェース回路100 に接続され
る端末回線及び中継回線からデータが到着した場合、セ
ル送出部２０内のセル分解部２２で図３のａで示す所定
フォーマット化された単位セルに分解される。そのセル
のヘッダ部分には、信号線103 を介してＣＰＵ（図示せ
ず）により判定された通信する相手先のアドレスとフレ
ームチェックシーケンスビットとが夫々セル毎に付加さ
れる。

【００１９】この分解と同時に、セル数要求部４０内の
カウンタ部４１に対して線105 を介してセル数獲得要求
を送出し、同時に線106 を介してセル数と要求優先度
（プライオリティ）をセル数レジスタ４３に送出する。

【００２０】カウンタ部４１では、物理アドレスを基
に、中央処理部200 内のタイミング同期部７０が送出す
るクロック（ＣＬＫ）とフレームパルス信号（ＦＨ）で
送出タイミングを作成する。

【００２１】要求送出部４２では、線107 を介してセル
数とプライオリティとをフォーマット化して、カウンタ
部４１が送出する線108 のタイミングで送信権要求バス
202にセル数要求を送出する（図３の202 の送信権要求
バスのチャート参照）。

【００２２】図３の送信権要求バス202 に示すように、
ラインインタフェース回路100 のセル数獲得要求は多重
化され、中央処理部200 の要求検出部５２に送られる。
要求検出部５２はセル数獲得要求を受信したデータをシ
リアル・パラレル変換し調停部５１に送出する。

【００２３】調停部５１では、プライオリティとセル数
を基に、例えば回転優先制御方式を用いて、複数のセル
獲得要求から１つを選択し、許可を与えるべき物理アド
レスを線204 を介して許可送出部６０内フォーマット部
６１に、タイミング同期部７０内セルタイミング部７２
が線203 を介して送出するタイミングに同期し連続に許
可を送出する。そして調停部５１は、許可を与えた要求
のセル数のカウントダウンを開始する。

【００２４】図３に示す様に、Ａへの許可を送出中、Ｂ
から高プライオリティ要求があった場合、Ｂへの許可を
優先させ、その許可終了後再びＡへの許可を送出する制
御を行う。

【００２５】フォーマット部６１では、図３に示すよう
に、フラグ，アドレス，フラグの順に所定フォーマット
化し、線203 より受信するタイミングを基に許可送出部
６２を介して送信許可信号バス201 に送出する。この送
信許可信号バス201 のフォーマット間隔はセル多重バス
101 及び102 と同様になっている。

【００２６】そして、ラインインタフェース回路100 内
の許可，タイミング検出部３０の許可検出部３２は、許
可受信部３３を介して中央処理部200 からの物理アドレ
スを受信し、一致，不一致の検出を行っており、一致で
あれば、タイミング部３１を介してセル分解部２２に直
ちにバス獲得信号を線104 介して送出する。バス獲得信
号は単位セル分の長さとセル多重バス101 の送出タイミ
ングを示している。

【００２７】バス獲得信号を受信したセル分解部２２は
その信号を基にバス送出部２１を介してセル多重バス10
1 にセルを送出する。

【００２８】セル受信部１０内においては、バス受信部
１１を介してアドレスフィルタ部１２で全セルのアドレ
スを予めＣＰＵにより設定されているアドレスとの一致
を検出しており、一致であればそのセルを取込み、直ち
にセル組立部１３に送出する。またアドレスフィルタ部
１２のアドレスチェックタイミングは、タイミング部３
１により線106 を介して送出されているタイミングであ
る。

【００２９】そして、セル組立部１３では、順々に到着
するセルを組立てて、端末回線及び中継回線に送出す
る。以上の一連の制御により、端末回線及び中継回線が
相互に通信を行うことが可能となる。

【００３０】

【発明の効果】以上説明したように本発明によれば、セ
ル多重バス通信制御において、複数のラインインタフェ
ース回路のセル多重バス獲得要求がセル数要求とプライ
オリティ要求により行われることで、ラインインタフェ
ース回路の不公平さがなくなり、またセル単位に要求し
て許可をもらうという複雑さもなくなる。

【００３１】そして、送信許可信号バスにより許可を送
出することや、またデータ長の長いセル送出中に、割込
んでデータ長の短いセルを間に送出することが可能であ
り、バスを効率的にかつ遅延を少くすることができる。
更に、ソフトウェア的には、アドレス設定のみの処理と
なり、高速処理が実現できる。

【図面の簡単な説明】

【図１】（Ａ）は本発明の実施例の概略システム図，
（Ｂ）はその詳細システムブロック図である。

【図２】図１の更に詳細を示すもので、本発明の実施例
のブロック図である。

【図３】本発明の実施例の動作を示すタイムチャートで
ある。

【図４】従来のチャネル設定方式の例を示すブロック図
である。

【図５】従来の時分割集中アービタ制御方式の例を示す
ブロック図である。

【図６】従来のDQDB方式の例を示すブロック図である。

【符号の説明】

１０ セル受信部 １１ バス受信部 １２ アドレスフィルタ部 １３ セル組立部 ２０ セル送出部 ２１ バス送出部 ２２ セル分解部 ３０ 許可タイミング検出部 ３１ タイミング部 ３２ 許可検出部 ３３ 許可受信部 ４０ セル数要求部 ４１ カウンタ部 ４２ 要求送出部 ４３ セル数レジスタ 100 ラインインタフェース回路 101,102 セル多重バス 200 中央処理部 201 送信許可バス 202 送信権要求バス

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/40

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定データ容量を交換単位セルとして伝
   送するセル多重バスと、個別アドレスが夫々割当てら
   れ、端末収容回線を夫々終端し前記セル多重バスと前記
   回線との間のインタフェース機能をなす複数のラインイ
   ンタフェースと、これ等ラインインタフェースに共通接
   続され、これ等ラインインタフェースから生成され前記
   セル多重バスに対する前記回線からのセルの送信権要求
   を伝送する送信権要求バスと、この送信権要求に応答し
   て送信許可を生成する中央処理部と、前記送信許可を前
   記ラインインタフェースへ伝送する送信許可バスとを含
   むセル多重バス通信制御システムであって、前記ライン
   インタフェースの各々に設けられ、前記セル多重バスへ
   送出すべきセルの数及びその優先度情報を前記送信権要
   求として前記送信権要求バスへ送出する手段と、前記中
   央処理部に設けられ、前記送信権要求内の優先度情報及
   びセル数に応じて送信許可を調停する手段と、前記中央
   処理部に設けられ、この調停結果に基いて送信許可アド
   レスを含む送信許可を前記送信許可バスに送出する手段
   と、前記ラインインタフェースの各々に設けられ、前記
   送信許可を受けて前記送信許可アドレスが自アドレスと
   一致したとき前記セル多重バスへ前記回線からのセルを
   送信する手段と、前記ラインインタフェースの各々に設
   けられ、前記セル多重バスからのセルを受信して自アド
   レスと一致したセルを取込む手段とを含むことを特徴と
   するセル多重バス通信制御システム。