JPH05957B2

JPH05957B2 -

Info

Publication number: JPH05957B2
Application number: JP58242519A
Authority: JP
Inventors: Yasunori Kobori; Chikayuki Okamoto; Isao Fukushima; Masataka Sekya; Hideo Nishijima; Kenji Kano; Tetsuo Sakae
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-12-22
Filing date: 1983-12-22
Publication date: 1993-01-07
Also published as: EP0146906B1; EP0146906A3; JPS60134310A; US4543516A; EP0146906A2; ATE61490T1; DE3484234D1

Description

【発明の詳細な説明】〔利用分野〕本発明は一定速度で運動すべき対象物に速度制
御を施し、その速度オフセツトを自動補正する装
置に係り、特に速度制御に加えて、さらに位相制
御を施す必要のある対象物の制御に好適なモータ
制御装置に関する。

〔背景〕

従来のモータ制御装置は、特願昭58−210973に
詳細に記載されているように、対象物に速度制御
のみを施し、その定常速度誤差を自動補正するも
のであつた。その一例の概略を第１図を用いて説
明する。

図において、１は速度制御回路、２は周波数発
電機、３はパルス発生器、４はプリセツト回路、
５は検出カウンタ、６はラツチ回路、７はＤ／Ａ
変換器である。また、８は駆動増幅器、９はモー
タである。さらに、１１は定常速度検出回路、１
２は検出カウンタ、１３はラツチ回路、１４は比
較器、１５はローパスフイルタ（LPF）、１６は
アツプダウンカウンタ、１７は基準信号源、１４
０は比較器、１７０は基準信号源である。

次に、この従来例の動作を説明する。モータ９
の回転に伴い、周波数発電機２よりFG信号ｆが
発生する。このFG信号ｆは増幅された後、パル
ス発生器３に印加される。このパルス発生器３
は、FG信号ｆの入力により、プリセツトパルス
ＰとラツチパルスＬを順次出力し、前者を検出カ
ウンタ５と１２に供給し、後者をラツチ回路６と
１３に供給する。

ラツチパルスＬの発生により、検出カウンタ５
と１２のビツト情報は、それぞれラツチ回路６と
１３に保持される。そして、その直後に、検出カ
ウンタ５は、プリセツト回路４の定める所定値に
プリセツトされる。また、検出カウンタ１２は、
所定値、例えばＯにプリセツトされる。検出カウ
ンタ５と１２はプリセツトパルスＰの解除後、ク
ロツクパルス（図示せず）を計数し始める。

さて、検出カウンタ５，１２とラツチ回路６，
１３は、上記の動作によりFG信号ｆの周期計測
を行つている。ラツチ回路６の出力は、次段の比
較器１４０で基準信号源１７０からの基準信号fo
と比較され、FG信号の速度誤差成分△ｆが検出
される。この誤差成分は、次段のＤ／Ａ変換器７
により、アナログ信号に変換され、駆動増幅器８
を介してモータ９を制御駆動する。

同様にして、検出カウンタ１２とラツチ回路１
３は、上述の動作により、FG信号ｆの周期計測
を行なつている。ラツチ回路１３の出力は、次段
の比較器１４で基準信号源１７からの基準信号f₀
と比較され、FG信号の速度誤差成分△ｆが検出
される。さらに次段のデイジタルLPF１５によ
つて直流成分△f₀のみが抽出される。次段のアツ
プダウンカウンタ１６では、△f₀の符号が一定時
間変化しない状態になると、例えば＋△f₀の場合
には、ダウンカウント状態となり、−１となる。
これにより、プリセツト回路４のプリセツト値は
プリセツト値No.から１減算されてNo.−１となる。

引き続いて＋△f₀の状態が一定時間続くと、再
びダウンカウント状態となり、アツプダウンカウ
ンタ１６の計数値は−２となる。

このようにダウンカウントが行なわれると、検
出カウンタ５は、プリセツト値No.−１、No.−２等
からFG信号ｆの周期の測定を始めるため、ラツ
チ回路６にラツチされる値は小さくなり、Ｄ／Ａ
変換器７から出力される信号のレベルも低くな
る。したがつて、モータ９の回転速度は遅くな
り、FG信号ｆの周期は長くなる。

以上の動作が繰り返し行なわれると、遂には△
f₀の無検出状態となり、FG信号ｆの周波数は基
準信号f₀と一致することになる。

ところが、この速度自己補正を常に施している
と、制御系が微少にゆれるため、安定な速度にな
るまで時間を要していた。

さらに速度オフセツトの検出感度を高めた状態
で速度自己補正を常に施し続けていると、常に加
速補正や減速補正が加わるために、速度制御系の
安定化に時間を要する。このため、所望目的は達
成されるが、速い応答を必要とする場合、必ずし
も満足できるものでなく改善が必要である。

また、速度制御に加えて位相制御を施す装置に
おいては、速度自己補正を最後まで施すことは必
らずしも得策でない。つまり、速度自己補正がほ
ぼ完了する時点で位相制御系が施され始めると、
位相制御出力により制御対象物はゆすられ、その
速度は一瞬ゆすられることになる。この結果、速
度自己補正機能が動作して速度制御系の基準信号
が擾乱を受け、位相同期に少しの時間を要するこ
とになる。

このため、上記の手段により所望の位相同期は
達成されるが、速い応答を必要とする場合、必ず
しも満足できるものでなく改善が必要である。

さらに、前記位相制御期間中に位相制御系が位
相同期状態に引き込むと、速度自己補正により制
御されている基準信号が擾乱を受けた状態で保持
される。つまり、位相同期すると速度ずれは検出
できなくなり、速度自己補正は停止してしまう。
この結果、速度制御の誤差出力電圧は正常な値か
らずれた電圧を出力する。

このため、位相制御系では、上記誤差電圧を打
ち消す電圧を出力して位相同期するため、同期位
相が正規状態からずれることになる。つまり位相
オフセツトを生じることになる。さらにダイナミ
ツクレンジが不均衡となり、わずかな外乱によつ
ても位相同期はずれが生じやすくなるという欠点
があつた。

〔目的〕

本発明の目的は、上記した従来技術の欠点をな
くし、最適のタイミングで速度自己補正機能を停
止させ、その後位相制御を施し始めることによ
り、不要な速度擾乱や速度オフセツトの生じ難い
モータ制御装置を提供することにある。

〔概要〕

本発明の特徴は、速度制御手段、周波数オフセ
ツトを検出してこれを自動補正する速度補正手
段、制御周波数と基準周波数を比較して、周波数
差が予定値以内になつたとき前記自動補正を停止
させる手段、該自動補正機能の停止と同時又はそ
れ以後に位相制御を施し始める手段を具備した点
にある。

また、本発明の特徴は、前記の構成に加えて、
前記位相制御を施す手段の位相オフセツトを検出
する手段を具備し、該手段によつて検出された位
相オフセツト検出出力を前記速度補正手段に印加
するようにした点にある。

〔実施例〕

以下、本発明の一実施例を第２図により説明す
る。

同図において、２１はモータ（被制御体）、２
２は周波数発電機、２３は速度制御回路、２４は
速度補正回路、２５は位相制御回路、２６は加算
器、２７はモータ駆動増幅器、２８は位相検出
器、２９は基準信号入力端である。ここで速度制
御回路２３は、パルス発生器３０、Ｄ／Ａ変換手
段３１、ラツチ回路３２、速度検出カウンタ３
３、プリセツト回路３４、基準プリセツト値発生
部３５で構成される。

同様に速度補正回路２４は、計測カウンタ３
６、ラツチ回路３７、スイツチ３８、誤差検出器
３９、デイジタル加算器４０で構成され、位相制
御回路２５は、比較カウンタ４１、ラツチ回路４
２、Ｄ／Ａ変換器４３、スイツチ４４および位相
ロツク検出器４５で構成されている。

次に、本実施例の動作を説明する。まず速度制
御回路２３の動作を第３図を参照して説明する。
周波数発電機２２より得られた信号（以下FG信
号と呼ぶ）により、パルス発生器３０から第３図
ｂ，ｃのようなラツチ回路３２に入力するラツチ
パルスＬと検出カウンタ３３に入力するプリセツ
トパルスPSが、順次出力される。このため、検
出カウンタ３３のカウンタ情報N_Pは、ラツチパ
ルスＬによりラツチ回路３２に取り込まれ、その
直後に、検出カウンタ３３はパルスPSによりプ
リセツトされる。そして、該パルスPSがなくな
ると、検出カウンタ３３は入力されているクロツ
ク信号（図示せず）を計数し始める。第３図ｄは
この計数値N_Pをアナログ台形波状に示したもの
である。

一方、速度補正回路２４では、上記速度制御回
路２３と全く同様にして、計測カウンタ３６のビ
ツト情報をラツチ回路３７に取り込みスイツチ
（以下SWと略記する）３８を介して、誤差検出
器３９に入力される。この誤差検出器３９は、そ
の中に正確なFG周波数のデータを保持しており、
前記入力情報と正確なFG周波数との誤差が検出
され、その出力はデイジタル加算器４０に印加さ
れる。この加算器４０は基準プリセツト値発生部
３５の基準プリセツト値と上記の誤差出力を加算
し、プリセツト回路３４へ印加する。

したがつて、SW３８がａ側に接続されている
期間中は、モータ２１が定常速度に達するまで、
上記の速度補正回路２４が働き速度を補正し続け
る。この期間中、SW４４はオフ状態にある。

このときのモータ２１の速度の立上りのようす
を第４図により説明する。同図は横軸に時間を、
縦軸にモータ２１の速度が示されている。従来シ
ステムにおいて速度調整のない状態でのモータの
速度立ち上り状態には、同図に点線で示されたａ
〜ｃのように少なくとも３通りある。

これらの各状態に、本実施例の速度補正を施す
と、同図Ａ〜Ｃの実線のように変化する。ここで
foは定常速度であり、速度補正の目標値でもあ
る。また同図のfcは速度補正を施す最低速度を表
わしている。

ここで、例えば状態ａのモータに速度補正を施
すと、Ａの状態となる。つまりfcに達するまでは
補正なしと同様に立ち上り、fcに達すると、まず
モータはより加速される方向に自己補正される。
その後foを越えると速度補正は減速方向に動作す
るため、モータは急激に定常速度に落ち着く。

状態ｂ，ｃのモータにおいても、同様に第４図
のＢ，Ｃのように変化して、定常速度foに達す
る。

さて速度補正回路２４によりモータ２１が定常
速度foに達すると、誤差検出器３９によりSW３
８をｂ側に接続して速度自己補正をしや断すると
ともに、SW４４をオン状態として、位相制御回
路２５を動作させる。この結果位相制御が第５図
のように施され、ついにはモータ２１の回転は基
準信号REFに同期する。ここに、基準信号REF
は、基準信号入力端２９から印加される。また
N_Iは基準信号REFの立ち下りを起点としてクロ
ツクを計数する比較カウンタ４１の出力、Tach
は位相検出器２８の出力信号である。

ここでSW３８により速度自己補正を殺した理
由としては、位相制御回路２５が働くと、位相系
から電圧外乱が入り、モータ速度がわずかに変化
することにより、速度自己補正がずれることによ
る。

以上の結果、位相同期が完了すると、SW３８
はｃ側に接続され、誤差検出器３９は位相誤差を
検出し始める。これは速度オフセツトのある状態
から位相同期を始めると、位相オフセツトが生じ
ることに着眼している。

SW３８をｃ側に接続した状態で動作を続ける
と、位相オフセツトが存在した場合には、これが
無くなるまで速度補正は続けられる。上記におい
て、SW３８がｃ側に接続されるタイミングは、
位相制御回路２５内のラツチ回路４２の出力を入
力とする位相ロツク検出器４５により、位相ロツ
クが検出されると自動的に切り換えられる。

次に、前記したSW３８をｂ側に接続し、これ
と同時にSW４４をオンにするタイミングの作り
方を説明する。

まず従来の方法としては、モータ２１の速度が
ある一定以上の速度になると、SW４４を閉じる
方法がある。つまり第４図において、例えばモー
タ２１の速度がfcに達すると位相制御を施すもの
である。この方法では位相同期引き込み時間はや
や短縮されるが、速度オフセツトが完全に補正す
る以前に位相同期するため、大きな位相オフセツ
トが発生し易い。

そこで本発明では次の２つの方法で行なつてい
る。まず第１の方法は、定常速度foの上下にわず
かな速度差をもつたしきい値速度ｆ＋、ｆ−を設
け、第６図のようにモータ２１の速度が、このｆ
−〜ｆ＋の範囲に入つている時のみ位相制御を施
す方法である。この方法では、位相制御が連続し
て施される時には、速度制御系が十分foに近づい
た状態にあり、速度オフセツトは非常に少なく、
位相オフセツトも少ない状態で位相同期する。こ
の方法では回路的には新しく２つのしきい値速度
を必要とするが、確実に速度補正系による速度補
正の完了後に、位相制御に移ることができる。

第７図に上記第１の方法による誤差検出器３９
の一構成例を示す。図において、４６は誤差検出
用比較器である。この誤差検出用比較器４６は、
入力データをその中に内蔵されている基準値と比
較して誤差データをデイジタル加算器４０に出力
する。また、該誤差検出用比較器４６は、モータ
２１の速度の立ち上り検出も行なつており、モー
タの速度が第４図のfcに達したことを検出して立
ち上り検出信号をデイジタル加算器４０へ出力す
る。デイジタル加算器４０は、該立ち上り検出信
号が入力してくると、誤差検出用比較器４６の出
力である誤差データの取り込みを開始する。した
がつて、誤差検出用比較器４６は、速度補正の開
始信号発生手段も兼用している。

また、４７，４８はそれぞれ周波数弁別器であ
り、前者はモータ２１の速度が第６図のしきい値
速度ｆ＋より小さいときハイレベルの信号を出力
し、後者はモータ２１の速度がしきい値速度ｆ−
より大きいときハイレベルの信号を出力する。し
たがつて、モータ２１の速度がｆ−〜ｆ＋の範囲
に入つている時のみ、SW４４はオンになり、位
相制御が施される。また、この時、SW３８はｂ
側に接続される。

第２の方法は、第６図に示すように、モータ２
１の速度が定常速度foを交互に横切ることに着眼
した方法である。つまりモータ２１の速度が定常
速度foを、例えば上から下に（ｆ＋からｆ−側
に）横切つた回数を計数し、この計数値が所定値
になるとその後に位相制御を施す方法である。こ
の方法では特別なしきい値速度が不要であり、か
つｆ＋側か、ｆ−側かの判別は速度補正の補正方
向を監視していればよく、わずかなカウンタのみ
で構成できる長所がある。

次に第８図に上記第２の方法による誤差検出器
３９の構成を示す。誤差検出器３９は、誤差検出
用比較器４６、符号発生器５０、位相制御系を施
すタイミングを決定するタイミング制御カウンタ
５１で構成される。

次に第８図の回路の動作を説明すると、計測カ
ウンタ３６、ラツチ回路３７により計測されたデ
ータ（ラツチ回路３７の出力）はSW３８を介し
て誤差検出用比較器４６に入力される。この誤差
検出用比較器４６は、前述のように入力データを
基準値（誤差検出用比較器４６に内蔵）と比較し
て、誤差データを出力しデイジタル加算器４０に
印加する。

このとき同時に誤差データの符号を、符号判別
器５０で判別する。つまり入力データが基準値よ
り大か小かを判別している。この符号判別器５０
で発生した符号信号は次段タイミング制御カウン
タ５１のトリガ入力Ｔに印加されており、例えば
符号信号が＋から−に変化する際（第６図におい
てｆ＋側からｆ−側に変化する時）に、カウント
アツプされる。

前記符号判別器５０の一例を第９図に示す。ま
た、第９図の各部の信号の一例を第１０図に示
す。

誤差検出用比較器４６から、前記誤差データが
正のとき、論理的に“１”の信号が符号判別器５
０に送られ、該誤差データが負の時、論理的に
“０”の信号が符号判別器５０に送られてくるも
のとする。例えば、第１０図ａに示されているよ
うな信号が、第９図の符号判別器５０に送られて
きているとすると、信号ａはインバータ５０ａに
より反転され、さらにコンデンサ５０ｂおよび抵
抗５０ｃからなる微分回路で微分される。このた
め、該微分回路の出力ｂは、第１０図のｂに示さ
れているような波形になる。信号ｂは、一方の入
力端子に“１”のレベルの信号が入力されている
NAND回路５０ｄの他方の入力端子に入力する。
したがつて、該NAND回路５０ｄの出力信号ｃ
は第１０図ｃに示されているような波形になる。

つまり、符号判別回路５０は、前記誤差検出用
比較器４６によつて検出された誤差データの符号
が正から負に変化する時のみ、パルスを出力す
る。このパルスは、前述のように、タイミング制
御用カウンタ５１に送られる。

なお、前記誤差検出用比較器４６では、前述の
ように同時に速度の立ち上り検出も行なつてお
り、第４図のfcに達したことを検出し出力してい
る。この立ち上り検出信号は、上記タイミング制
御カウンタ５１のリセツト端子Ｒに印加され、イ
ニシヤライズを行なつている。また、この立ち上
り検出信号は、同時に誤差検出用比較器４６の出
力を出すタイミングを制御して、速度補正の開始
信号も兼用している。

さてここで、速度補正が施され、タイミング制
御カウンタ５１に入力される上記符号信号が
“１”レベルと“０”レベルを繰り返す。これに
よりカウンタ５１がある所定値Ｎを計数すると、
SW４４を閉じるとともにSW３８をａ側からｂ
側に接続する。上記計数値Ｎは、一般に実験的に
定められる。

以上のようにSW４４が閉じて位相制御が施さ
れると、間もなくモータ２１の回転位相は基準信
号REFに位相同期する。その後SW３８をｃ側に
接続して誤差検出器３９に位相比較データを印加
し、位相オフセツトを検出する。検出した位相オ
フセツト量に応じてデイジタル的に速度制御系に
補正を加えることにより、位相オフセツトを自動
的に補正することができる。

第１１図により、前記した誤差検出用比較器４
６をマイコンで作つたときの、その機能を説明す
る。

ステツプS1……モータ２１の速度ｆが第４図のfc
より大きくなつたか否かを判断し、イエスにな
ると、ステツプS2に進む。

ステツプS2、S3……立ち上り検出信号を出力す
る。そして、定常速度foとの差、すなわち誤差
データfo−ｆを演算し、該誤差データがデイジ
タル加算器４０に取り込まれる。

ステツプS4……誤差データfo−ｆが正か否かの
判断をする。イエスであれば、ステツプS5に
進み、ノーであればステツプS6に進む。

ステツプS5……論理信号“１”を出力する。

ステツプS6……論理信号“０”を出力する。

ステツプS7……SW３８がｂ側に切り換えられ、
かつSW４４がオンになつたか否かの検出をす
る。イエスであれば、ステツプS8へ進み、ノ
ーであれば、ステツプS1へ戻る。

ステツプS8……SW３８がｃ側に切り換えられた
か否かの検出をする。イエスになると、ステツ
プS9へ進む。

ステツプS9……基準位相差θoと、入力してくる
位相差θとの誤差データθo−θを演算する。
この誤差データは、デイジタル加算器４０に取
り込まれる。

ステツプS10……モータ２１の駆動が停止したか
否かの判断が行なわれる。ノーであれば、ステ
ツプS1へ戻り、イエスであれば、エンドとな
る。

なお、上記誤差検出用比較器４６をマイコンで
作つた場合の上記の機能は、一例を示したにとど
まり、種々の変更が可能である。また、該誤差検
出用比較器４６はハードで作ることができること
は勿論である。さらに、第８図では、SW３８の
切り換えおよびSW４４のオン、オフを検出した
信号を誤差検出用比較器４６へ入力するライン
は、図面の簡単化のために、省略されている。

〔効果〕

本発明によれば、速度オフセツトの自己補正に
続いて、この速度補正をしや断して同時に位相制
御を施し始めることにより、位相制御の引き込み
時間への速度補正の悪影響を皆無にするととも
に、さらに位相オフセツトを検出して、これによ
りデイジタル的に速度制御系へ補正を加えること
により、位相オフセツトをより少なくすることが
できる。このとき速度自己補正から位相制御を施
すために切り換えるタイミングを、速度自己補正
機能の信号を用いて決定しているため、モータの
立ち上り特性のばらつきなどを全く受けない効果
がある。

【図面の簡単な説明】

第１図は従来の定常速度誤差補正装置のブロツ
ク図、第２図は本発明の一実施例を示すブロツク
図、第３図、第４図、第５図および第６図は、そ
れぞれ第２図の動作を説明するための波形図、第
７図および第８図は、それぞれ第２図の誤差検出
器の一具体例を示すブロツク図、第９図は第８図
の符号判別器の一具体例を示す回路図、第１０図
は第９図の主要部の信号の波形図、第１１図は第
８図の誤差検出用比較器の機能を示すフローチヤ
ートである。２３……速度制御回路、２４……速度補正回
路、２５……位相制御回路、３８，４４……スイ
ツチ、３９……誤差検出器、４０……デイジタル
加算器。

Claims

【特許請求の範囲】１速度検出器２２及び位相検出器２８と、駆動
部２７と、速度制御部２３と、定常速度偏差補正
部２４と、位相制御部２５とを有するモータ制御
装置であつて、速度検出器２２及び位相検出器２８は、モータ
の速度及び位相を検出するものであり、駆動部２７は、加算器２６を有し、加算器２６
が速度制御部２３と位相制御部２５のスイツチ４
４との後段に接続されるものであり、速度制御部２３は、第１のカウンタ３３と、プ
リセツト手段３４とを有し、第１のカウンタ３３
がプリセツト手段３４により所定のプリセツト値
を与えられ、速度検出器２２の出力を入力として
所定のプリセツト値からカウント動作することで
速度偏差を出力するものであり、プリセツト手段
３４は定常速度偏差補正部２４の加算器４０の出
力により任意の値が設定されるものであり、位相制御部２５は、第２のカウンタ４２と、ス
イツチ４４と、位相ロツク手段４５とを有し、第
２のカウンタ４２が位相検出器２８の出力と基準
位相信号２９とを入力としカウントすることで位
相差を出力し、位相ロツク検出手段４５が第２の
カウンタ４２の出力を入力として位相同期状態の
ときに有意信号を出力し、スイツチ４４が第２の
カウンタ４２の後段に接続され、その出力が加算
器２６に接続されるものであり、定常速度偏差補正部２４は、基準プリセツト値
発生手段３５と、第３のカウンタ３６と、接続手
段３８と、定常偏差検出手段３９と、加算器４０
とを有し、第３のカウンタ３６が速度検出器２２
の出力を入力とし速度偏差を出力し、定常偏差検
出手段３９が接続手段３８を介して第３のカウン
タ３６の出力を入力として一定時間累積して定常
偏差値を出力するものであり、加算器４０が基準
プリセツト値発生手段３５と定常偏差検出手段３
９の出力を加算して第１のカウンタ３３用のプリ
セツト手段３４に供給するものであり、接続手段３８は、(a)第３のカウンタ３６の出力
が目標速度到達を示した時には定常偏差検出手段
３９への接続を遮断し、(b)位相ロツク検出手段４
５が位相同期状態を示した時には、前記第２のカ
ウンタ４２と定常偏差検出手段３９とを接続し、スイツチ４４は、前記(a)状態の出現と同時また
はその後にはじめて閉じるものであることを特徴
とするモータ制御装置。