JPH0596791A - 印字ヘツド制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 印字条件に応じて印字ピン駆動パルスの幅が
相違するプリンタ装置において、回路規模を縮小させる
ことを目的としている。 【構成】 印字ヘッド・ドライバは、オンタイム信号Ｉ
を受信すると、出力を立ち上げ、オンタイム信号IIを受
信すると、出力を立ち下げる。Ａ側のカウンタは奇数番
目の遅延クロックと同期して起動され、Ｂ側のカウンタ
は偶数番目の遅延クロックに同期して起動される。Ａ側
のカウンタの値がＮ_i （ｉ＝１，２，…，４）になる
と、Ａ側の第ｉ番目の出力端子から条件パルスが出力さ
れる。Ｂ側についても同様である。セレクト信号が１の
ときにはＡ側の条件パルス・グループが選択され、０の
ときにはＢ側の条件パルス・グループが選択される。選
択された条件パルス・グループの中から印字条件に適合
した条件パルスが選択され、これがオンタイム信号IIと
して出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単発印字か，連続印字
の最初か，連続印字の途中か，連続印字の最終かに応じ
て、印字ヘッドに印加されるパルスの幅を相違させる必
要のあるプリンタ装置、例えば圧電ヘッドを持つプリン
タ装置に関するものである。

【０００２】

【従来の技術】図７はプリンタ全体の制御ブロックを示
す図である。同図において、１はプロセッサ、２はプロ
グラムＲＯＭ、３はワークＲＡＭ、３ａは印字データ・
ライン・バッファ、４はインタフェース制御部、５はメ
カ状態監視部、６はメカ制御部、７は印字ヘッド制御
部、８はメカ・ドライバ、９は印字ヘッド・ドライバ、
１０は用紙送りモータ、１１はキャリア・モータ、１２
はその他のモータ、１３は印字ヘッドをそれぞれ示して
いる。

【０００３】プロセッサ１は、プログラムＲＯＭ２に格
納されているプログラムを実行する。プログラムＲＯＭ
２の中には各種のプログラムが存在する。ワークＲＡＭ
３の中には、一時的なデータが格納される。印字データ
・ライン・バッファ３ａもワークＲＡＭ３の中に存在す
る。インタフェース制御部４は、インタフェース・ケー
ブルを介して本体装置（図示せず）に接続され、本体装
置からのデータを受信したり、本体装置へデータを送信
したりする。

【０００４】メカ状態監視部５は、用紙センサからの信
号やメカ・センサからの信号，エンコーダからの信号を
監視しており、信号の状態が変化した時、その旨をプロ
セッサ１に通知する。また、メカ状態監視部５は、エン
コーダからの位置情報に基づいて、印字トリガＣＫ（ク
ロック）を生成する。この印字トリガＣＫは印字ヘッド
制御部７に送られる。メカ制御部６は、プロセッサ１か
らのコマンドに基づいて用紙送りモータ１０，キャリア
・モータ１１，その他のモータ１２等に対する駆動信号
を出力する。メカ制御部６から出力される駆動信号はメ
カ・ドライバ８を経由して用紙送りモータ１０，キャリ
ア・モータ１１，その他のモータ１２等に送られる。

【０００５】印字ヘッド制御部７は、受け取った印字デ
ータに基づいて、印字ヘッドを駆動するためのオンタイ
ム信号Ｉおよびオンタイム信号IIを生成し、これらの信
号を印字ヘッド・ドライバ９に送る。印字ヘッド・ドラ
イバ９は、オンタイム信号Ｉを受信すると、出力を低レ
ベルから高レベルに切り換え、オンタイム信号IIを受信
すると、出力を高レベルから低レベルに切り換える。印
字ヘッド・ドライバ９の出力は、印字ヘッド１３に送ら
れる。印字ヘッド１３は、例えば４列千鳥状に配列され
た２４個のピンを持つ圧電ヘッドである。

【０００６】図７に示すプリンタ装置の動作について説
明する。プロセッサ１は、インタフェースから印字コマ
ンドを受け取ると、ワークＲＡＭ３の印字データ・ライ
ン・バッファ３ａに１行分の印字データを編集する。そ
の後、キャリア・モータ１１や用紙送りモータ１０を制
御して、印字可能となったら印字ヘッド制御部７に順番
に印字データ・ライン・バッファ３ａから印字データを
転送する。エンコーダからの位置情報をもとに生成され
る印字トリガＣＫまたは印字トリガＣＫを遅延されたも
のが印字データ・リクエストとしてプロセッサ１に送ら
れる。プロセッサ１は、印字データ・リクエストを受信
すると、次の印字データを印字ヘッド制御部７に送る。

【０００７】図８は圧電プリンタにおける各種信号を説
明する図である。印字トリガ・クロックは、印字ヘッド
を駆動するための基本タイミング信号であり、印字ヘッ
ドの性能にあった一定の周期性を持つ。上述のように、
印字トリガ・クロックはエンコーダからの位置情報に基
づいて生成される。ディレイ・タイマ信号は、印字トリ
ガ・クロックから一定時間遅延している信号である。

【０００８】オンタイム信号は、印字ヘッドを駆動する
ための論理レベルの信号（タイミング信号）であり、印
字ヘッド・ドライバに駆動オン／オフのタイミングを与
えるものである。オンタイム信号には、オンタイム信号
Ｉとオンタイム信号IIの２種類が存在する。オンタイム
信号Ｉは印字トリガ・クロックを基準として生成され、
オンタイム信号IIはディレイ・タイマ信号を基準として
生成される。ディレイ・タイマ信号とオンタイム信号II
の時間差は、連続最初ドットか，連続途中ドットか，連
続最終ドットか，単発ドットかに応じて相違する。連続
とは印字トリガ・クロック毎に連続して印字ピンが駆動
されることを意味しており、単発とは前後の印字トリガ
・クロック周期において印字ピンが駆動されないことを
意味している。図示のように、連続最初，連続途中，連
続最終の場合にはディレイ・タイマ信号とオンタイム信
号IIの間隔は印字トリガ・クロックの周期ｔよりも小さ
く、単発の場合にはディレイ・タイマ信号とオンタイム
信号IIの間隔はｔよりも大きく２ｔよりも小さい。

【０００９】図９は圧電ヘッドを説明する図である。圧
電素子は電気振動を機械振動に変換するものである。同
図の(a) に示すように、圧電素子の機械振動は振動増幅
機構で増幅され、増幅された機械振動が印字ピンに伝達
される。同図(b) は圧電ヘッドのドライバの出力を示す
ものであって、印字パルスＩ（充電パルス）が生成され
ると、ドライバの出力は立ち上がり、印字パルスII（放
電パルス）が生成されると、ドライバの出力は立ち下が
る。

【００１０】図１０は従来回路構成例を示す図である。
同図において、１４は遅延回路、１５ないし１８はレジ
スタ、１９は印字データ・バッファ、２０はフリップ・
フロップ、２１ないし２４はゲート、２６ないし２９は
比較器、３１ないし３４はＡＮＤゲート、３５はＯＲゲ
ート、３６はＮＡＮＤゲート、３７はＪＫフリップ・フ
ロップ、３８はカウンタ、３９は１ピン当たりの印字パ
ルスII生成回路をそれぞれ示している。なお、図１０の
装置は図７の印字ヘッド制御部７の中に存在する。

【００１１】遅延回路１４は、図８のディレイ・タイマ
に相当するものである。レジスタ１５には単発の場合に
おけるディレイ・タイマ信号とオンタイム信号IIの間隔
値が設定されており、レジスタ１６には連続最初の場合
におけるディレイ・タイマ信号とオンタイム信号IIの間
隔値が設定されており、レジスタ１７には連続途中の場
合におけるディレイ・タイマ信号とオンタイム信号IIの
間隔値が設定されており、レジスタ１８には連続最終の
場合におけるディレイ・タイマ信号とオンタイム信号II
の間隔値が設定されている。

【００１２】印字データ・バッファ１９は、シフトレジ
スタである。図示の印字パルスII生成回路３９が第ｉ番
目の印字ピンに対応するものと仮定すると、印字データ
・バッファ１９には、第ｉ番目の印字ピンに対する印字
データが順番に入力される。印字データ・バッファ１９
からの出力信号Ｓ１は前データがあるか否かを示し、出
力信号Ｓ２は現データがあるか否かを示し、出力信号Ｓ
３は次データがあるか否かを示す。信号Ｓ１，Ｓ２，Ｓ
３はフリップ・フロップ２０に保持される。ＮＡＮＤゲ
ート３６は、出力信号Ｓ２がオンの状態の下で遅延回路
１４からパルスが出力されると、パルスを出力する。こ
のパルスが出力されると、フリップ・フロップ２０は、
出力信号Ｓ１，Ｓ２，Ｓ３を取り込む。

【００１３】ゲート２１は条件１が成立しているときに
“１”を出力し、ゲート２２は条件２が成立していると
きに“１”を出力し、ゲート２３は条件３が成立してい
るときに“１”を出力し、ゲート２４は条件４が成立し
ているときに“１”を出力する。条件１は現ドットが単
発ドットであることであり、条件２は現ドットが連続ド
ットの最初であることであり、条件３は現ドットが連続
ドットの途中であることであり、条件４は現ドットが連
続ドットの最終であることである。

【００１４】ＮＡＮＤゲート３６が負方向のパルスを出
力すると、フリップ・フロップ３７がセットされ、カウ
ンタ３８は時間計数を開始する。比較器２６は、レジス
タ１５の内容とカウンタ３８の計数値とを比較し、両者
が一致すると“１”を 出力する。比較器２７，２８，
２９も同様な動作を行う。比較器２６が“１”を出力す
ると、カウンタ３８は初期値に戻り、停止状態になる。

【００１５】ＡＮＤゲート３１は、比較器２６とゲート
２１が両方とも“１”を出力しているときに“１”を出
力する。ＡＮＤゲート３２，３３，３４も同様な動作を
行う。ＡＮＤ回路３１ないし３４の出力はＯＲ回路３５
に入力される。ＯＲゲート３５の出力が印字パルスII
（オンタイム信号IIと同義）となる。

【００１６】

【発明が解決しようとする課題】上述のように、ディレ
イ・タイマ信号とオンタイム信号IIの時間差は連続印字
の最初か，連続印字の途中か，連続印字の最終か，単発
印字かによって異なり、その差が印字周期以上のものも
ある。従来の方式では、上記のような時間差を計数する
ためのタイマを各印字ピン毎に持つ必要があり、そのた
め回路規模が膨大であった。本発明は、この点に鑑みて
創作されたものであって、シリアル・プリンタのオンタ
イム信号IIの発生回路において、その回路規模の削減を
目的としている。

【００１７】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明の印字ヘッド制御方式は、複数個の印
字ピンを有する印字ヘッドと、印字ピンを駆動させる際
に、オンタイム信号Ｉとオンタイム信号IIを出力する印
字ヘッド制御部と、オンタイム信号Ｉが出力された時に
は、印字ピン駆動信号を立ち上げ、オンタイム信号IIが
出力された時には、印字ピン駆動信号を立ち下げる印字
ヘッド・ドライバとを具備するプリンタ装置における印
字ヘッド制御方式であって、印字ヘッド制御部は、パル
ス発生部と、各印字ピン毎の印字パルス出力部とを有
し、パルス発生部は、印字トリガ・クロックを遅延させ
る遅延回路と、２個のカウンタと、遅延回路から遅延ク
ロックが出力される度にタイマ・セレクト信号の論理値
を切り換え、奇数番目の遅延クロックに同期してＡ側の
カウンタを起動し、偶数番目の遅延クロックに同期して
Ｂ側のカウンタを起動する切換回路と、４個のＡ側の出
力端子と、４個のＢ側の出力端子とを有し、Ａ側のカウ
ンタの値がＮ_i （ｉ＝１，…，４）になった時にはＡ側
の第ｉ番目の出力端子に条件パルスを出力し、Ｂ側のカ
ウンタの値がＮ_i になった時にはＢ側の第ｉ番目の出力
端子に条件パルスを出力する条件パルス生成回路とを有
し、各印字ピン毎の印字パルス出力部は、ドット印字あ
りの状態の下において遅延クロックが生成された時に、
タイマ・セレクト信号を取り込むセレクト信号記憶手段
と、セレクト信号記憶手段から出力されるセレクト信号
が一方の論理値のときにはＡ側の条件パルス・グループ
を選択し、セレクト信号が他方の論理値のときにはＢ側
の条件パルス・グループを選択するグループ選択手段
と、選択された条件パルス・グループの中から、印字条
件に基づいて１個の条件パルスを選択し、選択された条
件パルスをオンタイム信号IIとして出力する条件パルス
選択手段とを有することを特徴とするものである。

【００１８】

【作用】Ａ側のカウンタは、奇数番目の遅延クロックが
生成される前にクリアされ、奇数番目の遅延クロックが
生成されると、時間計数を開始する。Ｂ側のカウンタ
は、偶数番目の遅延クロックが生成される前にクリアさ
れ、偶数番目の遅延クロックが生成されると、時間計数
を開始する。Ａ側のカウンタ及びＢ側のカウンタは、そ
れぞれ２ｔまで計数することが出来る。但し、ｔは印字
トリガ・クロックの周期である。

【００１９】Ａ側のカウンタの値がＮ₁ になると、Ａ側
の第１番目の出力端子から条件パルス１が出力され、Ａ
側のカウンタの値がＮ₂ になると、Ａ側の第２番目の出
力端子から条件パルス２が出力され、Ａ側のカウンタの
値がＮ₃ になると、Ａ側の第３番目の出力端子から条件
パルス３が出力され、Ａ側のカウンタの値がＮ₄ になる
と、Ａ側の第４番目の出力端子から条件パルス４が出力
される。Ｎ₁ はｔより大で２ｔよりも小である。Ｂ側に
ついても同様な動作が行われる。条件パルス１は単発印
字に対応し、条件パルス２は連続印字の最初に対応し、
条件パルス３は連続印字の途中に対応し、条件パルス４
は連続印字の最後に対応する。

【００２０】グループ選択手段は、セレクト信号が
“１”のときにはＡ側の条件パルス・グループを選択
し、セレクト信号が“０”のときにはＢ側の条件パルス
・グループを選択する。条件パルス選択手段は、単発印
字の場合には条件パルス１を選択し、連続印字の最初で
あるときには条件パルス２を選択し、連続印字の途中で
あるときには条件パルス３を選択し、連続印字の最後で
あるときには条件パルス４を選択する。選択された条件
パルスはオンタイム信号IIとして印字ヘッド・ドライバ
に送られる。

【００２１】

【実施例】図２は本発明のパルス発生部の構成例を示す
ブロック図である。同図において、４０は遅延回路、４
１はカウンタ、４２ないし４４はレジスタ、４５ないし
４７は比較器、４８ないし５０はＪＫフリップ・フロッ
プ、５１はＤフリップ・フロップ、５２と５３はゲー
ト、５４はＡＮＤゲート、５５は切換回路をそれぞれ示
している。

【００２２】図２の回路は印字パルスＩを生成する部分
である。印字トリガ信号は遅延回路４０に入力され、遅
延回路４０の出力はＪＫフリップ・フロップ４８，４
９，５０のＪ入力端子に入力される。ＪＫフリップ・フ
ロップ４８の正転出力はＤフリップ・フロップ５１に入
力され、Ｄフリップ・フロップ５１の出力はＡＮＤゲー
ト５４の上側入力端子に入力される。また、ＪＫフリッ
プ・フロップ４８の正転出力は、カウンタ４１のクリア
端子に入力される。ＪＫフリップ・フロップ４８の反転
出力はＡＮＤゲート５４の下側入力端子に入力される。
ＡＮＤゲート５４の出力がディレイＣＫとなり、ディレ
イＣＫは切換回路５５に入力される。比較器４５はカウ
ンタ４１の値とレジスタ４２の値とを比較し、両者が一
致した時に“１”をＪＫフリップ・フロップ４８のＫ入
力端子に印加する。

【００２３】ＪＫフリップ・フロップ４９の正転出力は
ゲート５２の下側入力端子に入力される。ゲート５２の
上側入力端子には、ＪＫフリップ・フロップ４８の正転
出力が入力される。ゲート５２の出力が印字パルスＩ
（単発）になる。比較器４６はカウンタ４１の値とレジ
スタ４３の値を比較し、両者が一致した時に“１”をＪ
Ｋフリップ・フロップ４９のＫ入力端子に印加する。

【００２４】ＪＫフリップ・フロップ５０の正転出力は
ゲート５３の下側入力端子に入力される。ゲート５３の
上側入力端子には、ＪＫフリップ・フロップ４８の正転
出力が入力される。ゲート５３の出力が印字パルスＩ
（連続）になる。比較器４７はカウンタ４１の値とレジ
スタ４４の値を比較し、両者が一致した時に“１”をＪ
Ｋフリップ・フロップ５０のＫ入力端子に印加する。

【００２５】ディレイＣＫは切換回路５５に入力され
る。切換回路５５Ａから出力されるタイマ・セレクト信
号は、ディレイＣＫが入力される度にその値を反転す
る。カウンタＡトリガ信号は奇数番目のディレイＣＫが
入力される度に生成され、カウンタＢトリガ信号は偶数
番目のディレイＣＫが入力される度に生成される。

【００２６】図３は本発明のパルス発生部（続き）の構
成例を示す図である。同図において、６１ないし６４は
レジスタ、６６Ａないし６９Ａは比較器、６６Ｂないし
６９Ｂも比較器、７１ないし７４はレジスタ、７６Ａな
いし７９Ａは比較器、７６Ｂないし７９Ｂも比較器、８
１Ａないし８４ＡはＪＫフリップ・フロップ、８１Ｂな
いし８４ＢもＪＫフリップ・フロップ、８５Ａと８５Ｂ
もＪＫフリップ・フロップ、８６Ａと８６Ｂはカウンタ
をそれぞれ示している。

【００２７】図３は印字パルスIIを生成する部分であ
る。レジスタ６１とレジスタ７１は単発印字の場合にお
ける印字パルスIIの立上がり時間と立下がり時間を規定
するものであり、レジスタ６２とレジスタ７２は連続印
字最初の場合における印字パルスIIの立上がり時間と立
下がり時間を規定するものであり、レジスタ６３とレジ
スタ７３は連続印字途中の場合における印字パルスIIの
立上がり時間と立下がり時間を規定するものであり、レ
ジスタ６４とレジスタ７４は連続印字途中の場合におけ
る印字パルスIIの立上がり時間と立下がり時間を規定す
るものである。

【００２８】図３のＡ側の回路部分とＢ側の回路部分の
構成および動作は同じであるので、Ａ側の回路部分につ
いてのみ説明する。カウンタＡトリガ信号が生成される
と、ＪＫフリップ・フロップ８５Ａがセットされ、カウ
ンタ８６Ａがカウントを開始する。カウンタ８６Ａの値
とレジスタ６１の値が等しくなると、比較器６６Ａが
“１”を出力し、ＪＫフリップ・フロップ８１Ａがセッ
トされ、条件１用パルスＡが立ち上がる。カウンタ８６
Ａの値とレジスタ７１の値が等しくなると、比較器７６
Ａが“１”を出力し、ＪＫフリップ・フロップ８１Ａが
リセットされ、条件１用パルスＡが立ち下がる。比較器
７６Ａが“１”を出力すると、ＪＫフリップ・フロップ
８５Ａがリセットされ、カウンタ８６Ａはクリアされ
る。なお、レジスタ６１ないし６４，７１ないし７４の
中で、レジスタ７１の値が最も大きい。

【００２９】カウンタ８６Ａの計数値とレジスタ６２の
値が等しくなると、比較器６７Ａが“１”を出力し、Ｊ
Ｋフリップ・フロップ８２Ａがセットされ、条件２用パ
ルスＡが立ち上がる。カウンタ８６Ａの値とレジスタ７
２の値が等しくなると、比較器７７Ａが“１”を出力
し、ＪＫフリップ・フロップ８２Ａがリセットされ、条
件２用パルスＡが立ち下がる。条件３用パルスＡ，条件
４用パルスＡも同じようにして生成される。

【００３０】図４は本発明のパルス発生部の信号タイミ
ングを示す図である。ディレイＣＫは、印字トリガ・パ
ルスより遅延回路４０の遅延量及びレジスタ４２の値で
定められる分だけ遅れて生成される。タイマ・セレクト
信号は、奇数番目のディレイＣＫ（最初を１番目とす
る）と同期して立ち上がり、偶数番目のディレイＣＫと
同期して立ち下がる。カウンタＡトリガは奇数番目のデ
ィレイＣＫと同期して生成され、カウンタＢトリガは偶
数番目のディレイＣＫと同期して生成される。

【００３１】条件１用パルスＡはカウンタＡトリガが生
成されてからレジスタ６１の値で定まる時間後に立ち上
がり、レジスタ７１の値で定まる時間後に立ち下がる。
条件２用パルスＡはカウンタＡトリガが生成されてから
レジスタ６２の値で定まる時間後に立ち上がり、レジス
タ７２の値で定まる時間後に立ち下がる。条件３用パル
スＡはカウンタＡトリガが生成されてからレジスタ６３
の値で定まる時間後に立ち上がり、レジスタ７３の値で
定まる時間後に立ち下がる。条件４用パルスＡはカウン
タＡトリガが生成されてからレジスタ６４の値で定まる
時間後に立ち上がり、レジスタ７４の値で定まる時間後
に立ち下がる。

【００３２】条件１用パルスＢはカウンタＢトリガが生
成されてからレジスタ６１の値で定まる時間後に立ち上
がり、レジスタ７１の値で定まる時間後に立ち下がる。
条件２用パルスＢはカウンタＢトリガが生成されてから
レジスタ６２の値で定まる時間後に立ち上がり、レジス
タ７２の値で定まる時間後に立ち下がる。条件３用パル
スＢはカウンタＢトリガが生成されてからレジスタ６３
の値で定まる時間後に立ち上がり、レジスタ７３の値で
定まる時間後に立ち下がる。条件４用パルスＢはカウン
タＢトリガが生成されてからレジスタ６４の値で定まる
時間後に立ち上がり、レジスタ７４の値で定まる時間後
に立ち下がる。

【００３３】印字パルスＩ（単発）は、印字トリガから
遅延回路４０の遅延量及びレジスタ４３で定まる時間後
に立ち上がり、ディレイＣＫと同期して立ち下がる。印
字パルスＩ（連続）は、印字トリガから遅延回路４０の
遅延量及びレジスタ４４で定まる時間後に立ち上がり、
ディレイＣＫと同期して立ち下がる。

【００３４】図５は本発明の各ピンの印字パルス出力部
の構成例を示す図である。同図において、８９は印字デ
ータ・バッファ、９０はフリップ・フロップ、９１ない
し９４はゲート、９６ないし９９はセレクタ、１０１な
いし１０４はＡＮＤゲート、１０５はＯＲゲート、１０
６はＮＡＮＤゲート、１０７はＪＫフリップ・フロッ
プ、１０８と１０９はゲート、１１０はＯＲゲート、１
１１は１ピン当たりの印字パルス出力部をそれぞれ示し
ている。

【００３５】印字データ・バッファ８９は、シフトレジ
スタである。図示の印字パルス出力部が第ｉ番目の印字
ピンに対応するものと仮定すると、印字データ・バッフ
ァ８９には、第ｉ番目の印字ピンに対する印字データが
順番に入力される。印字データ・バッファ８９からの出
力信号Ｓ１は前データがあるか否かを示し、出力信号Ｓ
２は現データがあるか否かを示し、出力信号Ｓ３は次デ
ータがあるか否かを示す。信号Ｓ１，Ｓ２，Ｓ３はフリ
ップ・フロップ９０に保持される。ＮＡＮＤゲート１０
６は、出力信号Ｓ２がオンの状態の下でディレイＣＫが
入力されると、パルスを出力する。このパルスが出力さ
れると、フリップ・フロップ９０は、出力信号Ｓ１，Ｓ
２，Ｓ３を取り込む。

【００３６】ゲート９１は条件１が成立しているときに
“１”を出力し、ゲート９２は条件２が成立していると
きに“１”を出力し、ゲート９３は条件３が成立してい
るときに“１”を出力し、ゲート９４は条件４が成立し
ているときに“１”を出力する。条件１は現ドットが単
発ドットであることであり、条件２は現ドットが連続ド
ットの最初であることであり、条件３は現ドットが連続
ドットの途中であることであり、条件４は現ドットが連
続ドットの最終であることである。

【００３７】フリップ・フロップ１０７は、状態ラッチ
用ＣＫが生成されると、パルス・セレクト信号（タイマ
・セレクト信号と同義）を取り込む。フリップ・フロッ
プ１０７の出力がセレクト信号になる。セレクタ９６
は、セレクト信号が“１”の場合には条件１用パルスＡ
を選択し、セレクト信号が“０”の場合には条件１用パ
ルスＢを選択する。その他のセレクタ９７ないし９８
は、セレクタ９６と同様な動作を行う。

【００３８】ＡＮＤゲート１０１はセレクタ９６とゲー
ト９１が両方とも“１”を出力しているときに“１”を
出力する。ＡＮＤゲート１０２，１０３，１０４も同様
な動作を行う。ＡＮＤ回路１０１ないし１０４の出力は
ＯＲ回路１０５に入力される。ＯＲ回路１０５の出力が
印字パルスII（オンタイム信号IIと同義）となる。

【００３９】ゲート１０８は、前データなし且つ現デー
タありを条件として、印字パルスＩ（単発）を出力す
る。ゲート１０９は、前データあり且つ現データありを
条件として、印字パルスＩ（連続）を出力する。ゲート
１０８，１０９の出力はＯＲゲート１１０に入力され、
ＯＲゲート１１０の出力が印字パルスＩになる。

【００４０】図６は本発明の印字パルス出力部の信号タ
イミングを示す図である。同図における最上段の行にお
ける×はドット印字無データを示し、○はドット印字有
データを示す。○の上部の数字は、ドット印字有データ
の通番を示す。ディレイＣＫは、印字トリガよりも遅延
回路４０及びレジスタ４２で定められる時間だけ遅延し
ている。最上段の行に示すようなドット列が印字データ
・バッファ８９に入力されると、印字データ・バッファ
８９から出力される信号Ｓ１，Ｓ２，Ｓ３（前データ，
現データ，次データにそれぞれ対応）は図示のように変
化する。

【００４１】信号Ｓ２とディレイＣＫのＮＡＮＤを取る
と、その結果が状態ラッチ用ＣＫとなる。状態ラッチ用
ＣＫが生成されると、タイマ・セレクト信号がフリップ
・フロップ１０７に取り込まれる。フリップ・フロップ
１０７の出力がセレクト信号となる。条件１は、次デー
タなし，現データあり，前データなしを条件にしてＨレ
ベル（論理１）になる。条件２は、次データあり，現デ
ータあり，前データなしを条件にしてＨレベルになる。
条件３は、次データあり，現データあり，前データあり
を条件にしてＨレベルになる。条件４は、次データな
し，現データあり，前データありを条件にしてＨレベル
になる。

【００４２】第１番目の印字パルスＩ（数字１が付加さ
れた印字パルスＩ）は、２番目の印字トリガ（左端の印
字トリガは第１番目）に基づいて生成される。第１番目
の印字パルスIIは、第２番目のディレイＣＫを基準とす
る時間がレジスタ６１の値と等しくなった時に生成され
る。第２番目の印字パルスＩ（数字２が付加された印字
パルスＩ）は、４番目の印字トリガに基づいて生成され
る。第２番目の印字パルスIIは、第４番目のディレイＣ
Ｋを基準とする時間がレジスタ６２の値と等しくなった
時に生成される。

【００４３】第３番目の印字パルスＩ（数字３が付加さ
れた印字パルスＩ）は、５番目の印字トリガに基づいて
生成される。第３番目の印字パルスIIは、第５番目のデ
ィレイＣＫを基準とする時間がレジスタ６３の値と等し
くなった時に生成される。第４番目の印字パルスＩ（数
字４が付加された印字パルスＩ）は、６番目の印字トリ
ガに基づいて生成される。第４番目の印字パルスIIは、
第６番目のディレイＣＫを基準とする時間がレジスタ６
４の値と等しくなった時に生成される。

【００４４】第５番目の印字パルスＩ（数字５が付加さ
れた印字パルスＩ）は、８番目の印字トリガに基づいて
生成される。第５番目の印字パルスIIは、第８番目のデ
ィレイＣＫを基準とする時間がレジスタ６１の値と等し
くなった時に生成される。

【００４５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、２つのタイマがそれぞれ印字周期の２倍まで
計数可能であるため、印字条件の差異により、タイミン
グが印字周期以上異なっても対応可能である。したがっ
て、例えば２４ピン４列千鳥ヘッドの場合、２４個のタ
イマを４個（２個×２）に削減することが可能になり、
回路規模の縮小が図れるため、ゲート・アレイのサイズ
を数ランク下げる等のコスト・ダウンが可能となる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明のパルス発生部の構成例を示す図であ
る。

【図３】本発明のパルス発生部の構成例（続き）を示す
図である。

【図４】本発明のパルス発生部の信号タイミングを示す
図である。

【図５】本発明の各ピンの印字パルス出力部の構成例を
示す図である。

【図６】本発明の印字パルス出力部の信号タイミングを
示す図である。

【図７】プリンタ全体の制御ブロックを示す図である。

【図８】圧電プリンタにおける各種信号を示す図であ
る。

【図９】圧電ヘッドを説明する図である。

【図１０】従来回路構成例を示す図である。

【符号の説明】

６１ないし６４ レジスタ ６６Ａないし６９Ａ 比較器 ６６Ｂないし６９Ｂ 比較器 ７１ないし７４ レジスタ ７６Ａないし７９Ａ 比較器 ７６Ｂないし７９Ｂ 比較器 ８１Ａないし８４Ａ ＪＫフリップ・フロップ ８１Ｂないし８４Ｂ ＪＫフリップ・フロップ ８５Ａと８５Ｂ ＪＫフリップ・フロップ ８６Ａと８６Ｂ カウンタ ９１ないし９４ ゲート ９６ないし９９ セレクタ １０１ないし１０４ ＡＮＤゲート １０６ ゲート １０７ フリップ・フロップ １０８ないし１１０ ゲート １１１ １ピン当たりの印字パルス出力
部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数個の印字ピンを有する印字ヘッド
   と、 印字ピンを駆動させる際に、オンタイム信号Ｉとオンタ
   イム信号IIを出力する印字ヘッド制御部と、 オンタイム信号Ｉが出力された時には、印字ピン駆動信
   号を立ち上げ、オンタイム信号IIが出力された時には、
   印字ピン駆動信号を立ち下げる印字ヘッド・ドライバと
   を具備するプリンタ装置における印字ヘッド制御方式で
   あって、 印字ヘッド制御部は、 パルス発生部と、 各印字ピン毎の印字パルス出力部とを有し、 パルス発生部は、 印字トリガ・クロックを遅延させる遅延回路と、 ２個のカウンタと、 遅延回路から遅延クロックが出力される度にタイマ・セ
   レクト信号の論理値を切り換え、奇数番目の遅延クロッ
   クに同期してＡ側のカウンタを起動し、偶数番目の遅延
   クロックに同期してＢ側のカウンタを起動する切換回路
   と、 ４個のＡ側の出力端子と、４個のＢ側の出力端子とを有
   し、Ａ側のカウンタの値がＮ_i （ｉ＝１，…，４）にな
   った時にはＡ側の第ｉ番目の出力端子に条件パルスを出
   力し、Ｂ側のカウンタの値がＮ_i になった時にはＢ側の
   第ｉ番目の出力端子に条件パルスを出力する条件パルス
   生成回路とを有し、 各印字ピン毎の印字パルス出力部は、 ドット印字ありの状態の下において遅延クロックが生成
   された時に、タイマ・セレクト信号を取り込むセレクト
   信号記憶手段と、 セレクト信号記憶手段から出力されるセレクト信号が一
   方の論理値のときにはＡ側の条件パルス・グループを選
   択し、セレクト信号が他方の論理値のときにはＢ側の条
   件パルス・グループを選択するグループ選択手段と、 選択された条件パルス・グループの中から、印字条件に
   基づいて１個の条件パルスを選択し、選択された条件パ
   ルスをオンタイム信号IIとして出力する条件パルス選択
   手段とを有することを特徴とする印字ヘッド制御方式。