JPH04835B2 - - Google Patents
Info
- Publication number
- JPH04835B2 JPH04835B2 JP2701982A JP2701982A JPH04835B2 JP H04835 B2 JPH04835 B2 JP H04835B2 JP 2701982 A JP2701982 A JP 2701982A JP 2701982 A JP2701982 A JP 2701982A JP H04835 B2 JPH04835 B2 JP H04835B2
- Authority
- JP
- Japan
- Prior art keywords
- printing
- signal
- data
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000005284 excitation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/485—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
- B41J2/505—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements
- B41J2/5056—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements using dot arrays providing selective dot disposition modes, e.g. different dot densities for high speed and high-quality printing, array line selections for multi-pass printing, or dot shifts for character inclination
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
この発明は、ドツトマトリクス方式のシリアル
プリンタにおける印字制御装置に関する。
プリンタにおける印字制御装置に関する。
例えばワイヤドツトマトリクス方式のインパク
トシリアルプリンタにおいては、印字速度を上げ
るために、第１図Ａに示すような文字パターンか
ら第１図Ｂに示すような文字パターン構成とし、
同一ピンを連続して打つことがないようにし、間
引いた形で印字するようにしている。
トシリアルプリンタにおいては、印字速度を上げ
るために、第１図Ａに示すような文字パターンか
ら第１図Ｂに示すような文字パターン構成とし、
同一ピンを連続して打つことがないようにし、間
引いた形で印字するようにしている。
第１図Ａのパターンの印字の場合のタイミング
チヤートは第２図Ａに、また第１図Ｂのパターン
の印字の場合のタイミングチヤートは第２図Ｂに
示されている。第２図Ａ，Ｂにおいて信号FIOは
印字ヘツドの励磁信号であり、各印字ピンのデー
タ信号Ｄ０，Ｄ１，…，Ｄ７，…のゲート信号と
して機能するものである。そして、データ信号と
励磁信号が共にロウレベル状態で印字ピンの駆動
素子が励磁される。第２図Ａ，Ｂでは第７ピンの
データ信号Ｄ７の場合が示されており、データ信
号Ｄ７がロウレベルとなつている時間が第７ピン
の励磁時間幅Ｔ１となる。また、励磁信号FIOの
周期は第２図Ａの場合にはＴであるが第２図Ｂの
場合にはＴ／２であり、２倍の印字速度で印字で
きることを示している。
チヤートは第２図Ａに、また第１図Ｂのパターン
の印字の場合のタイミングチヤートは第２図Ｂに
示されている。第２図Ａ，Ｂにおいて信号FIOは
印字ヘツドの励磁信号であり、各印字ピンのデー
タ信号Ｄ０，Ｄ１，…，Ｄ７，…のゲート信号と
して機能するものである。そして、データ信号と
励磁信号が共にロウレベル状態で印字ピンの駆動
素子が励磁される。第２図Ａ，Ｂでは第７ピンの
データ信号Ｄ７の場合が示されており、データ信
号Ｄ７がロウレベルとなつている時間が第７ピン
の励磁時間幅Ｔ１となる。また、励磁信号FIOの
周期は第２図Ａの場合にはＴであるが第２図Ｂの
場合にはＴ／２であり、２倍の印字速度で印字で
きることを示している。
しかしながら、第３図に示すように、各種印字
ヘツドの特性により、印字ピンの駆動素子の励磁
時間幅Ｔ１が周期Ｔの1/2を越えるものの場合に
ついては、例えばデータ信号Dn，Dmに示すよう
にロウレベルとなるタイミングが異なる励磁時間
に重なりが生じるため、従来の方式では１つの励
磁信号では各印字ピンに対する励磁の同期を取る
ことができなかつた。すなわち、前の列の印字を
終了する前に次の印字データが来てしまう。この
ため、通常の印字速度の２倍の印字速度で間引い
て印字を行なうことができなかつた。
ヘツドの特性により、印字ピンの駆動素子の励磁
時間幅Ｔ１が周期Ｔの1/2を越えるものの場合に
ついては、例えばデータ信号Dn，Dmに示すよう
にロウレベルとなるタイミングが異なる励磁時間
に重なりが生じるため、従来の方式では１つの励
磁信号では各印字ピンに対する励磁の同期を取る
ことができなかつた。すなわち、前の列の印字を
終了する前に次の印字データが来てしまう。この
ため、通常の印字速度の２倍の印字速度で間引い
て印字を行なうことができなかつた。
この発明は上記のような事情に鑑みてなされた
もので、ドツトマトリクス方式のシリアルプリン
タにおいて、印字素子に対する駆動時間が印字ヘ
ツドの周期の1/2を越える場合にも間引き印字に
より通常の印字速度の倍の速度で印字を行なうこ
とができる印字制御装置を提供することを目的と
する。
もので、ドツトマトリクス方式のシリアルプリン
タにおいて、印字素子に対する駆動時間が印字ヘ
ツドの周期の1/2を越える場合にも間引き印字に
より通常の印字速度の倍の速度で印字を行なうこ
とができる印字制御装置を提供することを目的と
する。
以下、図面を参照してこの発明の一実施例を説
明する。第４図はこの発明の一実施例の概略構成
図である。図中、１はマイクロプロセツサで、こ
のシリアルプリンタ全体の制御を行なう機能を持
つている。２はプログラマブルカウンタで、マイ
クロプロセツサ１により初期カウントデータが供
給されるようになつており、印字可能状態を示す
信号PENがハイレベルになるとクロツク信号
CLKにおけるパルスを所定数カウントした後こ
の実施例の場合T2時間後に、出力信号CTOをハ
イレベルにするようになつている。３もプログラ
マブルカウンタで、マイクロプロセツサ１により
初期カウントデータが供給されるようになつてお
り、信号CT０がハイレベルになると、クロツク
信号CLKにおけるパルスを所定数カウントした
後、この実施例の場合T3時間後に出力信号CT１
に、ロウレベルとなるパルス（以下、負パルスと
いう）を発生するようになつている。４もプログ
ラマブルカウンタであり、印字可能状態を示す信
号PENがハイレベルになると、クロツク信号
CLKにおけるパルスを所定数カウントした後、
この実施例ではT3時間後に出力信号CT２にロウ
レベルとなるパルス（以下、負パルスという）を
発生するようになつている。５は第１ラツチ回路
で、マイクロプロセツサ１から順次出力される印
字パターンの縦１列分の印字データが、マイクロ
プロセツサ１から出力される信号SETによりラ
ツチされるようになつている。６は第２ラツチ回
路で、第１ラツチ回路５から出力されるデータが
信号CT１における負パルスでラツチされるよう
になつている。７はモノステーブルで、信号CT
２におけるロウレベルとなるパルスに同期して少
なくともT3時間以上励磁信号FIOをロウレベル
とする機能を持つている。８1，８2，…はそれぞ
れNOR回路で、NOR回路８1には第１および第
２ラツチ回路の出力データにおける１ビツト目の
データ信号Ｒ１１およびＲ２１が入力されるよう
になつている。NOR回路８2には２ビツト目のデ
ータ信号Ｒ１２およびＲ２２が入力されるように
なつており、以下のNOR回路も同様になつてい
る。９1，９2…は、ゲート回路で、ゲート回路９
１はNOR回路８1の出力信号および励磁信号FIOが
共にロウレベルの状態で、出力信号Ｄ１０をロウ
レベル状態にする機能を持つている。ゲート回路
９2はNOR回路８2の出力信号および励磁信号FIO
が共にロウレベルの状態で、出力信号Ｄ２０をロ
ウレベル状態にする機能を持つており、以下のゲ
ート回路も同様な機能を持つている。信号Ｄ１
０，Ｄ２０，…は第１、第２、…の印字ピンに対
する励磁時間幅を決める信号であり、ロウレベル
の状態で励磁状態としている。
明する。第４図はこの発明の一実施例の概略構成
図である。図中、１はマイクロプロセツサで、こ
のシリアルプリンタ全体の制御を行なう機能を持
つている。２はプログラマブルカウンタで、マイ
クロプロセツサ１により初期カウントデータが供
給されるようになつており、印字可能状態を示す
信号PENがハイレベルになるとクロツク信号
CLKにおけるパルスを所定数カウントした後こ
の実施例の場合T2時間後に、出力信号CTOをハ
イレベルにするようになつている。３もプログラ
マブルカウンタで、マイクロプロセツサ１により
初期カウントデータが供給されるようになつてお
り、信号CT０がハイレベルになると、クロツク
信号CLKにおけるパルスを所定数カウントした
後、この実施例の場合T3時間後に出力信号CT１
に、ロウレベルとなるパルス（以下、負パルスと
いう）を発生するようになつている。４もプログ
ラマブルカウンタであり、印字可能状態を示す信
号PENがハイレベルになると、クロツク信号
CLKにおけるパルスを所定数カウントした後、
この実施例ではT3時間後に出力信号CT２にロウ
レベルとなるパルス（以下、負パルスという）を
発生するようになつている。５は第１ラツチ回路
で、マイクロプロセツサ１から順次出力される印
字パターンの縦１列分の印字データが、マイクロ
プロセツサ１から出力される信号SETによりラ
ツチされるようになつている。６は第２ラツチ回
路で、第１ラツチ回路５から出力されるデータが
信号CT１における負パルスでラツチされるよう
になつている。７はモノステーブルで、信号CT
２におけるロウレベルとなるパルスに同期して少
なくともT3時間以上励磁信号FIOをロウレベル
とする機能を持つている。８1，８2，…はそれぞ
れNOR回路で、NOR回路８1には第１および第
２ラツチ回路の出力データにおける１ビツト目の
データ信号Ｒ１１およびＲ２１が入力されるよう
になつている。NOR回路８2には２ビツト目のデ
ータ信号Ｒ１２およびＲ２２が入力されるように
なつており、以下のNOR回路も同様になつてい
る。９1，９2…は、ゲート回路で、ゲート回路９
１はNOR回路８1の出力信号および励磁信号FIOが
共にロウレベルの状態で、出力信号Ｄ１０をロウ
レベル状態にする機能を持つている。ゲート回路
９2はNOR回路８2の出力信号および励磁信号FIO
が共にロウレベルの状態で、出力信号Ｄ２０をロ
ウレベル状態にする機能を持つており、以下のゲ
ート回路も同様な機能を持つている。信号Ｄ１
０，Ｄ２０，…は第１、第２、…の印字ピンに対
する励磁時間幅を決める信号であり、ロウレベル
の状態で励磁状態としている。
次に、上記実施例の動作を第５図のタイミング
チヤートを用いて説明する。印字ヘツドが載され
たキヤリツジの移動速度が定速とな字可能状態に
なると、信号PENがハイとなる。また、クロツ
ク信号CLKは常時出力されている。そこで、カ
ウンタ２は、信号PENがハイレベルになつてか
らT2時間後に出力信号CT０をハイレベルにす
る。信号PENがハイレベルになると、カウンタ
４はカウント動作を開始してT3時間後に、出力
信号CT２に負パルスを発生させる。また、信号
CT０がハイレベルになつたのに同期して、カウ
ンタ３はカウント動作を開始してT3時間後に出
力信号CT１に負パルスを発生させる。また、マ
イクロプロセツサ１は信号CT２における負パル
スを受ける毎に、信号SETを出力する。
チヤートを用いて説明する。印字ヘツドが載され
たキヤリツジの移動速度が定速とな字可能状態に
なると、信号PENがハイとなる。また、クロツ
ク信号CLKは常時出力されている。そこで、カ
ウンタ２は、信号PENがハイレベルになつてか
らT2時間後に出力信号CT０をハイレベルにす
る。信号PENがハイレベルになると、カウンタ
４はカウント動作を開始してT3時間後に、出力
信号CT２に負パルスを発生させる。また、信号
CT０がハイレベルになつたのに同期して、カウ
ンタ３はカウント動作を開始してT3時間後に出
力信号CT１に負パルスを発生させる。また、マ
イクロプロセツサ１は信号CT２における負パル
スを受ける毎に、信号SETを出力する。
この信号SETにより、第１ラツチ回路５にマ
イクロプロセツサ１の出力印字データ（第４図の
タイミングチヤートでは例えばデータ１）がラツ
チされる。また、信号SETより略T2時間遅れた
信号CT１における負パルスにより、第２ラツチ
回路６には第１ラツチ回路５にラツチされたデー
タが、ラツチされる。そして、この動作と同様な
動作がくり返される。すなわち、第１ラツチ回路
５に印字データ１，２，３…がラツチされるとす
ると、第２ラツチ回路６には第１ラツチ回路５に
ラツチされたデータ１，２，…が略T2時間遅れ
てラツチされることになる。
イクロプロセツサ１の出力印字データ（第４図の
タイミングチヤートでは例えばデータ１）がラツ
チされる。また、信号SETより略T2時間遅れた
信号CT１における負パルスにより、第２ラツチ
回路６には第１ラツチ回路５にラツチされたデー
タが、ラツチされる。そして、この動作と同様な
動作がくり返される。すなわち、第１ラツチ回路
５に印字データ１，２，３…がラツチされるとす
ると、第２ラツチ回路６には第１ラツチ回路５に
ラツチされたデータ１，２，…が略T2時間遅れ
てラツチされることになる。
したがつて、例えばデータ１の第１ピンに対す
るデータが“１”である場合には、第１ラツチ回
路５の１ビツト目のデータ信号Ｒ１１がT3時間
ハイレベルとなり、また第２ラツチ回路６の１ビ
ツト目のデータ信号Ｒ２１はT2時間ずれてハイ
レベルとなる。このため、NOR回路８1の出力信
号はT2＋T3時間ロウレベルとなる。一方、励磁
信号FIOは、信号CT２の負パルスによりロウレ
ベル状態とされている。そこで、ゲート９1の出
力信号は第１ピンに対する印字データが“１”の
とき、信号CT２の負パルスに同期して、T2＋
T3時間ロウレベルにされる。したがつて、同期
Ｔの1/2を越えて印字ピンに対する駆動素子の励
磁を行なうことができる。
るデータが“１”である場合には、第１ラツチ回
路５の１ビツト目のデータ信号Ｒ１１がT3時間
ハイレベルとなり、また第２ラツチ回路６の１ビ
ツト目のデータ信号Ｒ２１はT2時間ずれてハイ
レベルとなる。このため、NOR回路８1の出力信
号はT2＋T3時間ロウレベルとなる。一方、励磁
信号FIOは、信号CT２の負パルスによりロウレ
ベル状態とされている。そこで、ゲート９1の出
力信号は第１ピンに対する印字データが“１”の
とき、信号CT２の負パルスに同期して、T2＋
T3時間ロウレベルにされる。したがつて、同期
Ｔの1/2を越えて印字ピンに対する駆動素子の励
磁を行なうことができる。
また、第２ピンに対する印字データが“１”で
ある場合上記同様にして、データ１に対する負パ
ルスの次の負パルスに同期して、出力信号Ｄ２０
はT2＋T3時間ロウレベルにされる。このため、
信号Ｄ１０とＤ２０の間で、データ１とデータ２
においてT2時間ロウレベルとなる重なり時間が
生じているが、データに途切れがなく正確に第１
図Ｂに示すようなパターンの印字を行なうことが
できる。
ある場合上記同様にして、データ１に対する負パ
ルスの次の負パルスに同期して、出力信号Ｄ２０
はT2＋T3時間ロウレベルにされる。このため、
信号Ｄ１０とＤ２０の間で、データ１とデータ２
においてT2時間ロウレベルとなる重なり時間が
生じているが、データに途切れがなく正確に第１
図Ｂに示すようなパターンの印字を行なうことが
できる。
すなわち、この実施例は、第１および第２の２
個のラツチ回路５，６を用いて印字データを次の
印字データが出力されるタイミングよりも長い期
間保持し、その保持期間中、印字素子駆動信号を
発生するように構成したものであり、第１および
第２の２個のラツチ回路５，６のラツチタイミン
グがずれているので、そのずれの期間分だけ同一
印字データが長い期間ラツチされる。このため、
その印字データが例えば“１”の印字指定データ
の場合には、第１のラツチ回路５のラツチ出力が
“１”から“０”に変化しても、その時点からラ
ツチタイミングのずれの期間分（T2）だけ遅れ
て第２のラツチ回路６のラツチ出力が“１”から
“０”に変化される。したがつて、“１”の印字デ
ータを印字するための駆動信号は、次に入力され
る印字データに影響される事なく、印字データの
発生時間間隔（T3）よりも長い期間中発生され
る。このように、各印字素子への駆動信号は印字
データにおける対応するビツトデータの値にした
がつてそれぞれ生成され、しかも“１”のデータ
を印字するための駆動信号は印字データの発生時
間間隔（T3）よりも長い期間中発生される。し
たがつて、印字素子に対する駆動時間が印字ヘツ
ドの周期の1/2を越える場合においても、連続し
た“１”の印字データを第２図Ｂに示したような
パターン、つまり“１”、“０”、“１”、“０”の印
字データに間引くことによつて、その間引きパタ
ーンの印字データを通常の印字速度の倍の速度で
印字することが可能となる。
個のラツチ回路５，６を用いて印字データを次の
印字データが出力されるタイミングよりも長い期
間保持し、その保持期間中、印字素子駆動信号を
発生するように構成したものであり、第１および
第２の２個のラツチ回路５，６のラツチタイミン
グがずれているので、そのずれの期間分だけ同一
印字データが長い期間ラツチされる。このため、
その印字データが例えば“１”の印字指定データ
の場合には、第１のラツチ回路５のラツチ出力が
“１”から“０”に変化しても、その時点からラ
ツチタイミングのずれの期間分（T2）だけ遅れ
て第２のラツチ回路６のラツチ出力が“１”から
“０”に変化される。したがつて、“１”の印字デ
ータを印字するための駆動信号は、次に入力され
る印字データに影響される事なく、印字データの
発生時間間隔（T3）よりも長い期間中発生され
る。このように、各印字素子への駆動信号は印字
データにおける対応するビツトデータの値にした
がつてそれぞれ生成され、しかも“１”のデータ
を印字するための駆動信号は印字データの発生時
間間隔（T3）よりも長い期間中発生される。し
たがつて、印字素子に対する駆動時間が印字ヘツ
ドの周期の1/2を越える場合においても、連続し
た“１”の印字データを第２図Ｂに示したような
パターン、つまり“１”、“０”、“１”、“０”の印
字データに間引くことによつて、その間引きパタ
ーンの印字データを通常の印字速度の倍の速度で
印字することが可能となる。
なお、上記実施例では、ドツトマトリクス方式
のインパクトシリアルプリンタについて述べてき
たが、ドツトマトリクス方式のノンインパクトシ
リアルプリンタについても本願は適用できる。す
なわち、出力信号Ｄ１０，Ｄ２０，…を励磁式の
印字ピン以外の他の印字素子に対する駆動信号と
して適用することにより適用できる。また、上記
実施例におけるT2時間を“０”に設定すること
により、第１図Ａのパターンの印字も行なうこと
ができる。
のインパクトシリアルプリンタについて述べてき
たが、ドツトマトリクス方式のノンインパクトシ
リアルプリンタについても本願は適用できる。す
なわち、出力信号Ｄ１０，Ｄ２０，…を励磁式の
印字ピン以外の他の印字素子に対する駆動信号と
して適用することにより適用できる。また、上記
実施例におけるT2時間を“０”に設定すること
により、第１図Ａのパターンの印字も行なうこと
ができる。
以上述べたようにこの発明によれば、ドツトマ
トリクス方式のシリアルプリンタにおいて、印字
素子に対する駆動時間が印字ヘツドの周期の1/2
を越える場合にも間引き印字により通常の印字速
度の倍の速度で印字を行なうことができる印字制
御方式を提供することができる。
トリクス方式のシリアルプリンタにおいて、印字
素子に対する駆動時間が印字ヘツドの周期の1/2
を越える場合にも間引き印字により通常の印字速
度の倍の速度で印字を行なうことができる印字制
御方式を提供することができる。
第１図Ａは通常の印字パターンを示す図、第１
図Ｂは間引き印字の印字パターンを示す図、第２
図Ａは従来方式で第１図Ａのパターンを印字する
場合のタイミングチヤート、第２図Ｂは従来方式
で第１図Ｂのパターンを印字する場合のタイミン
グチヤート、第３図は第１図Ｂのパターンを従来
方式では印字できないことを示すためのタイミン
グチヤート、第４図はこの発明の一実施例の概略
構成図、第５図は同実施例における間引き印字を
行なう場合のタイミングチヤートである。 １……マイクロプロセツサ、２，３，４……プ
ログラマブルカウンタ、５……第１ラツチ回路、
６……第２ラツチ回路、７……モノステーブル、
８1，８2……ノア回路、９1，９2……ゲート。
図Ｂは間引き印字の印字パターンを示す図、第２
図Ａは従来方式で第１図Ａのパターンを印字する
場合のタイミングチヤート、第２図Ｂは従来方式
で第１図Ｂのパターンを印字する場合のタイミン
グチヤート、第３図は第１図Ｂのパターンを従来
方式では印字できないことを示すためのタイミン
グチヤート、第４図はこの発明の一実施例の概略
構成図、第５図は同実施例における間引き印字を
行なう場合のタイミングチヤートである。 １……マイクロプロセツサ、２，３，４……プ
ログラマブルカウンタ、５……第１ラツチ回路、
６……第２ラツチ回路、７……モノステーブル、
８1，８2……ノア回路、９1，９2……ゲート。
Claims (1)
- １ ドツトマトリクス方式のシリアルプリンタに
おいて、所定時間間隔で順次発生される印字デー
タが入力され、その印字データをその発生タイミ
ングに同期したタイミングでラツチして出力する
第１のラツチ回路と、この第１のラツチ回路から
の出力データを前記第１のラツチ回路のラツチタ
イミングよりも所定期間遅れたタイミングでラツ
チして出力する第２のラツチ回路と、前記第１お
よび第２のラツチ回路の出力データにおける対応
するビツトデータが各々に入力され、それら入力
されたビツトデータの少なくとも一方が印字指定
のデータの際にそれぞれ対応する印字素子への駆
動信号を発生する複数の出力回路とを具備するこ
とを特徴とする印字制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027019A JPS58145463A (ja) | 1982-02-22 | 1982-02-22 | 印字制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027019A JPS58145463A (ja) | 1982-02-22 | 1982-02-22 | 印字制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58145463A JPS58145463A (ja) | 1983-08-30 |
| JPH04835B2 true JPH04835B2 (ja) | 1992-01-08 |
Family
ID=12209373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027019A Granted JPS58145463A (ja) | 1982-02-22 | 1982-02-22 | 印字制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145463A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116464A (ja) * | 1983-11-30 | 1985-06-22 | Toshiba Corp | プリンタ |
| JPH07102715B2 (ja) * | 1988-05-30 | 1995-11-08 | 沖電気工業株式会社 | プリンタ |
| JPH02143874A (ja) * | 1988-09-16 | 1990-06-01 | Ncr Corp | ドツトプリンタの印字制御装置 |
| JP2647226B2 (ja) * | 1990-03-23 | 1997-08-27 | 沖電気工業株式会社 | ドットパターン圧縮方法及び伸長方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5276973U (ja) * | 1975-12-08 | 1977-06-08 | ||
| JPS55154009A (en) * | 1979-05-21 | 1980-12-01 | Yutaka Fukuda | Elongation responsive electric cord |
| JPS5717007U (ja) * | 1980-07-03 | 1982-01-28 |
-
1982
- 1982-02-22 JP JP57027019A patent/JPS58145463A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58145463A (ja) | 1983-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04835B2 (ja) | ||
| EP0098375B1 (en) | Compensation circuit for multiple speed printer | |
| JPS6121011B2 (ja) | ||
| EP0303124B1 (en) | Control for enabling flight timing of hammers during printing | |
| JPS6220035B2 (ja) | ||
| JPS60110461A (ja) | 両方向に印字するマトリクス印字装置における印字ずれを低減する方法および装置 | |
| JPS62286752A (ja) | ドツトプリンタにおける文字パタ−ン変更回路 | |
| JPH02214673A (ja) | 熱履歴制御ｌｓｉ | |
| JPS61241170A (ja) | サ−マルシリアルプリンタの駆動制御方式 | |
| JPH0223411Y2 (ja) | ||
| JP3049857B2 (ja) | ワイヤドット式プリントヘッドの駆動制御装置 | |
| JP2817221B2 (ja) | サーマルプリンタの印字方法 | |
| JP3100782B2 (ja) | ドット印字ヘッドの駆動制御装置 | |
| JPS61167268A (ja) | サ−マルヘツド用ドライバ−ｉｃ | |
| JPS61225065A (ja) | ワイヤドツトマトリツクスプリンタの印字方式 | |
| JPH0441261A (ja) | 印字ヘッド制御装置 | |
| JPH0444868A (ja) | 印字ヘッド制御装置 | |
| JPH01157864A (ja) | 印字装置のドットヘッド駆動回路 | |
| JPS6228249A (ja) | ドツトプリンタ | |
| JPS60183163A (ja) | ドツトプリンタの文字ピツチ可変制御方式 | |
| JPH04146158A (ja) | 印字制御回路 | |
| JPH0379371A (ja) | 印字制御回路 | |
| JPH04163166A (ja) | プリンタの印字方式 | |
| JPH01301339A (ja) | 中間調感熱記録方式 | |
| JPH05185658A (ja) | シフトパルス発生回路及びそれを用いたドットマトリックスインパクトプリンタのヘッド駆動回路 |