JPH059707Y2 - - Google Patents
Info
- Publication number
- JPH059707Y2 JPH059707Y2 JP19325184U JP19325184U JPH059707Y2 JP H059707 Y2 JPH059707 Y2 JP H059707Y2 JP 19325184 U JP19325184 U JP 19325184U JP 19325184 U JP19325184 U JP 19325184U JP H059707 Y2 JPH059707 Y2 JP H059707Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- insulating film
- drain
- gate
- bypass line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 36
- 239000000758 substrate Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はマトリクス状の表示セグメントを有す
る表示装置に関する。[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to a display device having display segments in a matrix.
(ロ) 従来技術
マトリクス状の表示セグメントを有する表示装
置としては、日経エレクトロニクス1984年1月2
日号の記事「文書と画像表示をねらうフラツト・
パネル・デイスプレイ」に開示されている様に液
晶表示器を用いたもの、エレクトロ・ルミネツセ
ンス表示器を用いたもの、等各種の表示装置が存
在するが、現在は低消費電力大容量化が可能であ
る点で液晶表示器の将来性が高く評価されてい
る。(b) Prior art As a display device having matrix-like display segments, Nikkei Electronics January 2, 1984
Article in the issue of “Flats for displaying documents and images”
There are various types of display devices, such as those using liquid crystal displays and those using electroluminescent displays, as disclosed in ``Panel Displays'', but currently, it is possible to reduce power consumption and increase capacity. In some respects, the future potential of liquid crystal displays is highly evaluated.
斯様な従来の液晶表示装置の平面図を第2図a
に示し、同図bにその−線断面図を示す。こ
れ等の図に於いて、10は第1のガラス基板、1
1は第1のガラス基板10上に窒素シリコンから
なる絶縁膜12を介して行列配置され、マトリク
スセグメントを構成するITOからなる透明電極。
13…は上記透明電極11,11…間隙を縦方向
に複数本並列配置したアモルフアスシリコン膜で
あり、絶縁膜12上に設けられている。14…は
各アモルフアスシリコン膜13…の左側辺上に絶
縁膜12を介して一部重畳した状態で縦方向に複
数本並列配置されたアルミニウム膜からなるドレ
インラインである。15,15…は各アモルフア
スシリコン膜13…の右側辺上に絶縁膜12を介
して一部重畳した状態で各透明電極11,11…
に対応配置されたアルミニウム膜からなるソース
電極であり、その右側辺は各透明電極11,11
…の左下端部と接続されている。16…は上記透
明電極11,11…間隙位置を横方向に複数本並
列配置されて上記第1のガラス基板10と絶縁膜
12との間に形成された金とクロムの2層膜から
なるゲートラインであり、該ライン16…には上
記各ソース電極15…とドレインライン14…と
の間隙位置のアモルフアスシリコン膜13…下の
ゲート電極17…が一体に形成されている。即
ち、図中Dで示すドレインライン14…箇所のド
レイン電極と、Sで示すソース電極15…と、G
で示すゲート電極17…と、これ等電極D,S,
Gに結合しているアモルフアスシリコン膜13…
箇所とに依つて薄膜FETからなるスイツチング
トランジスタが構成されており、各透明電極1
1,11…は夫々に対応したこのスイツチングト
ランジスタを介してドレインライン14…に接続
されるのである。18は上記各透明電極11,1
1…及びドレインライン14…を一面に被覆した
配向膜である。 A plan view of such a conventional liquid crystal display device is shown in Figure 2a.
Figure b shows a sectional view taken along the - line. In these figures, 10 is the first glass substrate;
Reference numeral 1 designates transparent electrodes made of ITO that are arranged in rows and columns on a first glass substrate 10 with an insulating film 12 made of nitrogen silicon interposed therebetween, and constitute matrix segments.
13 is an amorphous silicon film in which a plurality of transparent electrodes 11, 11, . 14 is a drain line made of a plurality of aluminum films arranged vertically in parallel on the left side of each amorphous silicon film 13 with the insulating film 12 interposed therebetween, partially overlapping the same. 15, 15... are the respective transparent electrodes 11, 11... which are partially overlapped on the right side of each amorphous silicon film 13... with the insulating film 12 interposed therebetween.
A source electrode made of an aluminum film arranged correspondingly to the transparent electrodes 11, 11 on the right side
It is connected to the lower left end of... 16 denotes a gate made of a two-layer film of gold and chromium, which is formed between the first glass substrate 10 and the insulating film 12 by arranging a plurality of transparent electrodes 11, 11 in parallel in the lateral direction with respect to the gap position. The gate electrodes 17 below the amorphous silicon films 13 are formed integrally with the lines 16 in the gaps between the source electrodes 15 and the drain lines 14. That is, the drain line 14 indicated by D in the figure...the drain electrode, the source electrode 15 indicated by S, and the G
The gate electrode 17 shown as . . . and these electrodes D, S,
Amorphous silicon film 13 bonded to G...
A switching transistor consisting of a thin film FET is constructed depending on the location, and each transparent electrode 1
1, 11... are connected to the drain lines 14... through the corresponding switching transistors. 18 is each of the above transparent electrodes 11, 1
1... and drain lines 14... are all covered with an alignment film.
一方、20は第2のガラス基板であり、その下
面、即ち第1のガラス基板10と対向する面には
一面に共通電極21、配向膜28が順次形成され
ている。 On the other hand, 20 is a second glass substrate, and a common electrode 21 and an alignment film 28 are sequentially formed on the lower surface thereof, that is, the surface facing the first glass substrate 10.
3は上記両基板10、20間に封入された液晶
物質であり、各マトリクスセグメント毎に上記ス
イツチングトランジスタがONする事に依つて電
圧が印加される第1のガラス基板10の透明電極
11箇所の液晶物質5が電器光学効果を引き起こ
す事となる。 Reference numeral 3 denotes a liquid crystal substance sealed between the substrates 10 and 20, and 11 transparent electrodes on the first glass substrate 10 to which a voltage is applied when the switching transistor turns on for each matrix segment. The liquid crystal substance 5 causes an electro-optic effect.
而して、上述の如き表示装置は5万個もの多数
の表示セグメントが設けられるので、このセグメ
ント寸法が120μm×120μm程度、各電極配線1
4,16,…の線巾が30μm程度となる微細構造
をもつものであるので、その製造プロセス中にゴ
ミの付着、あるいはマスタの欠陥、又はレジスト
内の気泡等に起因して各電極配線14,16,…
に断線事故が生じやすいという欠点があつた。 Since the above-mentioned display device is provided with as many as 50,000 display segments, the dimensions of these segments are approximately 120 μm x 120 μm, and each electrode wiring 1
4, 16, ... have a fine structure with a line width of approximately 30 μm, each electrode wiring 14 may be damaged during the manufacturing process due to adhesion of dust, defects in the master, or air bubbles in the resist. ,16,...
The disadvantage was that disconnection accidents were likely to occur.
詳しくは、この断線事故は平坦なガラス基板1
0上に形成できるゲートライン16…に比べて凹
凸のある多層構造上に形成されるドレインライン
14…の方に集中して発生する事がわかつてい
る。 In detail, this disconnection accident occurred on a flat glass substrate 1.
It has been found that the occurrence is more concentrated in the drain lines 14 formed on the uneven multilayer structure than in the gate lines 16 formed on the uneven surface.
そこで、本願出願人は先に、第3図aの平面
図、及び同図bの′−′線断面図に示す如くゲ
ートライン16及びゲート電極17と同層箇所
に、このゲートライン16とは独立した状態でド
レインラインに沿つて潜在した短冊状のバイパス
ライン19を備え、このバイパスライン19にて
ドレインラインの断線箇所Oを電気的に接続(コ
ンタクトC)可能とした表示装置を提案している
(実願昭59−26506号)。 Therefore, as shown in the plan view of FIG. 3a and the sectional view taken along the line '-' of FIG. A display device is proposed which is provided with a rectangular bypass line 19 hidden along the drain line in an independent state, and in which the disconnection point O of the drain line can be electrically connected (contact C) with the bypass line 19. (Jitsugan No. 59-26506).
しかしながら、この様に、ドレインライン14
用のバイパスライン19とゲートライン16とを
同層箇所で一度に成膜エツチング形成していたの
では、特にバイパスライン19とゲートライン1
6のゲート電極17とが近接している為に、これ
等16,17が第4図に示す如くエツチング不良
に依つて短絡Pしてしまう事故が発生する惧れが
あつた。 However, in this way, the drain line 14
If the bypass line 19 and the gate line 16 were formed at the same layer by etching at the same time, the bypass line 19 and the gate line 1
Since the gate electrode 17 of No. 6 is close to each other, there is a risk that an accident may occur in which these electrodes 16 and 17 are short-circuited due to poor etching as shown in FIG.
(ハ) 考案が解決しようとする問題点
本考案は上述の点に鑑みてなされたものであ
り、ゲートラインとドレインライン用のバイパス
ラインとの短絡事故を防止できる表示装置を提供
するものである。(c) Problems to be solved by the invention The present invention has been made in view of the above points, and provides a display device that can prevent short-circuit accidents between the gate line and the bypass line for the drain line. .
(ニ) 問題点を解決する為の手段
本考案の表示装置はゲートラインとの間で絶縁
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものである。(d) Means for Solving the Problems The display device of the present invention includes a rectangular bypass line hidden along the drain line and separated from the gate line via an insulating film. and a drain line are connected to each other.
(ホ) 作用
本考案に依れば、ドレインラインに断線事故が
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となり、さらに、バイパスラインとゲ
ートラインとはこれ等の層間絶縁膜に依つて短絡
する事はない。(E) Effect According to the present invention, even if a disconnection accident occurs in the drain line, the drain line can be electrically connected by the bypass line connected to the drain line, and furthermore, the bypass line can be connected to the bypass line. There will be no short circuit with the gate line due to these interlayer insulating films.
(ヘ) 実施例
本考案の一実施例を第1図に示す。同図は本考
案の特徴とする第1の基板10に於ける要部断面
図であり、既提案装置の第3図aの平面図の′
−′線断面に対応している。第1図に於いて、
10,11,12,13,14,15,17,1
8は夫々第2図及び第3図と同様に第1の基板、
透明電極、絶縁膜、アモルフアスシリコン膜ドレ
インライン、ソース電極、ゲート電極、配向膜を
示しており、本実施例装置が第3図の装置と異な
る所はドレインライン14下に潜在する短冊状の
バイパスライン19′とゲート電極17を有する
ゲートラインとの間に層間絶縁膜100を介在せ
しめた点にある。(F) Example An example of the present invention is shown in FIG. This figure is a cross-sectional view of the main part of the first substrate 10, which is a feature of the present invention, and is a sectional view of the main part of the first substrate 10, which is a feature of the present invention, and is similar to the plan view of the previously proposed device in FIG. 3a.
It corresponds to the −′ line cross section. In Figure 1,
10, 11, 12, 13, 14, 15, 17, 1
8 is the first substrate as in FIGS. 2 and 3, respectively;
A transparent electrode, an insulating film, an amorphous silicon film drain line, a source electrode, a gate electrode, and an alignment film are shown. The difference between this embodiment device and the device shown in FIG. An interlayer insulating film 100 is interposed between the bypass line 19' and the gate line having the gate electrode 17.
即ち、第1図に於いては、第1のガラス基板1
0上に酸化シリコンからなる下地絶縁膜としての
層間絶縁膜100を被着して、この絶縁膜100
に依つて第1のガラス基板10表面の荒れに依る
凹凸の平坦化を図ると共に、第1のガラス基板1
0からの不純物の発生を防止してこの不純物がス
イツチングトランジスタに悪影響を及ぼす不都合
を解消しているのであるが、斯る絶縁膜100を
第1のガラス基板10上に成膜する前に、ドレイ
ンライン用の金とクロムの2層構成の上記バイパ
スライン19′をガラス基板10上に膜厚500Å程
度に被着形成しておくのである。この後、上述の
如く酸化シリコン膜をバイパスライン19′とゲ
ート電極17を有するゲートラインとに対する層
間絶縁膜100として膜厚1000Å程度に成膜し、
以後従来の表示装置と同様に、膜厚3000Å程度の
窒化シリコンからなる絶縁膜12、膜厚1200Å程
度のアモルフアスシリコン膜13、膜厚1μm程度
のアルミニウムからなるドレインライン14及び
ソース電極15が順次形成されてスイツチングト
ランジスタが得られる。このドレインライン14
の形成時に於いては、上記バイパスライン19′
上の両端部及び中間部の例えば3箇所の層間絶縁
膜100と絶縁膜12とにコンタクトホールを設
けているので、ドレインライン14とバイパスラ
イン19′との電気的な結合が行なわれる。そし
てさらに、膜厚1000Å程度のITOからなる透明電
極11が形成され、最後に配向膜が被着されるの
である。 That is, in FIG. 1, the first glass substrate 1
An interlayer insulating film 100 as a base insulating film made of silicon oxide is deposited on top of the insulating film 100.
In addition to flattening the unevenness caused by roughness on the surface of the first glass substrate 10,
This prevents the generation of impurities from zero and eliminates the inconvenience that these impurities have an adverse effect on the switching transistor. However, before forming the insulating film 100 on the first glass substrate 10, The bypass line 19' for the drain line, which has a two-layer structure of gold and chromium, is formed on the glass substrate 10 to a thickness of about 500 Å. Thereafter, as described above, a silicon oxide film is formed to a thickness of about 1000 Å as an interlayer insulating film 100 for the bypass line 19' and the gate line having the gate electrode 17.
Thereafter, similarly to the conventional display device, an insulating film 12 made of silicon nitride with a thickness of about 3000 Å, an amorphous silicon film 13 with a thickness of about 1200 Å, a drain line 14 and a source electrode 15 made of aluminum with a thickness of about 1 μm are sequentially formed. A switching transistor is obtained. This drain line 14
When forming the bypass line 19',
Contact holes are provided in the interlayer insulating film 100 and the insulating film 12 at, for example, three locations at both ends and in the middle of the upper portion, so that the drain line 14 and the bypass line 19' are electrically coupled. Furthermore, a transparent electrode 11 made of ITO with a thickness of about 1000 Å is formed, and finally an alignment film is deposited.
従つて、第5図に示す如く、バイパスライン1
9′とゲート電極17を有するゲートラインの
夫々の成形時に、たとえエツチング不良に依る残
存膜K,Kが生じたとしても層間絶縁膜100の
存在に依つてこれ等両者19′,17とが短絡し
てしまう惧れはない。 Therefore, as shown in FIG.
Even if residual films K and K are formed due to poor etching when forming the gate line having gate electrode 9' and gate electrode 17, the presence of interlayer insulating film 100 prevents these two from being short-circuited. There's no danger of it happening.
(ト) 考案の効果
本考案の表示装置はゲートラインとの間で絶縁
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものであるので、ドレインラインに断線事故が
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となるばかりか、バイパスラインとゲ
ートライン間の層間絶縁膜に依つてこれ等の短絡
事故を防止する事ができる。(g) Effects of the invention The display device of the invention includes a rectangular bypass line that is hidden along the drain line and is independent from the gate line via an insulating film, and the bypass line and the drain line are connected to each other. Because they are connected to each other, even if a disconnection accident occurs in the drain line, not only can the drain line be electrically connected by the bypass line connected to this drain line, but also the bypass line and gate line can be connected to each other. These short circuit accidents can be prevented by the interlayer insulating film between the two.
第1図は本考案の表示装置の一実施例の要部断
面図、第2図a,bは従来装置の平面図、及びそ
の−線断面図、第3図a,bは既提案装置の
平面図、及びその′−′線断面図、第4図は既
提案装置に於ける要部の平面パターン図、第5図
は本考案装置の要部の断面図である。
10……第1のガラス基板、11……透明電
極、14……ドレインライン、16……ゲートラ
イン、17……ゲート電極、19,19′……バ
イパスライン、100……層間絶縁膜。
Fig. 1 is a cross-sectional view of a main part of an embodiment of the display device of the present invention, Fig. 2 a and b are a plan view of a conventional device and a cross-sectional view thereof taken along the line 3, and Fig. 3 a and b are a diagram of a previously proposed device. A plan view and a cross-sectional view taken along the line '--', FIG. 4 is a plan pattern diagram of the main parts of the previously proposed device, and FIG. 5 is a cross-sectional view of the main parts of the device of the present invention. 10...First glass substrate, 11...Transparent electrode, 14...Drain line, 16...Gate line, 17...Gate electrode, 19, 19'...Bypass line, 100...Interlayer insulating film.
Claims (1)
ートライン上に層間絶縁膜を介して並列配置され
た複数本のドレインラインとが交差し、このマト
リクス状の各交差点にてFETからなるスイツチ
ングトランジスタを構成してなり、該各トランジ
スタのソース側に表示セグメント電極を結合した
表示装置に於いて、ゲートラインとの間で絶縁膜
を介して独立した状態で上記ドレインラインに沿
つて潜在した短冊状のバイパスラインを備え、該
バイパスラインと上記ドレインラインとを互いに
結合した事を特徴とする表示装置。 A plurality of gate lines arranged in parallel intersect with a plurality of drain lines arranged in parallel on the gate lines via an interlayer insulating film, and a switching transistor consisting of an FET is formed at each intersection in the matrix. In a display device in which a display segment electrode is connected to the source side of each transistor, a rectangular strip hidden along the drain line and independent from the gate line with an insulating film interposed therebetween. 1. A display device comprising a bypass line, the bypass line and the drain line being coupled to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325184U JPH059707Y2 (en) | 1984-12-19 | 1984-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325184U JPH059707Y2 (en) | 1984-12-19 | 1984-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61106979U JPS61106979U (en) | 1986-07-07 |
| JPH059707Y2 true JPH059707Y2 (en) | 1993-03-10 |
Family
ID=30750670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19325184U Expired - Lifetime JPH059707Y2 (en) | 1984-12-19 | 1984-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH059707Y2 (en) |
-
1984
- 1984-12-19 JP JP19325184U patent/JPH059707Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61106979U (en) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (en) | Active matrix display device | |
| JP2616160B2 (en) | Thin film field effect transistor element array | |
| JP2604867B2 (en) | Reflective liquid crystal display device | |
| US7626671B2 (en) | LCD device having scanning lines and common lines | |
| JPH058585Y2 (en) | ||
| JPH02240636A (en) | Active matrix substrate and liquid crystal display device using it | |
| JPH059707Y2 (en) | ||
| JPH0612387B2 (en) | Liquid crystal display | |
| JPS58186720A (en) | Electrooptic device | |
| JPH09101541A (en) | Array substrate for display device and method of manufacturing the same | |
| JPH0419530Y2 (en) | ||
| JPH06148616A (en) | LCD display panel | |
| KR100499280B1 (en) | Liquid Crystal Display and Method for Manufacturing the Same | |
| JP2690404B2 (en) | Active matrix substrate | |
| JPS6112271B2 (en) | ||
| JP2669512B2 (en) | Active matrix substrate | |
| JPH0535426Y2 (en) | ||
| JPH11271808A (en) | Array substrate for display device, flat display device provided with this array substrate, and method of manufacturing this array substrate | |
| JPH0570825B2 (en) | ||
| JPH03122620A (en) | Display electrode substrate | |
| JP2705766B2 (en) | TFT panel | |
| JPH0584914B2 (en) | ||
| JPH0468319A (en) | Active matrix display device | |
| JP2664809B2 (en) | Active matrix substrate | |
| KR20000056536A (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof |