JPH059707Y2 - - Google Patents
Info
- Publication number
- JPH059707Y2 JPH059707Y2 JP19325184U JP19325184U JPH059707Y2 JP H059707 Y2 JPH059707 Y2 JP H059707Y2 JP 19325184 U JP19325184 U JP 19325184U JP 19325184 U JP19325184 U JP 19325184U JP H059707 Y2 JPH059707 Y2 JP H059707Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- insulating film
- drain
- gate
- bypass line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 36
- 239000000758 substrate Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はマトリクス状の表示セグメントを有す
る表示装置に関する。
る表示装置に関する。
(ロ) 従来技術
マトリクス状の表示セグメントを有する表示装
置としては、日経エレクトロニクス1984年１月２
日号の記事「文書と画像表示をねらうフラツト・
パネル・デイスプレイ」に開示されている様に液
晶表示器を用いたもの、エレクトロ・ルミネツセ
ンス表示器を用いたもの、等各種の表示装置が存
在するが、現在は低消費電力大容量化が可能であ
る点で液晶表示器の将来性が高く評価されてい
る。
置としては、日経エレクトロニクス1984年１月２
日号の記事「文書と画像表示をねらうフラツト・
パネル・デイスプレイ」に開示されている様に液
晶表示器を用いたもの、エレクトロ・ルミネツセ
ンス表示器を用いたもの、等各種の表示装置が存
在するが、現在は低消費電力大容量化が可能であ
る点で液晶表示器の将来性が高く評価されてい
る。
斯様な従来の液晶表示装置の平面図を第２図ａ
に示し、同図ｂにその−線断面図を示す。こ
れ等の図に於いて、１０は第１のガラス基板、１
１は第１のガラス基板１０上に窒素シリコンから
なる絶縁膜１２を介して行列配置され、マトリク
スセグメントを構成するITOからなる透明電極。
１３…は上記透明電極１１，１１…間隙を縦方向
に複数本並列配置したアモルフアスシリコン膜で
あり、絶縁膜１２上に設けられている。１４…は
各アモルフアスシリコン膜１３…の左側辺上に絶
縁膜１２を介して一部重畳した状態で縦方向に複
数本並列配置されたアルミニウム膜からなるドレ
インラインである。１５，１５…は各アモルフア
スシリコン膜１３…の右側辺上に絶縁膜１２を介
して一部重畳した状態で各透明電極１１，１１…
に対応配置されたアルミニウム膜からなるソース
電極であり、その右側辺は各透明電極１１，１１
…の左下端部と接続されている。１６…は上記透
明電極１１，１１…間隙位置を横方向に複数本並
列配置されて上記第１のガラス基板１０と絶縁膜
１２との間に形成された金とクロムの２層膜から
なるゲートラインであり、該ライン１６…には上
記各ソース電極１５…とドレインライン１４…と
の間隙位置のアモルフアスシリコン膜１３…下の
ゲート電極１７…が一体に形成されている。即
ち、図中Ｄで示すドレインライン１４…箇所のド
レイン電極と、Ｓで示すソース電極１５…と、Ｇ
で示すゲート電極１７…と、これ等電極Ｄ，Ｓ，
Ｇに結合しているアモルフアスシリコン膜１３…
箇所とに依つて薄膜FETからなるスイツチング
トランジスタが構成されており、各透明電極１
１，１１…は夫々に対応したこのスイツチングト
ランジスタを介してドレインライン１４…に接続
されるのである。１８は上記各透明電極１１，１
１…及びドレインライン１４…を一面に被覆した
配向膜である。
に示し、同図ｂにその−線断面図を示す。こ
れ等の図に於いて、１０は第１のガラス基板、１
１は第１のガラス基板１０上に窒素シリコンから
なる絶縁膜１２を介して行列配置され、マトリク
スセグメントを構成するITOからなる透明電極。
１３…は上記透明電極１１，１１…間隙を縦方向
に複数本並列配置したアモルフアスシリコン膜で
あり、絶縁膜１２上に設けられている。１４…は
各アモルフアスシリコン膜１３…の左側辺上に絶
縁膜１２を介して一部重畳した状態で縦方向に複
数本並列配置されたアルミニウム膜からなるドレ
インラインである。１５，１５…は各アモルフア
スシリコン膜１３…の右側辺上に絶縁膜１２を介
して一部重畳した状態で各透明電極１１，１１…
に対応配置されたアルミニウム膜からなるソース
電極であり、その右側辺は各透明電極１１，１１
…の左下端部と接続されている。１６…は上記透
明電極１１，１１…間隙位置を横方向に複数本並
列配置されて上記第１のガラス基板１０と絶縁膜
１２との間に形成された金とクロムの２層膜から
なるゲートラインであり、該ライン１６…には上
記各ソース電極１５…とドレインライン１４…と
の間隙位置のアモルフアスシリコン膜１３…下の
ゲート電極１７…が一体に形成されている。即
ち、図中Ｄで示すドレインライン１４…箇所のド
レイン電極と、Ｓで示すソース電極１５…と、Ｇ
で示すゲート電極１７…と、これ等電極Ｄ，Ｓ，
Ｇに結合しているアモルフアスシリコン膜１３…
箇所とに依つて薄膜FETからなるスイツチング
トランジスタが構成されており、各透明電極１
１，１１…は夫々に対応したこのスイツチングト
ランジスタを介してドレインライン１４…に接続
されるのである。１８は上記各透明電極１１，１
１…及びドレインライン１４…を一面に被覆した
配向膜である。
一方、２０は第２のガラス基板であり、その下
面、即ち第１のガラス基板１０と対向する面には
一面に共通電極２１、配向膜２８が順次形成され
ている。
面、即ち第１のガラス基板１０と対向する面には
一面に共通電極２１、配向膜２８が順次形成され
ている。
３は上記両基板１０、２０間に封入された液晶
物質であり、各マトリクスセグメント毎に上記ス
イツチングトランジスタがONする事に依つて電
圧が印加される第１のガラス基板１０の透明電極
１１箇所の液晶物質５が電器光学効果を引き起こ
す事となる。
物質であり、各マトリクスセグメント毎に上記ス
イツチングトランジスタがONする事に依つて電
圧が印加される第１のガラス基板１０の透明電極
１１箇所の液晶物質５が電器光学効果を引き起こ
す事となる。
而して、上述の如き表示装置は５万個もの多数
の表示セグメントが設けられるので、このセグメ
ント寸法が120μm×120μm程度、各電極配線１
４，１６，…の線巾が30μm程度となる微細構造
をもつものであるので、その製造プロセス中にゴ
ミの付着、あるいはマスタの欠陥、又はレジスト
内の気泡等に起因して各電極配線１４，１６，…
に断線事故が生じやすいという欠点があつた。
の表示セグメントが設けられるので、このセグメ
ント寸法が120μm×120μm程度、各電極配線１
４，１６，…の線巾が30μm程度となる微細構造
をもつものであるので、その製造プロセス中にゴ
ミの付着、あるいはマスタの欠陥、又はレジスト
内の気泡等に起因して各電極配線１４，１６，…
に断線事故が生じやすいという欠点があつた。
詳しくは、この断線事故は平坦なガラス基板１
０上に形成できるゲートライン１６…に比べて凹
凸のある多層構造上に形成されるドレインライン
１４…の方に集中して発生する事がわかつてい
る。
０上に形成できるゲートライン１６…に比べて凹
凸のある多層構造上に形成されるドレインライン
１４…の方に集中して発生する事がわかつてい
る。
そこで、本願出願人は先に、第３図ａの平面
図、及び同図ｂの′−′線断面図に示す如くゲ
ートライン１６及びゲート電極１７と同層箇所
に、このゲートライン１６とは独立した状態でド
レインラインに沿つて潜在した短冊状のバイパス
ライン１９を備え、このバイパスライン１９にて
ドレインラインの断線箇所Ｏを電気的に接続（コ
ンタクトＣ）可能とした表示装置を提案している
（実願昭59−26506号）。
図、及び同図ｂの′−′線断面図に示す如くゲ
ートライン１６及びゲート電極１７と同層箇所
に、このゲートライン１６とは独立した状態でド
レインラインに沿つて潜在した短冊状のバイパス
ライン１９を備え、このバイパスライン１９にて
ドレインラインの断線箇所Ｏを電気的に接続（コ
ンタクトＣ）可能とした表示装置を提案している
（実願昭59−26506号）。
しかしながら、この様に、ドレインライン１４
用のバイパスライン１９とゲートライン１６とを
同層箇所で一度に成膜エツチング形成していたの
では、特にバイパスライン１９とゲートライン１
６のゲート電極１７とが近接している為に、これ
等１６，１７が第４図に示す如くエツチング不良
に依つて短絡Ｐしてしまう事故が発生する惧れが
あつた。
用のバイパスライン１９とゲートライン１６とを
同層箇所で一度に成膜エツチング形成していたの
では、特にバイパスライン１９とゲートライン１
６のゲート電極１７とが近接している為に、これ
等１６，１７が第４図に示す如くエツチング不良
に依つて短絡Ｐしてしまう事故が発生する惧れが
あつた。
(ハ) 考案が解決しようとする問題点
本考案は上述の点に鑑みてなされたものであ
り、ゲートラインとドレインライン用のバイパス
ラインとの短絡事故を防止できる表示装置を提供
するものである。
り、ゲートラインとドレインライン用のバイパス
ラインとの短絡事故を防止できる表示装置を提供
するものである。
(ニ) 問題点を解決する為の手段
本考案の表示装置はゲートラインとの間で絶縁
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものである。
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものである。
(ホ) 作用
本考案に依れば、ドレインラインに断線事故が
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となり、さらに、バイパスラインとゲ
ートラインとはこれ等の層間絶縁膜に依つて短絡
する事はない。
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となり、さらに、バイパスラインとゲ
ートラインとはこれ等の層間絶縁膜に依つて短絡
する事はない。
(ヘ) 実施例
本考案の一実施例を第１図に示す。同図は本考
案の特徴とする第１の基板１０に於ける要部断面
図であり、既提案装置の第３図ａの平面図の′
−′線断面に対応している。第１図に於いて、
１０，１１，１２，１３，１４，１５，１７，１
８は夫々第２図及び第３図と同様に第１の基板、
透明電極、絶縁膜、アモルフアスシリコン膜ドレ
インライン、ソース電極、ゲート電極、配向膜を
示しており、本実施例装置が第３図の装置と異な
る所はドレインライン１４下に潜在する短冊状の
バイパスライン１９′とゲート電極１７を有する
ゲートラインとの間に層間絶縁膜１００を介在せ
しめた点にある。
案の特徴とする第１の基板１０に於ける要部断面
図であり、既提案装置の第３図ａの平面図の′
−′線断面に対応している。第１図に於いて、
１０，１１，１２，１３，１４，１５，１７，１
８は夫々第２図及び第３図と同様に第１の基板、
透明電極、絶縁膜、アモルフアスシリコン膜ドレ
インライン、ソース電極、ゲート電極、配向膜を
示しており、本実施例装置が第３図の装置と異な
る所はドレインライン１４下に潜在する短冊状の
バイパスライン１９′とゲート電極１７を有する
ゲートラインとの間に層間絶縁膜１００を介在せ
しめた点にある。
即ち、第１図に於いては、第１のガラス基板１
０上に酸化シリコンからなる下地絶縁膜としての
層間絶縁膜１００を被着して、この絶縁膜１００
に依つて第１のガラス基板１０表面の荒れに依る
凹凸の平坦化を図ると共に、第１のガラス基板１
０からの不純物の発生を防止してこの不純物がス
イツチングトランジスタに悪影響を及ぼす不都合
を解消しているのであるが、斯る絶縁膜１００を
第１のガラス基板１０上に成膜する前に、ドレイ
ンライン用の金とクロムの２層構成の上記バイパ
スライン１９′をガラス基板１０上に膜厚500Å程
度に被着形成しておくのである。この後、上述の
如く酸化シリコン膜をバイパスライン１９′とゲ
ート電極１７を有するゲートラインとに対する層
間絶縁膜１００として膜厚1000Å程度に成膜し、
以後従来の表示装置と同様に、膜厚3000Å程度の
窒化シリコンからなる絶縁膜１２、膜厚1200Å程
度のアモルフアスシリコン膜１３、膜厚1μm程度
のアルミニウムからなるドレインライン１４及び
ソース電極１５が順次形成されてスイツチングト
ランジスタが得られる。このドレインライン１４
の形成時に於いては、上記バイパスライン１９′
上の両端部及び中間部の例えば３箇所の層間絶縁
膜１００と絶縁膜１２とにコンタクトホールを設
けているので、ドレインライン１４とバイパスラ
イン１９′との電気的な結合が行なわれる。そし
てさらに、膜厚1000Å程度のITOからなる透明電
極１１が形成され、最後に配向膜が被着されるの
である。
０上に酸化シリコンからなる下地絶縁膜としての
層間絶縁膜１００を被着して、この絶縁膜１００
に依つて第１のガラス基板１０表面の荒れに依る
凹凸の平坦化を図ると共に、第１のガラス基板１
０からの不純物の発生を防止してこの不純物がス
イツチングトランジスタに悪影響を及ぼす不都合
を解消しているのであるが、斯る絶縁膜１００を
第１のガラス基板１０上に成膜する前に、ドレイ
ンライン用の金とクロムの２層構成の上記バイパ
スライン１９′をガラス基板１０上に膜厚500Å程
度に被着形成しておくのである。この後、上述の
如く酸化シリコン膜をバイパスライン１９′とゲ
ート電極１７を有するゲートラインとに対する層
間絶縁膜１００として膜厚1000Å程度に成膜し、
以後従来の表示装置と同様に、膜厚3000Å程度の
窒化シリコンからなる絶縁膜１２、膜厚1200Å程
度のアモルフアスシリコン膜１３、膜厚1μm程度
のアルミニウムからなるドレインライン１４及び
ソース電極１５が順次形成されてスイツチングト
ランジスタが得られる。このドレインライン１４
の形成時に於いては、上記バイパスライン１９′
上の両端部及び中間部の例えば３箇所の層間絶縁
膜１００と絶縁膜１２とにコンタクトホールを設
けているので、ドレインライン１４とバイパスラ
イン１９′との電気的な結合が行なわれる。そし
てさらに、膜厚1000Å程度のITOからなる透明電
極１１が形成され、最後に配向膜が被着されるの
である。
従つて、第５図に示す如く、バイパスライン１
９′とゲート電極１７を有するゲートラインの
夫々の成形時に、たとえエツチング不良に依る残
存膜Ｋ，Ｋが生じたとしても層間絶縁膜１００の
存在に依つてこれ等両者１９′，１７とが短絡し
てしまう惧れはない。
９′とゲート電極１７を有するゲートラインの
夫々の成形時に、たとえエツチング不良に依る残
存膜Ｋ，Ｋが生じたとしても層間絶縁膜１００の
存在に依つてこれ等両者１９′，１７とが短絡し
てしまう惧れはない。
(ト) 考案の効果
本考案の表示装置はゲートラインとの間で絶縁
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものであるので、ドレインラインに断線事故が
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となるばかりか、バイパスラインとゲ
ートライン間の層間絶縁膜に依つてこれ等の短絡
事故を防止する事ができる。
膜を介して独立した状態でドレインラインに沿つ
て潜在した短冊状のバイパスラインを備え、該バ
イパスラインとドレインラインとを互いに結合し
たものであるので、ドレインラインに断線事故が
発生しても、このドレインラインに結合されたバ
イパスラインに依つてドレインラインの電気的な
接続が可能となるばかりか、バイパスラインとゲ
ートライン間の層間絶縁膜に依つてこれ等の短絡
事故を防止する事ができる。
第１図は本考案の表示装置の一実施例の要部断
面図、第２図ａ，ｂは従来装置の平面図、及びそ
の−線断面図、第３図ａ，ｂは既提案装置の
平面図、及びその′−′線断面図、第４図は既
提案装置に於ける要部の平面パターン図、第５図
は本考案装置の要部の断面図である。 １０……第１のガラス基板、１１……透明電
極、１４……ドレインライン、１６……ゲートラ
イン、１７……ゲート電極、１９，１９′……バ
イパスライン、１００……層間絶縁膜。
面図、第２図ａ，ｂは従来装置の平面図、及びそ
の−線断面図、第３図ａ，ｂは既提案装置の
平面図、及びその′−′線断面図、第４図は既
提案装置に於ける要部の平面パターン図、第５図
は本考案装置の要部の断面図である。 １０……第１のガラス基板、１１……透明電
極、１４……ドレインライン、１６……ゲートラ
イン、１７……ゲート電極、１９，１９′……バ
イパスライン、１００……層間絶縁膜。
Claims (1)
- 並列配置された複数本のゲートラインと、該ゲ
ートライン上に層間絶縁膜を介して並列配置され
た複数本のドレインラインとが交差し、このマト
リクス状の各交差点にてFETからなるスイツチ
ングトランジスタを構成してなり、該各トランジ
スタのソース側に表示セグメント電極を結合した
表示装置に於いて、ゲートラインとの間で絶縁膜
を介して独立した状態で上記ドレインラインに沿
つて潜在した短冊状のバイパスラインを備え、該
バイパスラインと上記ドレインラインとを互いに
結合した事を特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325184U JPH059707Y2 (ja) | 1984-12-19 | 1984-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325184U JPH059707Y2 (ja) | 1984-12-19 | 1984-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61106979U JPS61106979U (ja) | 1986-07-07 |
| JPH059707Y2 true JPH059707Y2 (ja) | 1993-03-10 |
Family
ID=30750670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19325184U Expired - Lifetime JPH059707Y2 (ja) | 1984-12-19 | 1984-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH059707Y2 (ja) |
-
1984
- 1984-12-19 JP JP19325184U patent/JPH059707Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61106979U (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2604867B2 (ja) | 反射型液晶表示デバイス | |
| US7626671B2 (en) | LCD device having scanning lines and common lines | |
| JPH01123475A (ja) | 液晶表示装置 | |
| JPH058585Y2 (ja) | ||
| JPH02240636A (ja) | アクティブマトリクス基板とこれを用いた液晶表示素子 | |
| JPH059707Y2 (ja) | ||
| JPH0612387B2 (ja) | 液晶表示装置 | |
| JPS58186720A (ja) | 電気光学装置 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0419530Y2 (ja) | ||
| JPH06148616A (ja) | 液晶表示パネル | |
| KR100499280B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPS6112271B2 (ja) | ||
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JPH0535426Y2 (ja) | ||
| JPH0570825B2 (ja) | ||
| JP2705766B2 (ja) | Ｔｆｔパネル | |
| JPH11271808A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 | |
| JPH0584914B2 (ja) | ||
| JPH0468319A (ja) | アクティブマトリクス表示装置 | |
| JP2664809B2 (ja) | アクティブマトリクス基板 | |
| KR20000056536A (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 |