JPH059831B2 - - Google Patents
Info
- Publication number
- JPH059831B2 JPH059831B2 JP57111958A JP11195882A JPH059831B2 JP H059831 B2 JPH059831 B2 JP H059831B2 JP 57111958 A JP57111958 A JP 57111958A JP 11195882 A JP11195882 A JP 11195882A JP H059831 B2 JPH059831 B2 JP H059831B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- address
- dimensional
- memory
- planes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は画像メモリ装置に係り、とくに該メモ
リ空間で１つの３次元のアドレスを指定すること
により、２次元平面の複数枚より成る３次元立体
状に配置された画像面を任意に読出し、書込みで
きる３次元画像メモリ設定装置に関するものであ
る。
リ空間で１つの３次元のアドレスを指定すること
により、２次元平面の複数枚より成る３次元立体
状に配置された画像面を任意に読出し、書込みで
きる３次元画像メモリ設定装置に関するものであ
る。
(2) 従来技術と問題点
従来の画像メモリ装置としては、１次元構造の
CPUのメインメモリ上に画像データを展開する
方式と、デイスク装置等に画像データを展開する
方式とがある。ところが、画像データの場合、デ
ータ量が莫大となり、画素の１つ１つをアドレス
指定してからアクセスしていたのでは、演算する
以外にアドレス計算だけでも非常に時間がかか
り、処理能力の大きいプロセツサを使つたとして
も全体の効率は期待できない。さらに画像のサイ
ズは様々であるためメモリ空間を有効に使うこと
が困難であつた。
CPUのメインメモリ上に画像データを展開する
方式と、デイスク装置等に画像データを展開する
方式とがある。ところが、画像データの場合、デ
ータ量が莫大となり、画素の１つ１つをアドレス
指定してからアクセスしていたのでは、演算する
以外にアドレス計算だけでも非常に時間がかか
り、処理能力の大きいプロセツサを使つたとして
も全体の効率は期待できない。さらに画像のサイ
ズは様々であるためメモリ空間を有効に使うこと
が困難であつた。
とくに、本発明で対象とするような２次元平面
の複数枚より成る３次元立体状の画像面では従来
方式による画像データの展開は考えられなかつ
た。本発明者らはアドレス計算をすることなく、
３次元の１つのアドレスに対応して所定の局所平
面または線状平面をアクセスすることにより、比
較的簡単に処理できることに着目したものであ
る。
の複数枚より成る３次元立体状の画像面では従来
方式による画像データの展開は考えられなかつ
た。本発明者らはアドレス計算をすることなく、
３次元の１つのアドレスに対応して所定の局所平
面または線状平面をアクセスすることにより、比
較的簡単に処理できることに着目したものであ
る。
(3) 発明の目的
本発明の目的は３次元の１つのアドレスを指定
することで任意の局所平面または線状平面を同時
にアクセスすることにより高速画像処理を可能と
し、かつメモリ空間の利用効率を高めるようにし
た３次元画像メモリ設定装置を提供することであ
る。
することで任意の局所平面または線状平面を同時
にアクセスすることにより高速画像処理を可能と
し、かつメモリ空間の利用効率を高めるようにし
た３次元画像メモリ設定装置を提供することであ
る。
(4) 発明の構成
前記目的を達成するため、本発明の３次元画像
メモリ設定装置は、２次元平面状の画像データを
格納する画像メモリを複数枚有する３次元画像メ
モリの設定装置において、 前記複数枚の画像メモリに、 同一アドレスの対象となる画像サイズに属する
画素データがすべて異なるように割当て該アドレ
スで並列アクセスできる複数メモリモジユール
と、 該複数メモリモジユールの前に設け、一次元行
アクセスまたは二次元平面アクセスを行なう画像
サイズを指定し、対応する代表画素アドレスと画
像サイズ内のメモリモジユール番号を決定すると
ともに、前記複数枚の画像メモリの１枚に基本ア
ドレスを設定し、該画像メモリを含む複数の画像
メモリより成る３次元構造の各画素アドレスに対
し、前記基本アドレスを基として可変パラメータ
Ｋによりそれぞれ一元的に異なるアドレス値を得
るようにし、前記メモリモジユールの代表画素ア
ドレスに応じアドレス値を生成するアドレス生成
手段と、 前記複数メモリモジユールの後に設け、前記画
像サイズに応じ要すれば前記メモリモジユール番
号を並べ換えて出力する手段とを具え、 ３次元の１つのアドレスを指定することによ
り、２次元平面の複数枚より成り３次元立体状に
配置された画像面の任意の線状平面または局所平
面を並列アクセスし、前記画像サイズと前記画像
メモリモジユールの番号に応じ同様にアクセス可
能としたことを特徴とするものである。
メモリ設定装置は、２次元平面状の画像データを
格納する画像メモリを複数枚有する３次元画像メ
モリの設定装置において、 前記複数枚の画像メモリに、 同一アドレスの対象となる画像サイズに属する
画素データがすべて異なるように割当て該アドレ
スで並列アクセスできる複数メモリモジユール
と、 該複数メモリモジユールの前に設け、一次元行
アクセスまたは二次元平面アクセスを行なう画像
サイズを指定し、対応する代表画素アドレスと画
像サイズ内のメモリモジユール番号を決定すると
ともに、前記複数枚の画像メモリの１枚に基本ア
ドレスを設定し、該画像メモリを含む複数の画像
メモリより成る３次元構造の各画素アドレスに対
し、前記基本アドレスを基として可変パラメータ
Ｋによりそれぞれ一元的に異なるアドレス値を得
るようにし、前記メモリモジユールの代表画素ア
ドレスに応じアドレス値を生成するアドレス生成
手段と、 前記複数メモリモジユールの後に設け、前記画
像サイズに応じ要すれば前記メモリモジユール番
号を並べ換えて出力する手段とを具え、 ３次元の１つのアドレスを指定することによ
り、２次元平面の複数枚より成り３次元立体状に
配置された画像面の任意の線状平面または局所平
面を並列アクセスし、前記画像サイズと前記画像
メモリモジユールの番号に応じ同様にアクセス可
能としたことを特徴とするものである。
(5) 発明の実施例
本発明の原理を述べると、３次元の全メモリ空
間（Ｘ，Ｙ，Ｚ）において、画像データの１つの
アドレス（ｘ，ｙ，ｚ）を指定することにより、
任意の画像位置におけるたとえばｎ×ｎ局所平面
または１×n2の線状平面を並列アクセスする。そ
して同一アドレスの対象となる画像サイズ内の多
数の画素データがすべて異なるメモリモジユール
に格納されるように、モジユール割当て関数μ
（ｘ，ｙ，ｚ）を設けて並列処理を行なう。
間（Ｘ，Ｙ，Ｚ）において、画像データの１つの
アドレス（ｘ，ｙ，ｚ）を指定することにより、
任意の画像位置におけるたとえばｎ×ｎ局所平面
または１×n2の線状平面を並列アクセスする。そ
して同一アドレスの対象となる画像サイズ内の多
数の画素データがすべて異なるメモリモジユール
に格納されるように、モジユール割当て関数μ
（ｘ，ｙ，ｚ）を設けて並列処理を行なう。
μ（ｘ，ｙ，ｚ）＝（ｘ，py）ｐ・ｑ (1)
ただし、は整数除算の剰除を求めることを意
味し、ｐ・ｑは同時にアクセスできるメモリモジ
ユール数である。ここでｐはｘが１つ増すのに対
しｙが幾つ増すかを示すパラメータである。
味し、ｐ・ｑは同時にアクセスできるメモリモジ
ユール数である。ここでｐはｘが１つ増すのに対
しｙが幾つ増すかを示すパラメータである。
第１図は式(1)のモジユール割当て関数μ（ｘ，
ｙ，ｚ）の説明図である。ここではｚ＝０として
ｘ，ｙ平面のみを考える。
ｙ，ｚ）の説明図である。ここではｚ＝０として
ｘ，ｙ平面のみを考える。
同図は画像メモリ上の画素アドレスｘ，ｙを横
軸、縦軸にとり、式(1)により求めたメモリモジユ
ールの番号を10進数で示したものである。
軸、縦軸にとり、式(1)により求めたメモリモジユ
ールの番号を10進数で示したものである。
たとえば、ｘ＝０，１とｙ＝０，１，２，３と
組合せたアドレスに対し、ｐ・ｑ＝８として式(1)
に代入し、図の○イの局所平面、○ロの線状平面に示
すように、何れも異なるモジユール番号０〜７の
組合せが得られる。この２つの平面は画面メモリ
上のどこから切出しても同じ組合せが得られると
いう特徴がある。
組合せたアドレスに対し、ｐ・ｑ＝８として式(1)
に代入し、図の○イの局所平面、○ロの線状平面に示
すように、何れも異なるモジユール番号０〜７の
組合せが得られる。この２つの平面は画面メモリ
上のどこから切出しても同じ組合せが得られると
いう特徴がある。
この局所平面○イ、線状平面○ロはそのうちの１つ
の代表アドレス、たとえば前者の左上端のアドレ
ス、後者の左端のアドレスをアクセスすることに
より、並列に複数データがアクセスされるから、
多量の画像データ、たとえば本発明の３次元画像
データの効率的処理に適する。
の代表アドレス、たとえば前者の左上端のアドレ
ス、後者の左端のアドレスをアクセスすることに
より、並列に複数データがアクセスされるから、
多量の画像データ、たとえば本発明の３次元画像
データの効率的処理に適する。
また、線状平面○ロはシリアル画像データを高速
に取込むのに適しており、局所平面○イは本画像メ
モリを読出して平滑化、２値化等の画像処理を行
なうのに適したものである。
に取込むのに適しており、局所平面○イは本画像メ
モリを読出して平滑化、２値化等の画像処理を行
なうのに適したものである。
次に、式(1)で割当てられたメモリモジユールの
何番目のアドレスの中に画素データを格納すべき
かを決定するアドレス割当て関数α（ｘ，ｙ，ｚ）
を考える。
何番目のアドレスの中に画素データを格納すべき
かを決定するアドレス割当て関数α（ｘ，ｙ，ｚ）
を考える。
α（ｘ，ｙ，ｚ）＝（ｘ／２）＋（ｙ／４）2K
(2) ただし、／は整数除算の商を求めることを意味
し、Ｋは画像メモリ上の記憶容量に関連して決定
される。
(2) ただし、／は整数除算の商を求めることを意味
し、Ｋは画像メモリ上の記憶容量に関連して決定
される。
さらに、画像サイズと枚数に応じてメモリ構造
を可変にできるように、式(2)を変形し、 α（ｘ，ｙ，ｚ）＝（ｘ／２）＋（ｙ／４）2K ＋（Ｚ）22K (3) ここで、たとえばＫ＝５＋ｉ（ｉ；構造可変パ
ラメータ）とする。これにより、本発明で対象と
するＺ方向に複数画面を有する３次元画像メモリ
に対応することができる。
を可変にできるように、式(2)を変形し、 α（ｘ，ｙ，ｚ）＝（ｘ／２）＋（ｙ／４）2K ＋（Ｚ）22K (3) ここで、たとえばＫ＝５＋ｉ（ｉ；構造可変パ
ラメータ）とする。これにより、本発明で対象と
するＺ方向に複数画面を有する３次元画像メモリ
に対応することができる。
第２図は式(2)，(3)のアドレス割当て関数α（ｘ，
ｙ，ｚ）の説明図である。
ｙ，ｚ）の説明図である。
同図は、第１図に示したアドレスｘ，ｙ面に分
布して示され、かつ前記局所平面○イ、線状平面○ロ
内にそれぞれ異なる番号により含まれるメモリモ
ジユール（０〜７）のアドレス構成を示す。
布して示され、かつ前記局所平面○イ、線状平面○ロ
内にそれぞれ異なる番号により含まれるメモリモ
ジユール（０〜７）のアドレス構成を示す。
すなわち、Ｚ＝０としたアドレスｘ，ｙ面にお
いて、第１図の局所平面○イに対応し、たとえば代
表アドレス（ｘ，ｙ）＝（０，０）すなわち、ｘ＝
０，１とｙ＝０，１，２，３とを組合せたアドレ
スに対し、式(2)に代入してアドレスを10進数で示
すと、配列○ハが得られ全部０となる。次の代表ア
ドレス（ｘ，ｙ）＝（１，０）すなわち、ｘ＝１，
２とｙ＝０，１，２，３と組合せたアドレスに対
しては配列○ニが得られ右側が“１”となる この
ように、代表アドレスｘの偶数アドレスに対して
は同値のアドレス、奇数アドレスに対しては右に
＋１したアドレスが示される。Ｋの値はメモリモ
ジユールの記憶容量に関連し、たとえばＫ＝５＋
ｉ，ｉ＝２とすれば、代表アドレス（ｘ，ｙ）＝
（０，４）では配列○ホに示すように全部アドレス
１２８が示される。
いて、第１図の局所平面○イに対応し、たとえば代
表アドレス（ｘ，ｙ）＝（０，０）すなわち、ｘ＝
０，１とｙ＝０，１，２，３とを組合せたアドレ
スに対し、式(2)に代入してアドレスを10進数で示
すと、配列○ハが得られ全部０となる。次の代表ア
ドレス（ｘ，ｙ）＝（１，０）すなわち、ｘ＝１，
２とｙ＝０，１，２，３と組合せたアドレスに対
しては配列○ニが得られ右側が“１”となる この
ように、代表アドレスｘの偶数アドレスに対して
は同値のアドレス、奇数アドレスに対しては右に
＋１したアドレスが示される。Ｋの値はメモリモ
ジユールの記憶容量に関連し、たとえばＫ＝５＋
ｉ，ｉ＝２とすれば、代表アドレス（ｘ，ｙ）＝
（０，４）では配列○ホに示すように全部アドレス
１２８が示される。
このようにして、代表アドレスｘが偶数か奇数
により同値、または右に＋１することにより、画
像データを格納するアドレスを決定することがで
きるものである。また、(2)，(3)式のｙ値に2Kを掛
け、Ｋ＝５＋ｉのｉにｉ＝２，３，４…を選択す
ることにより、同図に示すように、順次倍増する
アドレス数値の領域を展開できる。これにより
ｘ，ｙ面のメモリモジユールの記憶容量を任意に
設定することができる。
により同値、または右に＋１することにより、画
像データを格納するアドレスを決定することがで
きるものである。また、(2)，(3)式のｙ値に2Kを掛
け、Ｋ＝５＋ｉのｉにｉ＝２，３，４…を選択す
ることにより、同図に示すように、順次倍増する
アドレス数値の領域を展開できる。これにより
ｘ，ｙ面のメモリモジユールの記憶容量を任意に
設定することができる。
このＺ＝０のアドレスｘ，ｙ面に対し、さらに
複数種類の画像メモリまたは３次元画像メモリを
設定するため、式(3)において、Ｋ＝５＋ｉとして
Ｚ＝１，２，３に対応し図示のアドレスが設定さ
れる。この場合、(3)式のＺ値に22Kを掛け、同図
に示すように、Ｚ＝０のｘ，ｙ面の次のアドレス
をＺ＝１の左上のアドレスとするように設定し、
Ｚ方向のアドレス数値はＺ＝１，２，３…倍とな
るように展開してゆく。このようにＫをパラメー
タとして、複数枚の同容量の２次元平面より成る
３次元画像メモリが形成される。これにより、各
アドレスは一元的に異なる数値をアクセスするこ
とができ、アドレス計算が不要となる。
複数種類の画像メモリまたは３次元画像メモリを
設定するため、式(3)において、Ｋ＝５＋ｉとして
Ｚ＝１，２，３に対応し図示のアドレスが設定さ
れる。この場合、(3)式のＺ値に22Kを掛け、同図
に示すように、Ｚ＝０のｘ，ｙ面の次のアドレス
をＺ＝１の左上のアドレスとするように設定し、
Ｚ方向のアドレス数値はＺ＝１，２，３…倍とな
るように展開してゆく。このようにＫをパラメー
タとして、複数枚の同容量の２次元平面より成る
３次元画像メモリが形成される。これにより、各
アドレスは一元的に異なる数値をアクセスするこ
とができ、アドレス計算が不要となる。
第３図は上述の原理に従う本発明の実施例の構
成説明図である。
成説明図である。
同図において、３次元画像メモリとして、第２
図にアドレス設定したメモリモジユール（＃０〜
＃７）１２1〜１２8を並列に配列し、これらの前
にアドレス生成回路１１を設ける。このアドレス
生成回路１１に１つの基準アドレスを指定して入
力し、さらにｉの値と、局所平面か線状平面かの
モードを指示し、前述のように式(1)のモジユール
割当て関数と式(3)のアドレス割当て関数を用い
て、メモリモジユール１２1〜１２8を並列アクセ
スし、画像データをルーテイング回路１３に入れ
る。ここでは第１図に示すように、局所平面○イで
はそのアドレスによりメモリモジユール番号の順
序が異なるから、これを所定順の画像データバス
に出力するために並べ換える。これらのアドレス
生成回路１１、メモリモジユール１２1〜１２8お
よびルーテイング回路１３に対して、読出し、書
込み、切換え等の制御タイミングを与えるため、
イネーブル回路制御回路１４によりイネーブル信
号や制御信号を与える。
図にアドレス設定したメモリモジユール（＃０〜
＃７）１２1〜１２8を並列に配列し、これらの前
にアドレス生成回路１１を設ける。このアドレス
生成回路１１に１つの基準アドレスを指定して入
力し、さらにｉの値と、局所平面か線状平面かの
モードを指示し、前述のように式(1)のモジユール
割当て関数と式(3)のアドレス割当て関数を用い
て、メモリモジユール１２1〜１２8を並列アクセ
スし、画像データをルーテイング回路１３に入れ
る。ここでは第１図に示すように、局所平面○イで
はそのアドレスによりメモリモジユール番号の順
序が異なるから、これを所定順の画像データバス
に出力するために並べ換える。これらのアドレス
生成回路１１、メモリモジユール１２1〜１２8お
よびルーテイング回路１３に対して、読出し、書
込み、切換え等の制御タイミングを与えるため、
イネーブル回路制御回路１４によりイネーブル信
号や制御信号を与える。
(6) 発明の効果
以上説明したように、本発明によれば、３次元
の１つのアドレスを指定することにより、２次元
平面の複数枚より成り３次元立体状に配置された
画像面の任意の局所平面または線状平面を並列ア
クセスし、画像サイズと前記枚数に応じて複数種
類の画面構成を変化させるものである。これによ
り、３次元画像メモリのような莫大なデータ量を
要する場合でも複雑なアドレス計算を要すること
なく、１つのアドレスのみで局所平面または線状
平面の画素アドレスに並列にアクセスできるか
ら、３次元画像メモリや複数画面メモリを容易に
かつ短時間に実現することができる。
の１つのアドレスを指定することにより、２次元
平面の複数枚より成り３次元立体状に配置された
画像面の任意の局所平面または線状平面を並列ア
クセスし、画像サイズと前記枚数に応じて複数種
類の画面構成を変化させるものである。これによ
り、３次元画像メモリのような莫大なデータ量を
要する場合でも複雑なアドレス計算を要すること
なく、１つのアドレスのみで局所平面または線状
平面の画素アドレスに並列にアクセスできるか
ら、３次元画像メモリや複数画面メモリを容易に
かつ短時間に実現することができる。
第１図、第２図は本発明の原理説明図、第３図
は本発明の実施例の構成説明図であり、図中、１
１はアドレス生成回路、１２1〜１２8はメモリモ
ジユール、１３はルーテイング回路、１４はイネ
ーブル回路制御回路を示す。
は本発明の実施例の構成説明図であり、図中、１
１はアドレス生成回路、１２1〜１２8はメモリモ
ジユール、１３はルーテイング回路、１４はイネ
ーブル回路制御回路を示す。
Claims (1)
- 【特許請求の範囲】 １ ２次元平面状の画像データを格納する画像メ
モリを複数枚有する３次元画像メモリの設定装置
において、 前記複数枚の画像メモリに、 同一アドレスの対象となる画像サイズに属する
画素データがすべて異なるように割当て該アドレ
スで並列アクセスできる複数メモリモジユール
と、 該複数メモリモジユールの前に設け、一次元行
アクセスまたは二次元平面アクセスを行なう画像
サイズを指定し、対応する代表画素アドレスと画
像サイズ内のメモリモジユール番号を決定すると
ともに、前記複数枚の画像メモリの１枚に基本ア
ドレスを設定し、該画像メモリを含む複数の画像
メモリより成る３次元構造の各画素アドレスに対
し、前記基本アドレスを基として可変パラメータ
Ｋによりそれぞれ一元的に異なるアドレス値を得
るようにし、前記メモリモジユールの代表画素ア
ドレスに応じアドレス値を生成するアドレス生成
手段と、 前記複数メモリモジユールの後に設け、前記画
像サイズに応じ要すれば前記メモリモジユール番
号を並べ換えて出力する手段とを具え、 ３次元の１つのアドレスを指定することによ
り、２次元平面の複数枚より成り３次元立体状に
配置された画像面の任意の線状平面または局所平
面を並列アクセスし、前記画像サイズと前記画像
メモリモジユールの番号に応じ同様にアクセス可
能としたことを特徴とする３次元画像メモリの設
定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195882A JPS592169A (ja) | 1982-06-29 | 1982-06-29 | ３次元画像メモリ設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195882A JPS592169A (ja) | 1982-06-29 | 1982-06-29 | ３次元画像メモリ設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592169A JPS592169A (ja) | 1984-01-07 |
| JPH059831B2 true JPH059831B2 (ja) | 1993-02-08 |
Family
ID=14574411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11195882A Granted JPS592169A (ja) | 1982-06-29 | 1982-06-29 | ３次元画像メモリ設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592169A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI274430B (en) * | 2005-09-28 | 2007-02-21 | Ind Tech Res Inst | Light emitting device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439098A (en) * | 1977-08-31 | 1979-03-24 | Kyowa Hakko Kogyo Co Ltd | Mitomycin c derivatives |
| JPS6037930B2 (ja) * | 1978-05-15 | 1985-08-29 | 株式会社東芝 | 情報記憶装置 |
| JPS55124189A (en) * | 1979-03-20 | 1980-09-25 | Nippon Electric Co | Image storage unit |
-
1982
- 1982-06-29 JP JP11195882A patent/JPS592169A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592169A (ja) | 1984-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368425B1 (en) | Method and apparatus for storing, accessing, and processing voxel-based data | |
| US3938102A (en) | Method and apparatus for accessing horizontal sequences and rectangular sub-arrays from an array stored in a modified word organized random access memory system | |
| US5070446A (en) | Method of simulating a hexagonal array of computer processors and/or memories | |
| US20200278923A1 (en) | Multi-dimensional accesses in memory | |
| GB2298111A (en) | Improvements relating to computer 3d rendering systems | |
| CN103760525B (zh) | 一种补齐式原地矩阵转置方法 | |
| CN110096450B (zh) | 多粒度并行存储系统及存储器 | |
| US5408677A (en) | Vector parallel computer | |
| JP3074229B2 (ja) | 画像回転回路 | |
| JPH059831B2 (ja) | ||
| JP2854420B2 (ja) | 多次元アドレス発生器およびその制御方式 | |
| EP0130340B1 (en) | Memory mapping and readout system | |
| KR101154286B1 (ko) | 동시 다중 접근이 가능한 메모리 제어장치 | |
| JP3124852B2 (ja) | データ移動回路及びアドレス配列 | |
| JP2781550B2 (ja) | 並列処理計算機 | |
| EP0295186B1 (en) | Boundary-free semiconductor memory device having a plurality of slide access memories | |
| RU2717950C1 (ru) | Высокоскоростное устройство быстрого преобразования фурье с бесконфликтным линейным доступом к памяти | |
| CN114300008A (zh) | 一种动态可重构的ram读写方式 | |
| JPH02148237A (ja) | データのブロツクを記憶させ且つ操作を加えるための方法 | |
| CN114282160B (zh) | 一种数据处理装置、集成电路芯片、设备及其实现的方法 | |
| JPS59178669A (ja) | ３次元メモリモジユ−ルを備える記憶装置 | |
| Creutzburg | Parallel data access to regular nonorthogonal grid patterns: I. fundamental notions | |
| JP2502857B2 (ja) | 信号処理装置 | |
| CN120448306A (zh) | 一种内存寄存器、内存寄存器的访问方法、装置及介质 | |
| JPS63201787A (ja) | リサンプリング回路 |