JPH059939B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は幅が自己整合的態様で決まる細い溝を
基板領域に設ける方法に関するものである。

従来技術 集積回路とそれに使用される技術の発展に伴
い、常に実装密度を増大させようという高度の要
求が生じてくる。実装密度を高くすることは、回
路の個々の構成要素の寸法を一段と小さくしうる
こととなる。これについては多くの場合、フオト
リトグラフイ エツチング法が用いられてきてい
た。しかしこれでは、得られる寸法の下限に間も
なく達してしまう欠点があつた。この限界は、と
くにこれらの技術で使用される感光性ラツカーの
分解能により決まる。紫外線、Ｘ線または電子線
に感応するラツカーを用いることによりこの点で
若干の改良が得られるが、この場合でも、何枚か
のマスクを順次に互いに整列させねばならないこ
とが多いという欠点が存在する。この場合は公差
を考慮に入れるを要し、これによつて到達可能な
最小寸法に限界が設定される。

上の方法の欠点は、自己整合方法で半導体領
域、コンタクト窓、及びメタライズ層を設けるこ
と、すなわち、一連の順次の処理を行うに際し、
そのいずれの工程でも前の段階で既に設けられて
いるパターンに対しパターンの整列を必要としな
い方法を用いることにより大部分除去できる。

冒頭に記載した多結晶シリコン層から成る半導
体領域に狭いスロツトを設ける形式の方法は、 Proceedings of the I.E.E.E.、International
Solid State Circuits Conference、1981年２月、
第216〜217頁から既知である。

この方法では選択的エツチング液を用いるアン
ダーエツチングプロセスによりスロツトの幅が決
まる。しかし、このように「ウエツト」アンダー
エツチング方法を用いることは、アンダーエツチ
ングにより得られる空胴内に汚染物が残る危険が
あり、一般に全くないし殆ど再現性がない結果を
生むというような大きな欠点を有している。

発明の課題 本発明の目的は、とくにエツチング液を用いて
アンダーエツチングする必要がなく、複雑なエツ
チング法を遂行する必要もなしに、自己整合的態
様で狭い溝又はスロツトを基板領域内に設ける方
法を提供するにある。

課題達成のための手段 このような本発明は、酸化可能層を用い、これ
を一時的に補助層として働かせ、プロセスの流れ
の途中でこれを除去することにより、上述の目的
を達成できる事実を認識したことに基づいてい
る。

それ故本発明によれば冒頭に記載した形式の方
法において、基板領域の表面上に少なくとも一つ
の第１の酸化防止層を設け、この酸化防止層上に
酸化可能層を設け、この酸化可能層を基板領域の
表面の一部の上で選択的に除去し、その上で酸化
可能層の残存部の縁部をその全厚さに亘つて選択
的に酸化し、酸化可能層の残存部を最大でもその
厚さの一部に亘つてだけ選択的に酸化し、次に第
１の酸化防止層の覆われていない部分を選択的に
除去し、基板領域の露出した部分をその厚さの一
部に亘つて酸化し、自己整合的態様で、基板領域
を酸化された縁部の区域でだけ露出させ、露出基
板領域を少なくともその厚さの一部だけをエツチ
し去つて溝を形成することを特徴とする。

この本発明方法は、余分に正確な整列やマスキ
ング工程を必要とせずに、1μｍ以下のような非
常に小さな寸法にできるプロセスの早い段階で既
に得られている酸化された縁部によつて最終的に
得られるスロツト又は溝の幅を決めうるという大
きな利点を有する。

また、半導体装置の製造に本発明方法を用いれ
ば、この酸化された縁部によつて例えば拡散とコ
ンタクトによる装置の能動部の位置を決めること
ができる。これについては後に詳述する。

溝をエツチングするのに当てられている狭い基
板部は種々の方法で自己整合的態様で露出させる
ことができる。

第１の重要な好適な実施例によれば、第１の酸
化防止層の覆われていない部分を除去した後、酸
化可能層の酸化された部分を完全にエツチし去
り、その上で基板領域の露出した部分の熱酸化と
同時に、酸化可能層の残存部を完全に酸化し、前
述の酸化防止層の覆われていない部分を除去する
ことによりその下側にある基板領域の部分を露出
する。

しかし、もう一つの実施例では、最初には、酸
化可能層の縁部だけを酸化する。この目的で酸化
可能層上に第２の酸化防止層を設け、この第２の
酸化防止層が前記縁部の酸化に際し、残りの酸化
可能層が酸化されるのを防ぐようにする。

酸化された縁部は処理プロセスの大部分の間を
通して維持できる。これは好適な実施例の場合で
あり、そこでは基板領域の露出した部分の前記熱
酸化後、第２の酸化防止層とその下側の酸化可能
層とを除去し、次に第１の酸化防止層のかく露出
された部分を除去し、次に酸化された縁部と基板
領域上の熱酸化物層とをエツチし去り、この上で
基板領域を再度熱酸化し、第１の酸化防止層の覆
われていない部分を除去することによりその下に
ある基板領域の部分を露出させるようにする。

しかし、溝の幅の自己整合精度に悪影響を及ぼ
すことなく、早い段階で酸化された縁部を取除く
こともできる。すなわち、もう一つの重要な好適
な実施例によれば第１の酸化防止層の覆われてい
ない部分を除去した後、酸化された縁部をエツチ
し去り、基板領域の酸化後、第２の酸化防止層を
除去し、その上で基板領域の露出した部分に溝を
エツチングする際同時に酸化可能層の残りの部分
もエツチし去るようにする。

本発明方法のもう一つの変形例によれば酸化さ
れた縁部の形成後、第２の酸化防止層を完全にエ
ツチし去り、第１の酸化防止層をその厚さの一部
に亘つてだけエツチし去り、次に酸化可能層を選
択的にエツチし去り、次に第１の酸化防止層の酸
化された縁部の下側に位置しているのではない部
分を取除き、その上で酸化された縁部をエツチし
去り、次に基板領域の露出した部分を酸化し、そ
の上で第１の酸化防止層の残りの部分を選択的に
エツチし去ることを特徴とする。

本発明はとくに半導体装置の製造に当つて重要
であるが、半導体基板材料でないものを用いる時
でも、例えば合成樹脂又は金属のような他の材料
の細い溝を設けるに当たり利用するのに等しく適
している。

溝は基板領域の厚さの一部だけを貫いて延在さ
せることもできる。しかし、基板領域を支持体上
に設ける場合は、この基板領域の全厚さを貫いて
延在させ、これによりスロツト状の開口を形成す
ると好適である。

実施例 以下図面を参照して本発明を詳細に説明する。

これらの図面は単に略図であつて、寸法通りに
は描かれていない。

対応する部分は一般に同一符号を付してある。
第１図ないし第９図は本発明方法により半導体装
置を製造する順次の段階の略断面図である。

本例では非常に狭い酸化物領域によりエピタキ
シヤル層のアイランド（島）状部を横方向に絶縁
するのに本発明を利用している。出発材料は基板
領域であり、この基板領域は本例ではｐ形領域を
有する半導体本体１０と、ｎ形埋込層１１と、並
置されたｐ形エピタキシヤル層１２とで構成され
る。基板領域１の表面１３上に酸化防止層２を設
ける。本例ではこの酸化防止層を窒化シリコン
（珪素）層とする。この酸化防止層上に酸化可能
層３をデポジツトさせる。本例ではこの酸化可能
層を多結晶シリコン層とする。これは必ず必要と
するものではないが、下記の例から明らかなよう
に、本例では酸化可能層３上に第２の酸化防止層
４（本例では第１のそれと同じくシリコン窒化物
層とする）を設ける。このようにして第１図に示
した状態が得られる。

今度は酸化可能層３を表面１３の一部の上で除
去する。この目的で、第１にシリコン窒化物層４
を部分的にエツチし去り、その上でこれにより露
出された酸化可能層３の部分をエツチング又は酸
化してから酸化物層をエツチし去る方法で完全に
除去する。次に酸化可能層３の残りの部分の縁に
熱酸化を施す。この結果酸化可能層３の縁部５が
その全厚さに亘つて酸化される（第２図参照）。

次に、第２の酸化防止層４の残部と、第１の酸
化防止層２の覆われていない部分を除去する（第
３図参照）。こうすると基板領域が露出され、自
己整合的態様で酸化された縁部５の区域だけが実
際的にエツチし去られる。本例では、これは下記
のようにして行われる。

酸化された縁部５がエツチされ終わつた後（こ
れは第４図に示すようになる）、基板領域１の露
出されている部分を層１２の厚さの一部に亘つて
熱酸化する。この熱酸化に際し、シリコン層（酸
化可能層）３もその全厚さに亘つて酸化される。
このようにして酸化物層６と７が形成される（第
５図参照）。次にシリコン窒化物層（第１の酸化
防止層）の酸化物層６と７との間に残つている部
分を選択的にエツチし去り、既に以前に取り去ら
れたものであるが、酸化可能層３の酸化された縁
部５の区域で基板領域１を露出させる。こうなれ
ば基板領域の非常に狭い露出された部分（この幅
は1μｍ以下にすることができる）にほぼ垂直な
壁を有する溝８をプラズマエツチングによりエツ
チングできる。この溝はエピタキシヤル層１２の
アイランド状部分１２Ａを縦方向に完全に取囲
み、埋込層１１を通して延在する（第６図参照）。

酸化物層６と７をエツチし去つた後（第７図参
照）、熱酸化を行う。これで溝８は完全に酸化物
で満され、溝８とアイランド１２Ａの外側に太い
フイールド酸化物層９を形成する（第８図）。

シリコン窒化物層２を選択的にエツチし去つた
後、半導体回路要素、例えばコレクタ領域１１、
ベース領域１２Ｂ、ｎ形エミツタ領域１４及びコ
レクタ接続領域１５を有するトランジスタを半導
体技術で一般に既知の方法を用いてアイランド１
２Ａ内に形成できる。次に薄い酸化物層１６内に
コンタクト窓を設けることができる。厚いフイー
ルド酸化物を貫いてコンタクト窓を形成する工程
は、溝８を酸化物で充たす工程に際し、窒化物層
（第１の酸化防止層）２が存在するため回避でき
る。

シリコン酸化物、シリコン窒化物及びシリコン
は互いに選択的にエツチングされるから、基板領
域１の一部、すなわちエピタキシヤル層１２の上
側の酸化された縁部５の下側だけが露出され、記
述されたプロセスで、マスキングもなく整列工程
もなくそれでいて完全に自己整合的態様で基板の
厚さの一部を貫いてエツチし去られ、酸化可能層
３の残りの部分と酸化された縁部５とが取除かれ
る。

溝８内に形成される酸化物領域９は1μｍより
細くできる。従つて、通常の拡散又は誘電体分離
領域よりも非常に細くできる。このため回路配置
のコンパクトさが著しく増す。これは多数の半導
体回路要素を有する多数の第９図の構造のアイラ
ンドを具える。

種々の層の厚さやエツチング方法の選択は完全
に当業者に任されており、所望の用途に依存す
る。本例では、層２の厚さは75nｍであり、層３
の厚さは0.35μｍ、そして層４の厚さは150nｍで
あつた。溝８の幅は0.5μｍであり、深さは7μｍで
あつた。エピタキシヤル層１２の厚さは3μｍで
あり、埋込層１１の厚さは3μｍであつた。

例えばシリコン窒化物に対する選択的エツチヤ
ントは熱燐酸（140℃〜180℃）、シリコン酸化物
に対する選択的エンチヤントは緩衝したHF水溶
液、多結晶シリコンに対する選択的エツチヤント
はKOH水溶液（20重量％）を用いることができ
る。溝８をエツチングする工程は例えば、周波数
13.56MHz、圧力0.3Pa及び消費電力3000Wで
CCl_4-クロリンプラズマ中で行うことができる。

エピタキシヤルベース領域を有するトランジス
タの代わりに、拡散又は注入ベース領域を有する
トランジスタを形成することもできる。これは例
えば層１２をｐ形ではなくｎ形導電層として、こ
れをコレクタ領域として役立て、この時高ドープ
したｎ形埋込み層１１を通常の態様で埋込み、コ
レクタ接続部とし、これを領域１５を介して上側
表面にコンタクトさせる。

第１図〜第９図の例の可能な変形例を第１０図
〜第１５図に略式図示する。本例では窒化シリコ
ン層４を層２より薄く選ぶため、層４をエツチし
去つた後層２のカバーされていない部分が部分的
に残る（第１０図参照）。これは前の例の第３図
の段階に対応する。次にシリコン層３を選択的に
エツチし去り（第１１図）、その上で覆われてい
ないシリコン窒化物を完全に除去する（第１２
図）。酸化された縁部５をエツチし去つた後（第
１３図）、酸化物層７を熱酸化により形成する
（第１４図）。次にシリコン窒化物２を選択的にエ
ツチし去り、これにより露出された基板１の部分
内に溝８をエツチングする（第１５図）。しかし、
この変形例は溝８が酸化物で満たされた後、この
溝のいずれの側にも厚いフイールド酸化物が形成
されず、このため後に保護すべき半導体回路要素
のドープされた半導体領域の形成とコンタクトに
つき問題が生ずるという欠点を抱えている。しか
し、或る種の他の用途、例えば基板１を支持体上
に設けられたシリコン層とし、溝８で十分に横切
らせる時では、この変形例は有利である。その理
由は、技術的観点からこれは幾分簡単であるから
である。この場合は例えば基板領域１の溝の両側
の部分は同じ熱酸化を受け、それらが究極的に同
じ厚さを得る。これは第１〜９図の例と対照的
に、最終段階（第９図）で、エピタキシヤル層１
２は領域１２の両側よりも領域１２Ａの区域で一
層厚い。

次に第１６〜２３図につき、酸化可能層３上の
第２の酸化防止層を省くことができるもう一つの
好適な実施例を説明する。この例及び後の二、三
の例では本発明方法を小さなバイポーラトランジ
スタの製造につき説明するが、本発明は他の半導
体回路要素の製造にも有効に利用できることを理
解するべきである。

出発材料はｎ形シリコンの支持体２０で、この
中にシリコン酸化物層２２の窓を介してｐ形ベー
ス領域２１を拡散させる。絶縁層２２と窓の中で
はベース領域２１との上に多結晶シリコン層１を
デポジツトさせる。本例では多結晶シリコン層１
が基板領域１を構成し、ドープしないか、しても
極く弱くする。この多結晶シリコン層１の上にシ
リコン窒化層の酸化防止層２を設け、この酸化防
止層２の上にもう一度酸化可能層３を設ける。本
例ではこの酸化可能層もシリコンとする。この酸
化可能層３の一部を取除いた後、第１６図の状況
が得られる。

前の例と全く同じく、酸化可能層３の縁部５を
その全厚さに亘つて酸化する。酸化可能層３は覆
われていないから、この酸化に際し、その厚さの
一部に亘つてシリコン層（酸化可能層）３の残部
も酸化される。次に酸化防止層２の覆われていな
い部分を除去し、第１７図の構造を得る。完全に
酸化された縁部５の境界を点線で示した。

この段階で、多結晶シリコン層１の露出してい
る部分にドーピングすることができる。本例では
これはほう素のイオン注入により行い、これによ
り多結晶シリコン層１の露出している部分が強く
ｐ形導電性となる。この間多結晶シリコン層１の
残部は上に重なつている層によりこのイオン注入
に対してマスクされる。このイオン注入のドーズ
量とエネルギーは当業者が各場合で適当に選ぶこ
とができる。

次に酸化物を取除く（第１８図参照）。次に再
度熱酸化を行う。これによりシリコン層３の残つ
ている部分は全部酸化物２３に変換される。ま
た、この時多結晶シリコン層のカバーされていな
い部分の上に酸化物層２４が形成される（第１９
図参照）。

次に、シリコン窒化物層２の覆われていない部
分をエツチし去り（第２０図）、層２，２３及び
２４をマスクとして用いてプラズマエツチングに
より溝８を形成する。この溝８は多結晶シリコン
層１の全厚さを貫いて延在する。このため多結晶
シリコン層１は２個の層部１Ａと１Ｂに分割され
る（第２１図参照）。次に酸化物２３及び２４を
エツチし去る（第２２図）。次に層部１Ａを熱酸
化することにより溝８の壁に酸化物層２５をコー
テイングする（第２３図）。シリコン窒化物層２
を除去した後、拡散又はイオン注入によりｎ形エ
ミツタ領域２６を形成する。この時同時に層部１
Ｂは高ｎ形ドーピングを得る。このようにして得
られたトランジスタは低オーミツクの多結晶エミ
ツタ及びベース接続部を有する。コレクタ接続部
はコレクタ領域２０上のどこかに設けることがで
きる（ここには図示せず）。

第２４〜３１図は本発明方法のもう一つの好適
な実施例に従つて半導体装置を製造する順次の工
程の略式断面図である。

本例でもバイポーラトランジスタの製造につき
説明する。図では作られるべき半導体装置のトラ
ンジスタを形成する部分だけを示した。

出発材料は支持体であり、これは本例ではｎ形
シリコン領域３０により構成され、これが部分的
にシリコン酸化物層３１により覆われている。こ
のシリコン酸化物層３１に窓を設け、この窓を介
して拡散又はイオン注入によりｐ形ベース領域３
２を形成する。半導体技術の分野で既知のデポジ
シヨン法（蒸着法）を用いてこの支持体に順次に
基板領域となる第１のシリコン層１と、並置され
た酸化防止層２（本例ではシリコン窒化物層）
と、並置された酸化可能層３（本例ではこの第２
のシリコン層）とを設ける。本例では、この第２
のシリコン層３の上に更に層２より厚く、シリコ
ン窒化物から成る第２の酸化防止層４を設ける。
更に注意すべきことは、本例では前述した各例と
同じように、シリコン窒化物層２及び４と夫々そ
の下側に延在するシリコン層１及び３との間に、
図示しない非常に薄い酸化物層を設けることがあ
ることである。本例では層１と３をほとんどドー
プしない多結晶シリコン層とし、厚さを夫々0.5μ
ｍ及び0.35μｍとする。窒化物層２と４は厚さを
夫々75nｍ及び150nｍとする。これらの工程によ
り第２４図の状態が得られた。

順次に層４及び３をエツチングすることにより
（この処理の時フオトラツカーマスクをエツチン
グマスクとして用いることができる）、層１の表
面の一部の上にある第２のシリコン層３を取除
き、その後で酸化可能なシリコン層３の残りの部
分の縁部５をその全厚さに亘つて酸化する（第２
５図参照）。シリコン窒化物層２及び４はこの酸
化に対し、下側にあるシリコン層１及び３を保護
する。本例では酸化された縁部５の幅は約0.9μｍ
である。

次に（第２６図参照）、第１の酸化防止層２
（如何なる下に存在する非常に薄い酸化物層も含
む）の覆われていない部分を取除く。この時窒化
物層４は一部残る。これは、窒化物層４は窒化物
層２より厚いからである。次に（第２７図参照）、
第１のシリコン層１の露出した部分を酸素を含む
雰囲気内で加熱することによりその厚さの一部に
亘つて酸化する。この結果厚さが例えば0.15μｍ
の熱酸化物層３３が形成される。

この場合も基板領域、ここでは第１のシリコン
層１を酸化された縁部５の区域でだけ自己整合的
に露出させ、エツチし去り、酸化可能層、ここで
はシリコン層３の残りの部分（酸化された縁部を
含む）を取除くが、本例ではこれは次のようにし
て行われる。

先ず第２の酸化防止層４とその下に存在する第
２のシリコン層３とをエツチングにより順次に取
除き、その上で第１の酸化防止層２のこれにより
露出された部分を取除く。こうして第２８図の状
態が得られる。次に酸化された縁部５と熱酸化物
層３３とを同時にエツチし去り、第２９図に示す
構造のものが得られる。次に全シリコン層１に再
び熱酸化物層３４を設けるが、層２の元来酸化さ
れた縁部５の下に位置する部分がこの熱酸化に対
してマスクとして働く。次にこの層２の残りの部
分を選択的にエツチし去り、その上でこの部分の
下側にあるシリコン層１の部分をエツチングによ
り取除く。こうして得られた溝は本例では基板領
域の厚さに亘つて延在し、層１を２個の部分１Ａ
と１Ｂに分ける狭いスロツトを構成する。

バイポーラトランジスタを形成するために、第
２５図に示した工程に達し終わつた後、シリコン
層１の層３の下側ではない部分にアクセプタ、例
えばほう素をドープする。これは第２５図の段階
と第２６図の段階との双方で（窒化物層２を貫い
て行うことができる）イオン注入を行い、第２６
図の段階で拡散させることにより行うことができ
る。こうして得られた層１の高ドープｐ形部はｐ
形ベース領域３２に対する良好なオーミツクコン
タクトを形成する。第２のシリコン層３とこの層
の酸化された縁部５とはこのドーピング工程に際
し、マスクとして機能する。

第２８図の段階に到達した後、ドナー、例えば
砒素の注入又は拡散を行う。これによりシリコン
層１の覆われていない微分は高ｎ形ドーピングを
得る。砒素のイオン注入を行う時は、窒化物層２
が存在するままでもこのプロセスを行うことがで
きる。このドーピングに関連する熱処理時及び熱
酸化物層３４の形成時に、砒素が層１からベース
領域３２内に拡散し、この領域にエミツタ領域３
５を形成する（第２８〜３０図参照）。

所望とあらば、第２９図の段階でシリコン層１
を全体的に金属珪化物、例えば珪化白金、珪化モ
リブデン又はその他の適当な珪化物で覆い、エミ
ツタとベースの接続導体の両方の導電率をあげる
こともできる。この目的で通常の態様で層１に金
属層をコートし、次に加熱によりこれを珪化物に
変え、次に窒化物層２上に残つている金属をエツ
チングにより除去する。シリコン層１の厚さに依
存してこのシリコン層１はその厚さ全体に亘り又
はその厚さの一部だけが珪化物に変えられる。

最後に（第３１図参照）、エミツタベース接合
並びにシリコン層部１Ａ及び１Ｂの縁を熱酸化又
は熱分解により酸化物層３６で覆い、更に通常の
態様でコレクタ領域３０に適当に選ばれた位置、
本例では下側に、電極層３７を設ける。層部１Ａ
及び１Ｂは夫々ベースとエミツタの接続導体とな
り、これに電極層３７がコレクタの接続導体とし
て加わり、装置が通常の態様で仕上がることにな
る。コレクタ領域３０は上側でコンタクトさせる
こともできる。これはトランジスタが集積回路の
一部を形成する場合に好適である。

以上の説明から結論されることは第２５図の構
造を得るための第１のクリテイカルでないマスキ
ングの後は、第３１図の段階を含めて全工程がマ
スクを用いずに遂行することができ、ベースとエ
ミツタの配線を構成するシリコン層部１Ａと１Ｂ
の間の距離及びエミツタ領域３５の位置は既に最
初に酸化された縁部で決まつていることである。
このように本発明を用いれば非常に簡単な手段で
高度の自己整合が得られる。

本例では唯一つのベースとエミツタの接続導体
を有するトランジスタが形成され、第１のシリコ
ン層１が最終的には小さな距離だけ隔てた２個の
層部から構成されている。しかし、第２５図の状
態で第２のシリコン層３のいくつかの部分が残
り、その各々が酸化された縁部５を有するように
第２のシリコン層をエツチングすることにより一
層複雑な構造のものを作ることができ、第１のシ
リコン層１が小さな距離だけ離れたいくつかの部
分を構成するようにすることもできる。例えば第
３２図は２個のベース接続導体１Ａ，１Ｃ、一つ
のエミツタコンタクト１Ｂ、一つのコレクタコン
タクト１Ｄを有するトランジスタ構造の断面を示
したものであるが、これらの接続導体（コレク
タ）は全て上側にあり、全てがこの第１のシリコ
ン層１の一部を構成し、これはこの方法で作るこ
とができ、部分的に沈められた酸化物パターン３
８が用いられている。

シリコン層部１Ａと１Ｃとは（この紙面の外
で）どこかで互いに接続される。n⁺形コレクタ
コンタクト区域３９を層１の上側の高ドープｎ形
部１Ｄから拡散させることによりエミツタ領域３
５と同時に形成することができる。

第３３〜３８図はこの好適な実施例の変形例を
示したものであり、ここでは（第３３図参照）第
２６図の状態から出発し、酸化された縁部５が既
にエツチし去られている。シリコン層１の露出し
ている部分を酸化する際、シリコン層３の縁も僅
かに酸化され（第３４図参照）、この後でシリコ
ン窒化物層２及び４の露出している部分を選択的
にエツチし去られる（第３５図参照）。次にシリ
コン層３を完全にエツチし去り、同時に同じプラ
ズマエツチング工程で溝８を形成する。溝８の壁
を僅かに酸化した後、シリコン窒化物層２を選択
的にエツチし去ることにより下に横たわるシリコ
ン層１の部分を露出させる（第３７図）。次にこ
の部分に拡散又はイオン注入により例えば砒素を
ドーピングすることができる。この時酸化物層３
３がマスクとして働く。この時同時にベース領域
３２内にエミツタ領域３５を形成する（第３８
図）。最後にシリコン層１の部分１Ｂと酸化物層
３３の部分の上にエミツタ領域のコンタクトのた
めの例えばアルミニウムから成るコンタクト層４
０を設ける。所望とあらば酸化物層に形成した窓
を介して層部１Ａにコンタクト層を設けることが
でき、コレクタ領域３０にも適当な場所に接続導
体を設けることができる。

第１６〜２３図、第２４〜３１図及び第３３〜
３８図の例のように集積回路の配線及び相互接続
の一部を形成するシリコン層内の狭いスロツトを
形成するために本発明方法を用いる場合、種々の
異なる位置でこのシリコン層のｐ形にドープされ
た部分が接合部で整流現像を伴うことなくｎ形に
ドープされた部分に接続する必要が生ずる。これ
は例えばnpnトランジスタのコレクタ領域をこの
シリコン層を介して別のnpnトランジスタのベー
ス領域に接続する場合に生ずる。このような場合
に非整流的にｐ形シリコン層部とｎ形シリコン層
部とを本願に記載されている技術で互いに接合す
る非常に適した方法を第３９〜４５図につき述べ
る。例えば第３３〜３８図の例（これは第２４〜
３１図の例の変形例であり、第２６図の段階から
スタートする）に述べられている方法からスター
トする。

シリコン層内にｐ形シリンとｎ形シリコンとの
間の接合を形成する予定の位置に、シリコン層
１、シリコン窒化物層２、シリコン層３及びシリ
コン窒化物層４を設ける前に、金属珪化物層５
０、例えばPtsiから成り、好ましくは例えばシリ
コン窒化物又はシリコン酸化物の絶縁層５１をコ
ーテイングした小領域を設ける（第３９図参照）。
この段階は第２４図の段階に対応する。第２５図
につき述べたようにシリコン層３の一部を取除
き、縁部５を酸化した後、第４０図の構造のもの
が得られる。シリコン窒化物層２の露出している
部分を除去し、酸化された縁部５をエツチングし
去つた後、第４１図の構造が得られる。これは第
３３図の段階に対応する。この段階の時シリコン
層１の露出している部分はほう素イオンを注入す
ることにより強くｐ形にドープする。

次にこのシリコン層１の露出している部分（及
びシリコン層３の縁）に熱酸化により酸化物層３
３をコーテイングし、次に露出している窒化物層
２を選択的に除去する（第４２図）。これは第３
４図の段階に対応する。

窒化物層４を取除いた後、シリコン層１を例え
ばプラズマエツチングにより絶縁層５１に達する
迄エツチングする。このプロセスで溝又はスロツ
ト８が形成される（第４３図）。これは第３６図
の段階に対応する。この際シリコン層３も完全に
エツチし去られる。

シリコン窒化物層２の残部を除去した後、これ
により露出したシリコン層１の部分を例えばリン
のイオン注入により強くｎ形にする。この際酸化
物層３３がこのイオン注入に対してマスクとして
働く。これにより第４４図の構造が得られる。次
にｎ形シリコン層部１Ｂを僅かながら酸化する
（酸化物層５２）。この上で所望とあらば、何の妨
げもなく第２のメタライズ層５３を設ける。この
メタライズ層５３はシリコン層１から完全に絶縁
され、それでいて金属珪化物５０を介してシリコ
ン層１のｐ形部とｎ形部との間に良好なオーミツ
ク接続が得られる。最終的に得られた構造は第４
５図に示すが、これは第３８図に対応する（但
し、後者では金属層４０とコンタクトさせるため
に層部１Ｂの酸化物層５２をエツチして去つてあ
る）。金属珪化物５０が溝８を設ける時のエツチ
ングプロセスに耐えることができる場合及び層１
と５３間のコンタクトに対し障害がない場合（又
は層５３を設けない時）は絶縁層５１を省くこと
ができる。

上述した諸例では全てバイポーラ半導体装置の
製造に関するものであるが、本発明はこれに限定
されるものではない。本発明方法を用いることに
より、例えば２個以上の絶縁ゲート電極を有する
電界効果トランジスタ、電荷結合装置（CCD）、
接合形電界効果トランジスタ（JFET）等のよう
な電界効果装置を効果的に、簡潔に作ることがで
き、１個又は複数個の非常に狭い溝又はスロツト
を夫々基板又は層に設けるべき全ての場合に有効
である。

第４６〜５１図につき非常に短い距離だけ離れ
た複数個の絶縁ゲート電極を有する電界効果トラ
ンジスタの製造につき説明する。本例ではｎ形シ
リコンの支持体６０上に熱酸化物層６１（ゲート
酸化物）を成長させる。この熱酸化物層６１の上
に500nｍ厚の多結晶シリコン層１を設け、この
多結晶シリコン層を例えば拡散により（強くｎ形
にする。この多結晶シリコン層１の上に例えばシ
リコン窒化物の酸化防止層２を設け、この酸化防
止層２の上に約50nｍ厚の多結晶シリコン層３を
形成し、これに別の酸化防止層４（ここでも窒化
物層とする）コートする。

次に、本例ではソール領域とドレイン領域とを
形成する予定の区域の酸化防止層４をエツチし去
り、その上でシリコン層３の露出した部分をその
全厚さに亘つて酸化し、酸化物層６２を構成す
る。斯くして、第４６図に断面を略式図示した構
造が得られる。

今度は層４と３を局所的にエツチし去り（第４
７図参照）、これらの層からストリツプ（第４７
図に断面を示す）を形成する。次に熱酸化により
これらのストリツプの縁部５を酸化物を変える
（第４８図参照）。

次に窒化物層２の覆われていない部分及び窒化
物層４をエツチし去る（第４９図参照）。次に酸
化された縁部５と酸化物層６２とをエツチングに
より除去し、その上で熱酸化によりシリコン層３
の残りの部分を完全に酸化物６に変え、他方厚い
シリコン層１の露出している部分に酸化物層７を
形成する。斯くして第５０図の構造が得られる。

次に窒化物層２の露出している部分をエツチン
グにより取除き、その上でシリコン層１のこれに
より露出した部分をこのシリコ層の全厚さに亘つ
て酸化物層６１に達する迄、例えばプラズマエツ
チングによりエツチし去る。斯くしてシリコンス
トリツプ１Ａ〜１Ｇから成るゲート電極構造が得
られる。これらのシリコンストリツプは非常に短
い相対距離（＜1μｍ）だけ隔てられるが、この
距離は前の諸例と同じく酸化された縁部５により
決まる。ゲート電極は一部は酸化物層７でコート
され、一部は窒化物層２とその上に設けられた酸
化物層６とでコートされ、紙面の外で夫々層７並
びに層２及び６の開口を介してコンタクトさせる
ことができる。

このようなゲート電極構造は数個の制御電極を
有するMOSトランジスタ又は電荷結合装置に用
いることができる。ソース及びドレイン領域６３
（紙面の外でコンタクトさせる）を形成するため、
例えば、酸化物層６１を介してシリコン本体６０
内にほう素イオンをイオン注入する。この時例え
ばフオトレジストマスク６４を用いるが、これは
正確に整列させる必要はなく、第５１図で点線で
示してある。勿論、ゲート電極構造を形成する方
法にとつて、ソール領域やドレイン領域を作るか
作らないかは本質的なことではない。

第５１図に示す種類の電荷結合装置はゲート電
極間の距離が非常に短いため、２個のレベルで重
なり合うゲート電極を用いる必要がなく、これは
殊に寄生容量を小さくするという大きな利点を有
する。勿論、この図は略図にすぎず、一般には相
当多数のゲート電極がCCD内に存在する。

本発明に従つてスロツト又は溝を設けた基板は
種々の目的に使用することができる。この基板を
マスキング層として用いる場合は、そこに設けら
れているスロツト又は溝を例えば非常に小さいチ
ヤネルストツパ領域を設けるためのドーピングの
目的に使用することができる。斯くして第６図の
段階で溝８を設けた後、表面にほぼ直角にほう素
イオンの注入を行つて、溝の底に（第６〜９図で
点線で示した）小さいp⁺チヤネルストツパ領域
１７を形成することができる。代わりに、この基
板を例えばシリコンのマスキング層とし、ドーピ
ングの後で取除くこともできる。

本発明方法は上述したように半導体材料内に溝
を形成することに限定されるものではない。例え
ば、第５２〜５４図はコンデンサの製造の３段階
を示すものである。この場合（第５２図参照）出
発材料はアルミニウム箔の基板領域１で、この上
にシリコン酸化物の酸化防止層２、アルミニウム
の酸化可能層３、シリコン酸化物の第２の酸化防
止層４がのつている。第１０〜１５図につき説明
した方法に従つて第５３図の構造が得られる。こ
れは第１５図の構造に対応し、層７はアルミナか
ら成る。例えばニクロム酸ナトリウムとHClの水
溶液により層７を選択的にエツチングし去つた
後、溝８を含めて基板１を僅かに酸化することに
より薄いアルミナ層７０でコートし、この組立体
の上に例えば同じくアルミニウムから成る金属層
７１を設ける（第５４図参照）。これで接続端子
７２と７３の間に誘電体７０を具えるコンデンサ
が得られる。溝８はジグザグ形状を有するように
することもできる。いくつかの溝を設けることも
可能である。これらの溝の存在によりコンデンサ
の全実効表面積は著しく拡げられ、同じ基板表面
積のものでも溝を欠くものよりも相当に大きな容
量が得られる。

シリコン酸化物に対する選択的エツチヤントと
して緩衝HF液が、アルミナに対する選択的エツ
チヤントとしてはりん酸と三酸化クロムの水溶液
が、アルミニウムに対する選択的エツチヤントと
しては二クロム酸ナトリウム、HCl及び微量の塩
化第二銅の水溶液が使える。

本発明方法は以上に挙げた諸例に限定されるも
のではない。例えば酸化可能層はシリコンやアル
ミニウム以外の材料、例えばジルコニウム又はハ
フニウムとすることができる。一般に酸化可能層
としては酸化物を形成することができる材料で、
この酸化物がこれらの材料に対し選択的にエツチ
ングすることができる材料を用いればよい。酸化
防止層としてもシリコン窒化物以外の材料を用い
ることもでき、これは基板領域及び酸化可能層の
材料に依存する。２個の酸化防止層を用いる時
は、選択的エツチヤントの可能性の限界が満足さ
れる限り両者を同じ材料とする必要はない。

或る場合には酸化防止層を複合層とし、シリコ
ン窒化物とシリコン酸化物のように異なる材料の
２個以上の並置された層で構成することができ
る。斯くして殊に多結晶シリコン層３が非常に薄
い（例えば50nｍ以下）時、層３と４（第１図参
照）の間に非常に薄いシリコン酸化物を設け、こ
れを殊に層４を（例えばプラズマエツチングによ
り）エツチし去る時エツチングステツプとして用
いると時として有利である。

【図面の簡単な説明】

第１図〜第９図は本発明方法の第１の実施例に
従つて製造する順次の段階の半導体装置の略断面
図、第１０〜第１５図は第１図〜第９図の例の変
形例に従つて製造する順次の工程の半導体装置の
略断面図、第１６図〜第２３図はもう一つの好適
な実施例に従つて製造する順次の工程の半導体装
置の略断面図、第２４図〜第３１図はもう一つの
別の好適な実施例に従つて製造する順次の工程の
半導体装置の略断面図、第３２図は第２４図〜第
３１図の好適な例に従つて製造されたもう一つの
半導体装置の略断面図、第３３図〜第３８図は第
２４図〜第３１図の変形例の略断面図、第３９図
〜第４５図は第３３図〜第３８図の例により製造
する時の他の詳細の略断面図、第４６図〜第５１
図は本発明に従つて電荷結合電界効果装置を製造
する場合の略断面図、第５２図〜第５４図は半導
体技術の分野の外で本発明方法を使用する場合の
略断面図である。 １……基板領域、２……第１の酸化防止層、３
……酸化可能層、４……第２の酸化防止層、５…
…酸化された縁部、６……酸化物層、７……酸化
物層、８……溝、９……フイールド酸化物層、１
０……ｐ形半導体本体、１１……ｎ形埋込み層
（コレクタ領域）、１２……ｐ形エピタキシヤル
層、１２Ａ……アラインド状部分（ベース領域）、
１３……表面、１４……エミツタ領域、１５……
コレクタ接続領域、１６……薄い酸化物層、１７
……チヤネルストツパ領域、２０……支持体、２
１……ｐ形ベース領域、２２……シリコン酸化物
層（絶縁層）、２３……酸化物、２４……酸化物
層、２５……酸化物層、２６……ｐ形エミツタ領
域、３０……ｎ形シリコン領域、３１……シリコ
ン酸化物層、３２……ｐ形ベース領域、３３……
熱酸化物層、３４……熱酸化物層、３５……エミ
ツタ領域、３６……酸化物層、３７……電極層、
３８……酸化物パターン、３９……コレクタコン
タクト区域、４０……コンタクト層、５０……金
属珪化物層、５１……絶縁層、５２……酸化物
層、５３……第２のメタライズ層、６０……支持
体、６１……熱酸化物層、６２……酸化物層部、
６３……ソース、ドレイン領域、６４……フオト
レジストマスク、７０……アルミナ層、７１……
金属層、７２，７３……端子。

Claims (1)

1. 【特許請求の範囲】 １(a) 基板領域の表面上に第１の酸化防止層を設
   ける工程と、 (b) この第１の酸化防止層の上に酸化可能層を設
   ける工程と、 (c) この酸化可能層を基板領域の一部の上で選択
   的に除去する工程と、 (d) 酸化可能層の残存部の縁部をその全厚さに亘
   て酸化し、酸化可能層のこの縁部の外側の部分
   を最大でもその厚さの一部に亘つてだけ酸化す
   る工程と、 (e) 第１の酸化防止層の覆われていない部分を選
   択的に除去する工程と、 (f) 基板領域の露出した部分をその厚さの一部に
   亘つてだけ酸化する工程と、 (g) 自己整合的態様で、前記の酸化縁部の区域で
   だけ基板領域を露出させる工程と、 (h) 上記の露出基板領域を少なくともその厚さの
   一部に亘つてエツチングする工程とを含んでな
   ることを特徴とする細い溝を基板領域に設ける
   方法。 ２ 第１の酸化防止層の覆われていない部分を除
   去した後。酸化可能層の酸化された部分をエツチ
   し去り、その上で基板領域の露出した部分の熱酸
   化と同時に、酸化可能層の残存部を完全に酸化
   し、第１の酸化防止層の覆われていない部分を除
   去することにより、その下側にある基板領域の部
   分を露出することを特徴とする特許請求の範囲第
   １項記載の細い溝を基板領域に設ける方法。 ３ 酸化された縁部を形成する際に酸化可能層の
   残部もその厚さの一部に亘つて酸化することを特
   徴とする特許請求の範囲第２項記載の細い溝を基
   板領域に設ける方法。 ４ 酸化可能層上に第２の酸化防止層を設け、こ
   の第２の酸化防止層が前記縁部の酸化に際し、残
   りの酸化可能層が酸化されるのを防ぐようにする
   ことを特徴とする特許請求の範囲第１項記載の細
   い溝を基板領域に設ける方法。 ５ 基板領域の露出した部分の前記熱酸化後、第
   ２の酸化防止層とその下側の酸化可能層とを除去
   し、次に第１の酸化防止層のこうして露出された
   部分を除去し、次に酸化された縁部とを基板領域
   上の熱酸化物層とをエツチし去り、この上で基板
   領域を再度熱酸化し、第１の酸化防止層の覆われ
   ていない部分を除去することにより、その下にあ
   る基板領域を部分を露出させるようにすることを
   特徴とする特許請求の範囲第４項記載の細い溝を
   基板領域に設ける方法。 ６ 第１の酸化防止層の覆われていない部分を除
   去した後、酸化された縁部をエツチし去り、基板
   領域の熱酸化後、第２の酸化防止層を除去し、そ
   の上で基板領域の露出した部分に溝をエツチング
   する際同時に酸化可能層の残りの部分もエツチし
   去るようにすることを特徴とする特許請求の範囲
   第４項記載の細い溝を基板領域に設ける方法。 ７ 酸化された縁部の形成後、第２の酸化防止層
   を完全にエツチし去り、第１の酸化防止層をその
   厚さの一部に亘つてだけエツチし去り、次に酸化
   可能層を選択的にエツチし去り、次に第１の酸化
   防止層の酸化された縁部の下側に位置しているの
   ではない部分を取り除き、その上で酸化された縁
   部をエツチし去り、次に基板領域の露出した部分
   を酸化し、その上で第１の酸化防止層の残りの部
   分を選択的にエツチし去ることを特徴とする特許
   請求の範囲第４項記載の細い溝を基板領域に設け
   る方法。 ８ 基板領域を半導体材料とすることを特徴とす
   る特許請求の範囲第１項ないし第７項のいずれか
   １項に記載の細い溝を基板領域に設ける方法。 ９ 溝がエツチされた後、熱酸化を行い、その結
   果溝を酸化物層で覆うことを特徴とする特許請求
   の範囲第１項ないし第８項のいずれか１項に記載
   の細い溝を基板領域に設ける方法。 １０ 熱酸化により溝を完全に酸化物で満たすこ
   とを特徴とする特許請求の範囲第９項記載の細い
   溝を基板領域に設ける方法。 １１ 基板領域が層状の第１の導電形の第１の領
   域を具え、これが表面に隣接すると共に下側に存
   在する第２の反対の導電形の第２の領域とpn接
   合を形成し、層状の領域の全厚さに亘つて溝が延
   在するようにすることを特徴とする特許請求の範
   囲第８項ないし第１０項のいずれか１項に記載の
   細い溝を基板領域に設ける方法。 １２ 第２の領域を、第１の導電形の第３の半導
   体領域上に設けられた埋め込み層で構成し、この
   埋め込み層の全厚さを貫いて第３の領域中迄溝を
   延在させることを特徴とする特許請求の範囲第１
   １項記載の細い溝を基板領域に設ける方法。 １３ 基板領域を支持体上に設けられたシリコン
   層で構成し、溝がこのシリコン層の厚さ全体を貫
   いて延在するスロツト状の開口を形成することを
   特徴とする特許請求の範囲第１項ないし第１２項
   のいずれか１項に記載の細い溝を基板領域に形成
   する方法。 １４ 前記支持体を少なくとも一部絶縁層で覆つ
   た半導体本体とし、シリコン層の１個又は複数個
   のスロツトで分離された部分が電界効果トランジ
   スタの絶縁層上に位置する少なくとも２個のゲー
   ト電極を構成することを特徴とする特許請求の範
   囲第１３項記載の細い溝を基板領域に設ける方
   法。 １５ 前記ゲート電極が電荷結合装置（CCD）
   の一部を形成することを特徴とする特許請求の範
   囲第１４項記載の細い溝を基板領域に設ける方
   法。 １６ 基板領域を構成するシリコン層内でｎ形層
   部とｐ形層部との間に接合が形成される筈の位置
   に、このシリコン層を設けるのに先立つてこの位
   置に絶縁層状に金属珪化物のアイランドを設け、
   前記溝をこのアイランド上に設けることを特徴と
   する特許請求の範囲第１３項記載の細い溝を基板
   領域に設ける方法。 １７ 前記金属珪化物のアイランド上に溝をエツ
   チングするのに耐えられる絶縁層を設けることを
   特徴とする特許請求の範囲第１６項記載の細い溝
   を基板領域に設ける方法。 １８ 中にスロツトを設けられた基板領域をドー
   ピング・プロセスに際してマスクとして用い、ド
   ーピング材料を上記スロツトを介して下側の基板
   領域のその位置の半導体領域に与えることを特徴
   とする特許請求の範囲第１３項ないし第１７項の
   いずれか１項に記載の細い溝を基板領域に設ける
   方法。 １９ 酸化可能層としてシリコン層を用いること
   を特徴とする特許請求の範囲第１項ないし第１８
   項のいずれか１項に記載の細い溝を基板領域に設
   ける方法。 ２０ 酸化防止層がシリコン窒化物を具えるよう
   にすることを特徴とする特許請求の範囲第１項な
   いし第１９項のいずれか１項に記載の細い溝を基
   板領域に設ける方法。