JPH059957B2 - - Google Patents
Info
- Publication number
- JPH059957B2 JPH059957B2 JP63025913A JP2591388A JPH059957B2 JP H059957 B2 JPH059957 B2 JP H059957B2 JP 63025913 A JP63025913 A JP 63025913A JP 2591388 A JP2591388 A JP 2591388A JP H059957 B2 JPH059957 B2 JP H059957B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- substrate
- electrical components
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
「技術分野」
本発明は、電気部品等を設ける配線基板に関し
特に電気部品等を複数個装着後に、個々にテスト
を行うことが可能な配線基板の構造に関するもの
である。
特に電気部品等を複数個装着後に、個々にテスト
を行うことが可能な配線基板の構造に関するもの
である。
「従来の技術」
従来、電気部品等を電気回路が描かれた基板上
に装着し、液晶表示装置、イメージセンサー、サ
ーマルプリントヘツド、その他の電子部品を駆動
するための回路を持つ配線基板としてはＰボード
が一般に使用されていた。
に装着し、液晶表示装置、イメージセンサー、サ
ーマルプリントヘツド、その他の電子部品を駆動
するための回路を持つ配線基板としてはＰボード
が一般に使用されていた。
このＰボードはエポキシ又はガラスエポキシ樹
脂基板上にエツチング処理等によつて形成された
銅配線とその銅配線上にあけられた電気部品の足
挿入用の穴よりなるもので、この穴に電気部品の
足を挿入しはんだ付け等を施して電気回路に接続
してゆくものであつた。
脂基板上にエツチング処理等によつて形成された
銅配線とその銅配線上にあけられた電気部品の足
挿入用の穴よりなるもので、この穴に電気部品の
足を挿入しはんだ付け等を施して電気回路に接続
してゆくものであつた。
このＰボードに設けられた電気回路は電気部品
を装着する以前に、ほぼ共通の配線部分が完成し
ており、電気部品を層装着した後に個々の電気部
品のテスト及び個々の電気部品との接続部のテス
トを行うことができなかつた。
を装着する以前に、ほぼ共通の配線部分が完成し
ており、電気部品を層装着した後に個々の電気部
品のテスト及び個々の電気部品との接続部のテス
トを行うことができなかつた。
又、Ｐボードの電気回路を設け特定の電子部品
を駆動させる時などはＰボードと電子部品の間を
接続することが必要となるため、接続部が増し、
不良接続等の新たな問題が生じてきた。
を駆動させる時などはＰボードと電子部品の間を
接続することが必要となるため、接続部が増し、
不良接続等の新たな問題が生じてきた。
これに対して、電気部品等を装着する電気回路
をイメージセンサー、液晶表示装置、サーマルヘ
ツド等の電子部品を構成している基板上の一部に
直接電気回路を描き、そして電気部品を装着する
技術も知られている。この方式はＰボードを使う
場合に比べて部品点数を減らすことができ、駆動
する電子部品との接続部が不要等の点においてす
ぐれている。
をイメージセンサー、液晶表示装置、サーマルヘ
ツド等の電子部品を構成している基板上の一部に
直接電気回路を描き、そして電気部品を装着する
技術も知られている。この方式はＰボードを使う
場合に比べて部品点数を減らすことができ、駆動
する電子部品との接続部が不要等の点においてす
ぐれている。
しかしながらこの方法においてもＰボードの場
合と同様に基板上の電気回路に対して電気部品を
装着した後に個々の電気部品について良、不良の
テスト及び電気部品の装着時の接続部の良、不良
のテストを行うことができなかつた。さらにまた
共通の配線に対して複数個の電気部品を接続する
ためには多層配線が必要となり製造工程を複雑に
していた。
合と同様に基板上の電気回路に対して電気部品を
装着した後に個々の電気部品について良、不良の
テスト及び電気部品の装着時の接続部の良、不良
のテストを行うことができなかつた。さらにまた
共通の配線に対して複数個の電気部品を接続する
ためには多層配線が必要となり製造工程を複雑に
していた。
第２図にこの従来装置の多層配線部分の製造方
法の概略を示す。
法の概略を示す。
第２図Ａに示されたように基盤１上に共通配線
１５をウエツトエツチング法等により導電性（例
えば銅、ITO等）により形成する。
１５をウエツトエツチング法等により導電性（例
えば銅、ITO等）により形成する。
次に絶縁膜を銅図Ｂに示すパターンに形成す
る。ここで１６は共通配線１５と枝分かれ配線１
７との接続を行うコンタクトホールであります。
次の同図Ｃに示すように枝分かれ配線１７を形成
し、この枝分かれ配線１７に、電気部品を装着す
るものであります。
る。ここで１６は共通配線１５と枝分かれ配線１
７との接続を行うコンタクトホールであります。
次の同図Ｃに示すように枝分かれ配線１７を形成
し、この枝分かれ配線１７に、電気部品を装着す
るものであります。
このような多層配線部分において枝分かれ配線
１７がコンタクトホール１６で共通配線１５と接
続するためにはコンタクトホール１６の寸法に限
定が必要となる。しかしながら、装着する電気部
品の端子の数が多くなつた場合又は、電気部品の
数が増した場合、コンタクトホール１６の寸法の
小さくしなければならず、コンタクト不良が発生
した、特に印刷法にて絶縁層を形成する場合はコ
ストを安くできるという利点はあるがコンタクト
ホールが形成できないという技術的な問題があつ
た。
１７がコンタクトホール１６で共通配線１５と接
続するためにはコンタクトホール１６の寸法に限
定が必要となる。しかしながら、装着する電気部
品の端子の数が多くなつた場合又は、電気部品の
数が増した場合、コンタクトホール１６の寸法の
小さくしなければならず、コンタクト不良が発生
した、特に印刷法にて絶縁層を形成する場合はコ
ストを安くできるという利点はあるがコンタクト
ホールが形成できないという技術的な問題があつ
た。
「発明の構成」
本発明は前述の如き配線基板の新規な構造に関
するものであり、特に一部の多層配線部品を有す
る配線基板で前述のような問題点が改善された物
であります。
するものであり、特に一部の多層配線部品を有す
る配線基板で前述のような問題点が改善された物
であります。
すなわち絶縁基板上に複数の共通配線が設けら
れており、その共通配線より枝分かれした配線と
この枝分かれした配線に電気部品が装着可能な構
成を有するものであり、電気部品装着後に個々の
部品の検査を行うことができるものであります。
れており、その共通配線より枝分かれした配線と
この枝分かれした配線に電気部品が装着可能な構
成を有するものであり、電気部品装着後に個々の
部品の検査を行うことができるものであります。
以下に一例を示す図面を用いて本発明を説明す
る。
る。
第１図に本発明の新規な配線基板の作製方法の
一例を示す。
一例を示す。
絶縁性表面を有する基板上１上に第１の配線群
２を導電性材料で形成する。（同図Ａ）この時第
１の配線群２は１つの電気部品３（例えばICチ
ツプ）に対しては１かたまりの配線群となつてお
り、隣の電気部品が接続される第１の配線群２′
とは接続されていない。この状態でもし電気部品
を第１の配線群２に装着した場合、個々の電気部
品について検査を行うことができる。もし不良で
あればこの段階で不良の電気部品を取りはずし新
たに電気部品を付け再度検査することが可能とな
る。次にこの第１の配線群の少なくとも一部をお
おつて層間絶縁膜４を形成する（同図Ｂ）。その
次にこの絶縁膜４上を越えて第１の配線群と同じ
ピツチと巾で第２配線群５を形成し、第１の配線
群２と２′とを相互接続し共通配線群を完成させ
る。このようにして共通配線群と共通配線群より
枝分かれした配線群とを有する配線基盤を構成す
ることができる。
２を導電性材料で形成する。（同図Ａ）この時第
１の配線群２は１つの電気部品３（例えばICチ
ツプ）に対しては１かたまりの配線群となつてお
り、隣の電気部品が接続される第１の配線群２′
とは接続されていない。この状態でもし電気部品
を第１の配線群２に装着した場合、個々の電気部
品について検査を行うことができる。もし不良で
あればこの段階で不良の電気部品を取りはずし新
たに電気部品を付け再度検査することが可能とな
る。次にこの第１の配線群の少なくとも一部をお
おつて層間絶縁膜４を形成する（同図Ｂ）。その
次にこの絶縁膜４上を越えて第１の配線群と同じ
ピツチと巾で第２配線群５を形成し、第１の配線
群２と２′とを相互接続し共通配線群を完成させ
る。このようにして共通配線群と共通配線群より
枝分かれした配線群とを有する配線基盤を構成す
ることができる。
本発明は共通配線群、すなわち電気部品が接続
されている配線群が複数個相互に接続されて形成
している物を最初から共用させて形成するのでは
なく最初は個々の電気部品に対して１つの配線群
を形成し、次に必要部分に絶縁膜を形成し、最後
に１つの電気部品に対する１つの配線群を相互接
続することにより共通配線群を設けるものであ
り、このような構成をとることにより特に電気回
路に装着される電気部品の検査を１つづつ行うこ
とができるという特徴を持つ。
されている配線群が複数個相互に接続されて形成
している物を最初から共用させて形成するのでは
なく最初は個々の電気部品に対して１つの配線群
を形成し、次に必要部分に絶縁膜を形成し、最後
に１つの電気部品に対する１つの配線群を相互接
続することにより共通配線群を設けるものであ
り、このような構成をとることにより特に電気回
路に装着される電気部品の検査を１つづつ行うこ
とができるという特徴を持つ。
以下に実施例を示し本発明を詳述する。
実施例 １
本実施例は、本発明を液晶表示装置に応用した
例を示す。
例を示す。
第３図に本実施例の基板の作製方法の概略を示
す。
す。
本実施例では使用する基板１として青板硝子を
使用した。この硝子基板は後述のように液晶表示
装置のセルをも兼ねるので高平坦性の硝子を使用
した。
使用した。この硝子基板は後述のように液晶表示
装置のセルをも兼ねるので高平坦性の硝子を使用
した。
この硝子基板上に公知のスパツタ法、蒸着法等
によりITO（酸化インジユーム、スズ）導電膜を
形成し、そのITO膜を基板１の大部分を占める液
晶表示領域は、マトリクス構成となるように電極
６をパターニング、残りの基板の端部に液晶表示
駆動回路を構成する第１の電極群７を同時に形成
した。
によりITO（酸化インジユーム、スズ）導電膜を
形成し、そのITO膜を基板１の大部分を占める液
晶表示領域は、マトリクス構成となるように電極
６をパターニング、残りの基板の端部に液晶表示
駆動回路を構成する第１の電極群７を同時に形成
した。
本実施例ではウエツトエツチング法にて、電極
６及び第１の電極群７を形成した。
６及び第１の電極群７を形成した。
第３図Ａにはこの状態の基板１の端部付近の概
略図を示すものであり、第１の電極群７は２つ分
しか描かれていなが、さらに多数分が設けられて
いる。
略図を示すものであり、第１の電極群７は２つ分
しか描かれていなが、さらに多数分が設けられて
いる。
この時第１の配線群７はまだいずれの他の配線
部分とも接続されておらず独立した状態となつて
いる。
部分とも接続されておらず独立した状態となつて
いる。
次に第１の配線群７の電気部品接続部分８に液
晶表示装置駆動用の集積回路のチツプ９を直接フ
エイスダウンボンデイングを行う。この時チツプ
９と基板１との接着は紫外線硬化タイプな接着剤
を使用し温度150℃で、約３Kgのプレス圧を加え
３分間、波長365nｍの紫外線を照射し硬化した。
この状態を第３図Ｂに示す。この状態では１つの
チツプ９に対して第１の電極群７が独立して設け
られている。
晶表示装置駆動用の集積回路のチツプ９を直接フ
エイスダウンボンデイングを行う。この時チツプ
９と基板１との接着は紫外線硬化タイプな接着剤
を使用し温度150℃で、約３Kgのプレス圧を加え
３分間、波長365nｍの紫外線を照射し硬化した。
この状態を第３図Ｂに示す。この状態では１つの
チツプ９に対して第１の電極群７が独立して設け
られている。
この際に、この独立した第１の電極群７を検査
用の取り出し端子として、液晶表示装置駆動用の
集積回路チツプ９の検査とフエイスダウンボンデ
イングの接続部の検査を行う。良品又は接続部が
良の場合はよいが不良品又は接続部が不良の場合
は一度接着したチツプ９を除去し再度別のチツプ
を取りつけ再び検査を行う。
用の取り出し端子として、液晶表示装置駆動用の
集積回路チツプ９の検査とフエイスダウンボンデ
イングの接続部の検査を行う。良品又は接続部が
良の場合はよいが不良品又は接続部が不良の場合
は一度接着したチツプ９を除去し再度別のチツプ
を取りつけ再び検査を行う。
このようにすることにより液晶表示装置の製造
歩留を向上させることができた。
歩留を向上させることができた。
次に多層配線部分の層間絶縁膜１０を必要部分
にスクリーン印刷法で形成した。材料はエポキシ
樹脂を用い厚さ40〜50μｍで第３図Ｃに示すよう
な形状で印刷し180℃30分ベークして形成した。
にスクリーン印刷法で形成した。材料はエポキシ
樹脂を用い厚さ40〜50μｍで第３図Ｃに示すよう
な形状で印刷し180℃30分ベークして形成した。
本実施例のような多層配線部の層間絶縁膜の形
状とすることによりコンタクトホールが存在しな
いので印刷の際のマージンを大きくとることが可
能となつた。
状とすることによりコンタクトホールが存在しな
いので印刷の際のマージンを大きくとることが可
能となつた。
また、この層間絶縁膜のパターンとして第４図
Ａ〜Ｃに示すような形状でも可である。
Ａ〜Ｃに示すような形状でも可である。
つまり最低限必要部分には層間絶縁膜が設けら
れていればよい。
れていればよい。
また、この層間絶縁膜の形成工程を、終えた後
に集積回路チツプ９を実装する工程、検査をする
工程を行つてもよい。
に集積回路チツプ９を実装する工程、検査をする
工程を行つてもよい。
次にこの層間絶縁膜上を渡つて、独立した第１
の配線群７に接続する第２の配線群１１を形成
し、第１の配線群７を相互に接続し、共通配線を
構成させる。この様子を第３図Ｄに示す。
の配線群７に接続する第２の配線群１１を形成
し、第１の配線群７を相互に接続し、共通配線を
構成させる。この様子を第３図Ｄに示す。
この第２の配線群１１は、銅ペーストをスクリ
ーン印刷法によりパターンどおりに印刷した後、
180℃20分のベークを行つて形成した。
ーン印刷法によりパターンどおりに印刷した後、
180℃20分のベークを行つて形成した。
さらに、これら基板の端部付近全面に保護膜を
形成した。
形成した。
このようにして、硝子基板上に電気回路を有し
電気部品が装着された配線基板を完成することが
できた。
電気部品が装着された配線基板を完成することが
できた。
この基板とほぼ同様の工程でもう一方の基板を
作製し、両基板に液晶表示装置として必要な処理
を施した後に２つの基板１を重ね合わせ、間にギ
ヤツプ間隔を一定に保つスペーサをはさんでその
外周をシールし液晶セルを完成し、その空間に液
晶材料を注入し液晶表示装置を完成させた。
作製し、両基板に液晶表示装置として必要な処理
を施した後に２つの基板１を重ね合わせ、間にギ
ヤツプ間隔を一定に保つスペーサをはさんでその
外周をシールし液晶セルを完成し、その空間に液
晶材料を注入し液晶表示装置を完成させた。
本実施例において液晶表示装置の基板１上の電
極６のパターニングは従来より公知のエツチング
法でもよいが本出願人が出願している特願昭61−
18602号に記載のようにエキシマレーザーを用い
たパターニングを行つてもよい。
極６のパターニングは従来より公知のエツチング
法でもよいが本出願人が出願している特願昭61−
18602号に記載のようにエキシマレーザーを用い
たパターニングを行つてもよい。
この場合はウエツト工程を用いないためその工
程コスト材料コストを削減できる。
程コスト材料コストを削減できる。
またこの場合には第１の配線群７も第２の配線
群１１同様に印刷法にて形成してもよい。
群１１同様に印刷法にて形成してもよい。
実施例 ２
本実施例では、本発明の構成をイメージセンサ
ーに応用した場合を記載する。
ーに応用した場合を記載する。
基板１上に所定のパターニングを施した第１の
導電膜１２と、光電変換を行う半導体層１３と第
２の導電膜１４とを従来公知の技術を用いて形成
されたセンサーアレイの基板１の端部付近にセン
サーアレイ駆動用の電気回路を設ける。そのため
にスクリーン印刷法により銅ペーストを用いて第
１の配線群のパターンを形成する。
導電膜１２と、光電変換を行う半導体層１３と第
２の導電膜１４とを従来公知の技術を用いて形成
されたセンサーアレイの基板１の端部付近にセン
サーアレイ駆動用の電気回路を設ける。そのため
にスクリーン印刷法により銅ペーストを用いて第
１の配線群のパターンを形成する。
この時第１の配線群７とセンサーアレイの第１
の導電膜又は第２の導電膜とは位置合わせを行つ
て一部接続させる。
の導電膜又は第２の導電膜とは位置合わせを行つ
て一部接続させる。
次にこの印刷された基板をベークして銅ペース
トを焼き固め配線を形成する。この時の温度はセ
ンサーに使用されている材料が影響を受けない程
度好ましくは200℃以下で焼成することが好まし
い。
トを焼き固め配線を形成する。この時の温度はセ
ンサーに使用されている材料が影響を受けない程
度好ましくは200℃以下で焼成することが好まし
い。
次にこの第１の配線群７の少なくとも一部をお
おつて層間絶縁膜１０を実施例１と同様の方法で
形成した後に第１の配線群７にイメージセンサー
駆動用のIC９をフエースダウンボンデイングし
て接続し、IC９及びIC９と第１の配線群７との
接続部分の検査を行つた。
おつて層間絶縁膜１０を実施例１と同様の方法で
形成した後に第１の配線群７にイメージセンサー
駆動用のIC９をフエースダウンボンデイングし
て接続し、IC９及びIC９と第１の配線群７との
接続部分の検査を行つた。
この際ICチツプ９と基板１との接続は仮接着
の状態とし、ICの検査を行い不良がなければ完
全接着を行い不良があれば一度ICチツプ９をは
ずし再度接続を行い完全接着を行つた。
の状態とし、ICの検査を行い不良がなければ完
全接着を行い不良があれば一度ICチツプ９をは
ずし再度接続を行い完全接着を行つた。
このようにすることにより不良の場合ICチツ
プを取りはずす際に同時に第１の配線群をも誤つ
て除去する事故の発性をなくすることができ、よ
り製造を歩留を向上させることが可能となつた。
プを取りはずす際に同時に第１の配線群をも誤つ
て除去する事故の発性をなくすることができ、よ
り製造を歩留を向上させることが可能となつた。
その後、第２の配線群の印刷、保護膜の印刷等
を実施例１と同じ条件にて行いイメージセンサー
を完成させた。
を実施例１と同じ条件にて行いイメージセンサー
を完成させた。
本発明はその他の電気、電子部品に巾広く応用
できることは言うまでもないが、前述の実施例
１、２に示すようにCOG（チツプオングラス）、
COB（チツプオンボード）等の技術を用いてICチ
ツプを直接に基板上に設ける際に応用すると製造
コスト、製造工程の削減に顕著な効果を得ること
が可能となつた。
できることは言うまでもないが、前述の実施例
１、２に示すようにCOG（チツプオングラス）、
COB（チツプオンボード）等の技術を用いてICチ
ツプを直接に基板上に設ける際に応用すると製造
コスト、製造工程の削減に顕著な効果を得ること
が可能となつた。
本発明の構成を有することにより従来では不可
能であつた電気回路に装着された電気部品の検査
を製造が完成する以前に行い、その良、不良の判
定を行うことができ、製品の歩留りを格段に向上
させることができた。
能であつた電気回路に装着された電気部品の検査
を製造が完成する以前に行い、その良、不良の判
定を行うことができ、製品の歩留りを格段に向上
させることができた。
また、共通配線と枝分かれ配線とを接続するコ
ンタクトホールを全くなくすることができるか、
その大きさを大きくすることができるのでその製
造工程での位置合わせの精度に余裕が生じる。
ンタクトホールを全くなくすることができるか、
その大きさを大きくすることができるのでその製
造工程での位置合わせの精度に余裕が生じる。
また、配線の位置合わせ精度に余裕が生じるた
め各配線をすべてスクリーン印刷にて行うことが
でき、その製造コストが格段に下げることができ
た。
め各配線をすべてスクリーン印刷にて行うことが
でき、その製造コストが格段に下げることができ
た。
第１図、第３図は本発明の概略製造工程の様子
を示す。第２図は従来の配線基板の多層配線部の
様子。第４図は本発明の層間絶縁膜のパターンの
例を示す。 １……基板、２，７……第１の配線群、５，１
１……第２の配線群、１０……層間絶縁膜、９…
…ICチツプ。
を示す。第２図は従来の配線基板の多層配線部の
様子。第４図は本発明の層間絶縁膜のパターンの
例を示す。 １……基板、２，７……第１の配線群、５，１
１……第２の配線群、１０……層間絶縁膜、９…
…ICチツプ。
Claims (1)
- 【特許請求の範囲】 １ 絶縁表面を有する基板上に複数の電気部品に
入力信号を与えるための複数の第１の配線を形成
する工程と前記第１の配線の少なくとも１部分を
おおつて絶縁層を形成する工程と前記絶縁層上及
び該層より延在して複数の第２の配線を形成し前
記第１の配線と電気的に接続することにより共通
配線を形成する工程と前記複数の第２の配線を形
成し共通配線を完成する以前に電気部品を基板上
の所定の位置に装着し電気部品又は電気部品の接
続部の検査を行う工程を有することを特徴とする
絶縁基板上の配線形成方法。 ２ 前記特許請求の範囲第１項において第１の配
線、第２の配線、及び絶縁層はすべて印刷法によ
つて形成されることを特徴とする絶縁基板上の配
線形成方法。 ３ 前記特許請求の範囲第１項において第１の配
線はフオトリソグラフイを用いた方法により形成
され、第２の配線及び絶縁層は印刷によつて形成
されることを特徴とする絶縁基板上の配線形成方
法。 ４ 絶縁表面を有する基板上に複数の電気部品に
入力信号を与えるための複数の第１の配線を形成
する工程と前記第１の配線の少なくとも１部分を
覆つて絶縁層を形成する工程と、前記絶縁層上及
び該層より延在して、複数の第２の配線を形成
し、前記第１の配線と電気的に接続することによ
り共通配線を形成する工程と、前記複数の第２の
配線を形成し共通配線を完成する以前に、電気部
品を基板上の所定の位置に仮止めし電気部品また
は電気部品の接続部の検査を行う工程と、前記電
気部品を完全に装着する工程を有することを特徴
とする絶縁基板上の配線形成方法。 ５ 前記特許請求の範囲第４項において、第１の
配線、第２の配線、及び絶縁層はすべて印刷法に
よつて形成されることを特徴とする絶縁基板上の
配線形成方法。 ６ 前記特許請求の範囲第４項において、第１の
配線はフオトリソグラフイを用いた方法により形
成され、第２の配線及び絶縁層は、印刷法によつ
て形成されることを特徴とする絶縁基板上の配線
形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025913A JPH01201989A (ja) | 1988-02-05 | 1988-02-05 | 絶縁基板上の配線形成方法 |
| US07/303,241 US4934045A (en) | 1988-02-05 | 1989-01-30 | Method of producing electric circuit patterns |
| US07/495,757 US5025555A (en) | 1988-02-05 | 1990-03-19 | Method of producing electric circuit patterns |
| US07/495,758 US5072519A (en) | 1988-02-03 | 1990-03-19 | Method of producing electric circuit patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025913A JPH01201989A (ja) | 1988-02-05 | 1988-02-05 | 絶縁基板上の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01201989A JPH01201989A (ja) | 1989-08-14 |
| JPH059957B2 true JPH059957B2 (ja) | 1993-02-08 |
Family
ID=12179016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025913A Granted JPH01201989A (ja) | 1988-02-03 | 1988-02-05 | 絶縁基板上の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201989A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644804B1 (ko) * | 1999-11-16 | 2006-11-13 | 삼성전자주식회사 | 액정표시장치 및 이의 조립방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427957A (en) * | 1977-08-03 | 1979-03-02 | Canon Kk | Multiilayer wiring |
| JPS582037A (ja) * | 1981-06-29 | 1983-01-07 | Oki Electric Ind Co Ltd | Ｉｃ等の実装方法 |
-
1988
- 1988-02-05 JP JP63025913A patent/JPH01201989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01201989A (ja) | 1989-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520145B1 (ko) | 액정표시장치의 제조방법 | |
| US5084961A (en) | Method of mounting circuit on substrate and circuit substrate for use in the method | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| US6940301B2 (en) | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel | |
| US5016986A (en) | Display device having an improvement in insulating between conductors connected to electronic components | |
| JP5239428B2 (ja) | 電気光学装置及び電子機器 | |
| US20040159930A1 (en) | Semiconductor device, method of manufacturing the same, and electronic device using the semiconductor device | |
| US4934045A (en) | Method of producing electric circuit patterns | |
| JPH0793485B2 (ja) | Ｉｃユニットの接続方法 | |
| KR920000601B1 (ko) | 액정 장치 제조방법 | |
| JPH075487A (ja) | 混成回路基板 | |
| JP2968139B2 (ja) | パネルの実装構造 | |
| JPH059957B2 (ja) | ||
| JPH01201995A (ja) | 絶縁基板上の配線形成方法 | |
| JPH01201984A (ja) | 配線基板 | |
| JPH06314866A (ja) | フレキシブル基板およびその接続方法 | |
| JPH01201990A (ja) | 絶縁基板上の配線形成方法 | |
| JPH01201988A (ja) | 配線基板 | |
| JPH01201994A (ja) | 絶縁基板上の配線形成方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH02311826A (ja) | 液晶電気光学装置の作製方法 | |
| KR960002093B1 (ko) | 집적회로를 전기장치에 전기적으로 접속시키는 방법 | |
| JPS61244035A (ja) | バンプ電極の接続方法 | |
| JPS6396627A (ja) | 液晶装置の作製方法 | |
| JPH08250549A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |