JPH01201989A - 絶縁基板上の配線形成方法 - Google Patents
絶縁基板上の配線形成方法Info
- Publication number
- JPH01201989A JPH01201989A JP63025913A JP2591388A JPH01201989A JP H01201989 A JPH01201989 A JP H01201989A JP 63025913 A JP63025913 A JP 63025913A JP 2591388 A JP2591388 A JP 2591388A JP H01201989 A JPH01201989 A JP H01201989A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- group
- chip
- liquid crystal
- wiring group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 239000011521 glass Substances 0.000 title claims abstract description 10
- 238000010276 construction Methods 0.000 title 1
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 17
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「技術分野」
本発明は、電気部品等を設ける配線基板に関し特に電気
部品等を複数個装着後に、個々にテストを行うことが可
能な配線基板の構造に関するものである。
部品等を複数個装着後に、個々にテストを行うことが可
能な配線基板の構造に関するものである。
「従来の技術」
従来、電気部品等を電気回路が描かれた基板上に装着し
、液晶表示装置、イメージセンサ−、サーマルプリント
ヘッド、その他の電子部品を駆動するための回路を持つ
配線基板としてはPボードが一般に使用されていた。
、液晶表示装置、イメージセンサ−、サーマルプリント
ヘッド、その他の電子部品を駆動するための回路を持つ
配線基板としてはPボードが一般に使用されていた。
このPボードはエポキシ又はガラスエポキシ樹脂基板上
にエツチング処理等によって形成された銅配線とその銅
配線上にあけられた電気部品の足挿入用の穴よりなるも
ので、この穴に電気部品の足を挿入しはんだ付は等を施
して電気回路に接続してゆくものであった。
にエツチング処理等によって形成された銅配線とその銅
配線上にあけられた電気部品の足挿入用の穴よりなるも
ので、この穴に電気部品の足を挿入しはんだ付は等を施
して電気回路に接続してゆくものであった。
このPボードに設けられた電気回路は電気部品を装着す
る以前に、はぼ共通の配線部分が完成しており、電気部
品を装着した後に個々の電気部品のテスト及び個々の電
気部品との接続部のテストを行うことができなかった。
る以前に、はぼ共通の配線部分が完成しており、電気部
品を装着した後に個々の電気部品のテスト及び個々の電
気部品との接続部のテストを行うことができなかった。
又、Pボードの電気回路を設は特定の電子部品を駆動さ
せる時などはPボードと電子部品の間を接続することが
必要となるため、接続部が増し、不良接続等の新たな問
題が生じてきた。
せる時などはPボードと電子部品の間を接続することが
必要となるため、接続部が増し、不良接続等の新たな問
題が生じてきた。
これに対して、電気部品等を装着する電気回路をイメー
ジセンサ−1液晶表示装置、サーマルヘッド等の電子部
品を構成している基板上の一部に直接電気回路を描き、
そして電気部品を装着する技術も知られている。この方
式はPボードを使う場合に比べて部品点数を減らすこと
ができ、駆動する電子部品との接続部が不要等の点にお
いてすぐれている。
ジセンサ−1液晶表示装置、サーマルヘッド等の電子部
品を構成している基板上の一部に直接電気回路を描き、
そして電気部品を装着する技術も知られている。この方
式はPボードを使う場合に比べて部品点数を減らすこと
ができ、駆動する電子部品との接続部が不要等の点にお
いてすぐれている。
しかしながらこの方法においてもPボードの場合と同様
に基板上の電気回路に対して電気部品を装着した後に個
々の電気部品について良、不良のテスト及び電気部品の
装着時の接続部の良、不良のテストを行うことができな
かった。さらにまた共通の配線に対して複数個の電気部
品を接続するためには多層配線が必要となり製造工程を
複雑にしていた。
に基板上の電気回路に対して電気部品を装着した後に個
々の電気部品について良、不良のテスト及び電気部品の
装着時の接続部の良、不良のテストを行うことができな
かった。さらにまた共通の配線に対して複数個の電気部
品を接続するためには多層配線が必要となり製造工程を
複雑にしていた。
第2図にこの従来装置の多層配線部分の製造方法の概略
を示す。
を示す。
第2図(A)に示されたように基板(1)上に共通配線
05)をウェットエツチング法等により導電性(例えば
銅、ITO等)により形成する。
05)をウェットエツチング法等により導電性(例えば
銅、ITO等)により形成する。
次に絶縁膜を同図(B)に示すパターンに形成する。こ
こで06)は共通配線05)と枝分かれ配線07)との
接続を行うコンタクトホールであります。 次に同図(
C)に示すように枝分かれ配線O′7)を形成し、この
枝分かれ配線071に、電気部品を装着するものであり
ます。
こで06)は共通配線05)と枝分かれ配線07)との
接続を行うコンタクトホールであります。 次に同図(
C)に示すように枝分かれ配線O′7)を形成し、この
枝分かれ配線071に、電気部品を装着するものであり
ます。
このような多層配線部分において枝分かれ配線07)が
コンタクトホール06)で共通配線0■と接続するため
にはコンタクトホール06)の寸法に限定が必要となる
。しかしながら、装着する電気部品の端子の数が多くな
った場合又は、電気部品の数が増した場合、コンタクト
ホール06)の寸法を小さくしなければならず、コンタ
クト不良が発生した、特に印刷法にて絶縁層を形成する
場合はコストを安くできるという利点はあるがコンタク
トホールが形成できないという技術的な問題があった。
コンタクトホール06)で共通配線0■と接続するため
にはコンタクトホール06)の寸法に限定が必要となる
。しかしながら、装着する電気部品の端子の数が多くな
った場合又は、電気部品の数が増した場合、コンタクト
ホール06)の寸法を小さくしなければならず、コンタ
クト不良が発生した、特に印刷法にて絶縁層を形成する
場合はコストを安くできるという利点はあるがコンタク
トホールが形成できないという技術的な問題があった。
「発明の構成」
本発明は前述の如き配線基板の新規な構造に関するもの
であり、特に一部の多層配線部品を有する配線基板で前
述のような問題点が改善された物であります。
であり、特に一部の多層配線部品を有する配線基板で前
述のような問題点が改善された物であります。
すなわち絶縁基板上に複数の共通配線が設けられており
、その共通配線より枝分かれした配線とこの枝分かれし
た配線に電気部品が装着可能な構成を有するものであり
、電気部品装着後に個々の部品の検査を行うことができ
るものであります。
、その共通配線より枝分かれした配線とこの枝分かれし
た配線に電気部品が装着可能な構成を有するものであり
、電気部品装着後に個々の部品の検査を行うことができ
るものであります。
以下に一例を示す図面を用いて本発明を説明する。
第1図に本発明の新規な配線基板の作製方法の一例を示
す。
す。
絶縁性表面を有する基板上(1)上に第1の配線群(2
)を導電性材料で形成する。(同図(A))この時第1
の配線群(2)は1つの電気部品(3)(例えばICチ
ップ)に対しては1かたまりの配線群となっており、隣
の電気部品が接続される第1の配線群(2゛)とは接続
されていない。この状態でもし電気部品を第1の配線群
(2)に装着した場合、個々の電気部品について検査を
行うことができる。もし不良であればこの段階で不良の
電気部品を取りはずし新たに電気部品を付は再度検査す
ることが可能となる。 次にこの第1の配線群の少なく
とも一部をおおって眉間絶縁膜(4)を形成する(同図
(B))。その次にこの絶縁膜(4)上を越えて第1の
配線群と同じピッチと巾で第2配線群(5)を形成し、
第1の配線群(2)と(2′)とを相互接続し共通配線
群を完成させる。このようにして共通配線群と共通配線
群より枝分かれした配線群とを有する配線基板を構成す
ることができる。
)を導電性材料で形成する。(同図(A))この時第1
の配線群(2)は1つの電気部品(3)(例えばICチ
ップ)に対しては1かたまりの配線群となっており、隣
の電気部品が接続される第1の配線群(2゛)とは接続
されていない。この状態でもし電気部品を第1の配線群
(2)に装着した場合、個々の電気部品について検査を
行うことができる。もし不良であればこの段階で不良の
電気部品を取りはずし新たに電気部品を付は再度検査す
ることが可能となる。 次にこの第1の配線群の少なく
とも一部をおおって眉間絶縁膜(4)を形成する(同図
(B))。その次にこの絶縁膜(4)上を越えて第1の
配線群と同じピッチと巾で第2配線群(5)を形成し、
第1の配線群(2)と(2′)とを相互接続し共通配線
群を完成させる。このようにして共通配線群と共通配線
群より枝分かれした配線群とを有する配線基板を構成す
ることができる。
本発明は共通配線群、すなわち電気部品が接続されてい
る配線群が複数個相互に接続されて形成している物を最
初から共用させて形成するのではなく最初は個々の電気
部品に対して1つの配線群を形成し、次に必要部分に絶
縁膜を形成し、最後に1つの電気部品に対する1つの配
線群を相互接続することにより共通配線群を設けるもの
であり、このような構成をとることにより特に電気回路
に装着される電気部品の検査を1つづつ行うことができ
るという特徴を持つ。
る配線群が複数個相互に接続されて形成している物を最
初から共用させて形成するのではなく最初は個々の電気
部品に対して1つの配線群を形成し、次に必要部分に絶
縁膜を形成し、最後に1つの電気部品に対する1つの配
線群を相互接続することにより共通配線群を設けるもの
であり、このような構成をとることにより特に電気回路
に装着される電気部品の検査を1つづつ行うことができ
るという特徴を持つ。
以下に実施例を示し本発明を詳述する。
(実施例1〕
本実施例は、本発明を液晶表示装置に応用した例を示す
。
。
第3図に本実施例の基板の作製方法の概略を示す。
本実施例では使用する基板(1)として青板硝子を使用
した。この硝子基板は後述のように液晶表示装置のセル
をも兼ねるので高平坦性の硝子を使用した。
した。この硝子基板は後述のように液晶表示装置のセル
をも兼ねるので高平坦性の硝子を使用した。
この硝子基板上に公知のスパッタ法、蒸着法等によりI
T○(酸化インジューム、スズ)導電膜を形成し、その
ITO膜を基板(1)の大部分を占める液晶表示領域は
、マトリクス構成となるように電極(6)をパターニン
グ、残りの基板の端部に液晶表示駆動回路を構成する第
1の電極群(7)を同時に形成した。
T○(酸化インジューム、スズ)導電膜を形成し、その
ITO膜を基板(1)の大部分を占める液晶表示領域は
、マトリクス構成となるように電極(6)をパターニン
グ、残りの基板の端部に液晶表示駆動回路を構成する第
1の電極群(7)を同時に形成した。
本実施例ではウェットエツチング法にて、電極(6)及
び第1の電極群(7)を形成した。
び第1の電極群(7)を形成した。
第3図(A)にはこの状態の基板(1)の端部付近の概
略図を示すものであり、第1の電極群(7)は2つ分し
か描かれてないが、さらに多数骨が設けられている。
略図を示すものであり、第1の電極群(7)は2つ分し
か描かれてないが、さらに多数骨が設けられている。
この時第1の配線群(7)はまだいずれの他の配線部分
とも接続されておらず独立した状態となっている。
とも接続されておらず独立した状態となっている。
次に第1の配線群(7)の電気部品接続部分(8)に液
晶表示装置駆動用の集積回路のチップ(9)を直接フェ
イスダウンポンディングを行う。この時チップ(9)と
基板(1)との接着は紫外線硬化タイプの接着剤を使用
し温度150°Cで、約3Kgのプレス圧を加え3分間
、波長365nmの紫外線を照射し硬化した。 この状
態を第3図CB)に示す。この状態では1つのチップ(
9)に対して第1の電極群(7)が独立して設けられて
いる。
晶表示装置駆動用の集積回路のチップ(9)を直接フェ
イスダウンポンディングを行う。この時チップ(9)と
基板(1)との接着は紫外線硬化タイプの接着剤を使用
し温度150°Cで、約3Kgのプレス圧を加え3分間
、波長365nmの紫外線を照射し硬化した。 この状
態を第3図CB)に示す。この状態では1つのチップ(
9)に対して第1の電極群(7)が独立して設けられて
いる。
この際に、この独立した第1の電極群(7)を検査用の
取り出し端子として、液晶表示装置駆動用の集積回路チ
ップ(9)の検査とフェイスダウンポンディングの接続
部の検査を行う。良品又は接続部が良の場合はよいが不
良品又は接続部が不良の場合は一度接着したチップ(9
)を除去し再度別のチップを取りつけ再び検査を行う。
取り出し端子として、液晶表示装置駆動用の集積回路チ
ップ(9)の検査とフェイスダウンポンディングの接続
部の検査を行う。良品又は接続部が良の場合はよいが不
良品又は接続部が不良の場合は一度接着したチップ(9
)を除去し再度別のチップを取りつけ再び検査を行う。
このようにすることにより液晶表示装置の製造歩留を向
上させることができた。
上させることができた。
次に多層配線部分の層間絶縁膜00)を必要部分にスク
リーン印刷法で形成した。材料はエポキシ樹脂を用い厚
さ40〜50μmで第3図(C)に示すような形状で印
刷し180°C30分ベータして形成した。
リーン印刷法で形成した。材料はエポキシ樹脂を用い厚
さ40〜50μmで第3図(C)に示すような形状で印
刷し180°C30分ベータして形成した。
本実施例のような多層配線部の層間絶縁膜の形状とする
ことによりコンタクトホールが存在しないので印刷の際
のマージンを大きくとることが可能となった。
ことによりコンタクトホールが存在しないので印刷の際
のマージンを大きくとることが可能となった。
また、この層間絶縁膜のパターンとして第4図(A)〜
(C)に示すような形状でも可である。
(C)に示すような形状でも可である。
つまり最低限必要部分には眉間絶縁膜が設けられていれ
ばよい。
ばよい。
また、この眉間絶縁膜の形成工程を、終えた後に集積回
路チップ(9)を実装する工程、検査をする工程を行っ
てもよい。
路チップ(9)を実装する工程、検査をする工程を行っ
てもよい。
次にこの眉間絶縁膜上を渡って、独立した第1の配線群
(7)に接続する第2の配線群(11)を形成し、第1
の配線群(7)を相互に接続し、共通配線を構成させる
。この様子を第3図(D)に示す。
(7)に接続する第2の配線群(11)を形成し、第1
の配線群(7)を相互に接続し、共通配線を構成させる
。この様子を第3図(D)に示す。
この第2の配線群θDは、銅ペーストをスクリーン印刷
法によりパターンどおりに印刷した後、180°C20
分のベータを行って形成した。
法によりパターンどおりに印刷した後、180°C20
分のベータを行って形成した。
さらに、これら基板の端部付近全面に保護膜を形成した
。
。
このようにして、硝子基板上に電気回路を有し電気部品
が装着された配線基板を完成することができた。
が装着された配線基板を完成することができた。
この基板とほぼ同様の工程でもう一方の基板を作成し、
両基板に液晶表示装置として必要な処理を施した後に2
つの基板(1)を重ね合わせ、間にギャップ間隔を一定
に保つスペーサをはさんでその外周をシールし液晶セル
を完成し、その空間に液晶材料を注入し液晶表示装置を
完成させた。
両基板に液晶表示装置として必要な処理を施した後に2
つの基板(1)を重ね合わせ、間にギャップ間隔を一定
に保つスペーサをはさんでその外周をシールし液晶セル
を完成し、その空間に液晶材料を注入し液晶表示装置を
完成させた。
本実施例において液晶表示装置の基板(1)上の電極(
6)のバターニングは従来より公知のエツチング法でも
よいが本出願人が出願している特願昭61−18620
2号に記載のようにエキシマレーザ−を用いたバターニ
ングを行ってもよい。
6)のバターニングは従来より公知のエツチング法でも
よいが本出願人が出願している特願昭61−18620
2号に記載のようにエキシマレーザ−を用いたバターニ
ングを行ってもよい。
この場合はウェット工程を用いないためその工程コスト
材料コストを削減できる。
材料コストを削減できる。
またこの場合には第1の配線群(7)も第2の配線群(
10同様に印刷法にて形成してもよい。
10同様に印刷法にて形成してもよい。
〔実施例2〕
本実施例では、本発明の構成をイメージセンサ−に応用
した場合を記載する。
した場合を記載する。
基板(1)上に所定のバターニングを施した第1の導電
膜02)と、光電変換を行う半導体層03)と第2の導
電膜q4とを従来公知の技術を用いて形成されたセンサ
ーアレイの基板(1)の端部付近にセンサーアレイ駆動
用の電気回路を設ける。そのためにスクリーン印刷法に
より銅ペーストを用いて第1の配線群のパターンを形成
する。
膜02)と、光電変換を行う半導体層03)と第2の導
電膜q4とを従来公知の技術を用いて形成されたセンサ
ーアレイの基板(1)の端部付近にセンサーアレイ駆動
用の電気回路を設ける。そのためにスクリーン印刷法に
より銅ペーストを用いて第1の配線群のパターンを形成
する。
この時第1の配線群(7)とセンサーアレイの第1の導
電膜又は第2の導電膜とは位置合わせを行って一部接続
させる。
電膜又は第2の導電膜とは位置合わせを行って一部接続
させる。
次にこの印刷された基板をベークして銅ペーストを焼き
固め配線を形成する。この時の温度はセンサーに使用さ
れている材料が影響を受けない程度好ましくは200°
C以下で焼成することが好ましい。
固め配線を形成する。この時の温度はセンサーに使用さ
れている材料が影響を受けない程度好ましくは200°
C以下で焼成することが好ましい。
次にこの第1の配線群(7)の少なくとも一部をおおっ
て眉間絶縁膜00)を実施例1と同様の方法で形成した
後に第1の配線群(7)にイメージセンサ−駆動用のI
C(9)をフェースダウンボンディングして接続し、I
C(9)及びIC(9)と第1の配線群(7)との接続
部分の検査を行った。
て眉間絶縁膜00)を実施例1と同様の方法で形成した
後に第1の配線群(7)にイメージセンサ−駆動用のI
C(9)をフェースダウンボンディングして接続し、I
C(9)及びIC(9)と第1の配線群(7)との接続
部分の検査を行った。
この際ICチップ(9)と基板(1)との接続は仮接着
の状態とし、ICの検査を行い不良がなければ完全接着
を行い不良があれば一部ICチップ(9)をはずし再度
接続を行い完全接着を行った。
の状態とし、ICの検査を行い不良がなければ完全接着
を行い不良があれば一部ICチップ(9)をはずし再度
接続を行い完全接着を行った。
このようにすることにより不良の場合ICチップを取り
はずす際に同時に第1の配線群をも誤って除去する事故
の発生をなくすることができ、より製造の歩留を向上さ
せることが可能となった。
はずす際に同時に第1の配線群をも誤って除去する事故
の発生をなくすることができ、より製造の歩留を向上さ
せることが可能となった。
その後、第2の配線群の印刷、保護膜の印刷等を実施例
1と同じ条件にて行いイメージセンサ−を完成させた。
1と同じ条件にて行いイメージセンサ−を完成させた。
本発明はその他の電気、電子部品に巾広く応用できるこ
とは言うまでもないが、前述の実施例1.2に示すよう
にC0G(チップオングラス)、C0B(チップオンボ
ード)等の技術を用いてICチップを裏接に基板上に設
ける際に応用すると製造コスト、製造工程の削減に顕著
な効果を得ることが可能となった。
とは言うまでもないが、前述の実施例1.2に示すよう
にC0G(チップオングラス)、C0B(チップオンボ
ード)等の技術を用いてICチップを裏接に基板上に設
ける際に応用すると製造コスト、製造工程の削減に顕著
な効果を得ることが可能となった。
本発明の構成を有することにより従来では不可能であっ
た電気回路に装着された電気部品の検査を製造が完成す
る以前に行い、その良、不良の判定を行うことができ、
製品の歩留りを格段に向上させることができた。
た電気回路に装着された電気部品の検査を製造が完成す
る以前に行い、その良、不良の判定を行うことができ、
製品の歩留りを格段に向上させることができた。
また、共通配線と枝分かれ配線とを接続するコンタクト
ホールを全くなくすることができるか、その大きさを大
きくすることができるのでその製造工程での位置合わせ
の精度に余裕が生じる。
ホールを全くなくすることができるか、その大きさを大
きくすることができるのでその製造工程での位置合わせ
の精度に余裕が生じる。
また、配線の位置合わせ精度に余裕が生じるため各配線
をすべてスクリーン印刷にて行うことができ、その製造
コストを格段に下げることができた。
をすべてスクリーン印刷にて行うことができ、その製造
コストを格段に下げることができた。
第1図、第3図は本発明の概略製造工程の様子を示す。
第2図は従来の配線基板の多層配線部の様子。
第4図は本発明の眉間絶縁膜のパターンの例を示す。
1・・・・・基板
2.7・・・第1の配線群
5.11・・第2の配線群
10・・・・層間絶縁膜
9・・・・・ICチップ
第4図
二=(β)
Claims (3)
- 1.硝子基板上に複数の集積回路を有し、各々の集積回
路に対して信号を供給する配線と各々の集積回路を相互
に接続するための共通配線とよりなる入力信号用配線に
おいて、前記入力信号用配線は、前記共通配線の一部と
各々集積回路に対して信号を供給する配線とを構成する
第1の配線と共通配線の一部のみを構成する第2の配線
とを必要部分に絶縁膜を介挿して電気的接続を行なうこ
とにより実現されていることを特徴とするガラス基板上
の配線構造。 - 2.特許請求の範囲第1項において前記硝子基板は液晶
表示装置のセルを構成していることを特徴とする。 - 3.特許請求の範囲第1項において前記硝子基板は密着
型イメージセンサの基板を構成していることを特徴とす
る。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025913A JPH01201989A (ja) | 1988-02-05 | 1988-02-05 | 絶縁基板上の配線形成方法 |
| US07/303,241 US4934045A (en) | 1988-02-05 | 1989-01-30 | Method of producing electric circuit patterns |
| US07/495,757 US5025555A (en) | 1988-02-05 | 1990-03-19 | Method of producing electric circuit patterns |
| US07/495,758 US5072519A (en) | 1988-02-03 | 1990-03-19 | Method of producing electric circuit patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025913A JPH01201989A (ja) | 1988-02-05 | 1988-02-05 | 絶縁基板上の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01201989A true JPH01201989A (ja) | 1989-08-14 |
| JPH059957B2 JPH059957B2 (ja) | 1993-02-08 |
Family
ID=12179016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025913A Granted JPH01201989A (ja) | 1988-02-03 | 1988-02-05 | 絶縁基板上の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201989A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644804B1 (ko) * | 1999-11-16 | 2006-11-13 | 삼성전자주식회사 | 액정표시장치 및 이의 조립방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427957A (en) * | 1977-08-03 | 1979-03-02 | Canon Kk | Multiilayer wiring |
| JPS582037A (ja) * | 1981-06-29 | 1983-01-07 | Oki Electric Ind Co Ltd | Ic等の実装方法 |
-
1988
- 1988-02-05 JP JP63025913A patent/JPH01201989A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427957A (en) * | 1977-08-03 | 1979-03-02 | Canon Kk | Multiilayer wiring |
| JPS582037A (ja) * | 1981-06-29 | 1983-01-07 | Oki Electric Ind Co Ltd | Ic等の実装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644804B1 (ko) * | 1999-11-16 | 2006-11-13 | 삼성전자주식회사 | 액정표시장치 및 이의 조립방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH059957B2 (ja) | 1993-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| US5084961A (en) | Method of mounting circuit on substrate and circuit substrate for use in the method | |
| KR100520145B1 (ko) | 액정표시장치의 제조방법 | |
| JP3186925B2 (ja) | パネルの実装構造並びに集積回路搭載テープおよびその製造方法 | |
| JPH09260579A (ja) | フレキシブル配線基板の端子構造およびそれを用いたicチップの実装構造 | |
| US4934045A (en) | Method of producing electric circuit patterns | |
| JPH075487A (ja) | 混成回路基板 | |
| KR920000601B1 (ko) | 액정 장치 제조방법 | |
| JP2968139B2 (ja) | パネルの実装構造 | |
| JPH01201989A (ja) | 絶縁基板上の配線形成方法 | |
| JPH01201984A (ja) | 配線基板 | |
| JPH01201995A (ja) | 絶縁基板上の配線形成方法 | |
| JPH01201990A (ja) | 絶縁基板上の配線形成方法 | |
| JPH01201988A (ja) | 配線基板 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| JPH01201994A (ja) | 絶縁基板上の配線形成方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPS62126665A (ja) | センサ装置 | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| JPH02311826A (ja) | 液晶電気光学装置の作製方法 | |
| JPS5823612B2 (ja) | 液晶パネルの製造方法 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPS62126696A (ja) | 多層配線板およびその製造方法 | |
| JPS6396627A (ja) | 液晶装置の作製方法 | |
| JP2995392B2 (ja) | 液晶電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |