JPH06100954B2 - Key input device malfunction prevention method - Google Patents
Key input device malfunction prevention methodInfo
- Publication number
- JPH06100954B2 JPH06100954B2 JP63195854A JP19585488A JPH06100954B2 JP H06100954 B2 JPH06100954 B2 JP H06100954B2 JP 63195854 A JP63195854 A JP 63195854A JP 19585488 A JP19585488 A JP 19585488A JP H06100954 B2 JPH06100954 B2 JP H06100954B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- input
- standby state
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000002265 prevention Effects 0.000 title claims description 6
- 208000032368 Device malfunction Diseases 0.000 title claims 2
- 238000001514 detection method Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、キー入力装置の誤動作防止方式に関し、詳
しくは、キーの入力に応じて待機状態から動作状態とな
るリモートコントローラにおいて、動作後に待機状態に
戻ったときにキースキャン信号のキー入力信号としての
クロストークによって待機状態が維持されずに再び動作
状態となるような誤動作を防止し、その消費電力の消耗
を低減することができるようなキー入力装置の誤動作防
止方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for preventing malfunction of a key input device, and more particularly, in a remote controller that changes from a standby state to an operating state in response to a key input, the standby state after the operation. When returning to the state, it is possible to prevent a malfunction in which the standby state is not maintained and the state becomes the active state again due to the crosstalk as the key input signal of the key scan signal, and it is possible to reduce the power consumption. A method for preventing malfunction of a key input device.
[従来の技術] リモートコントローラは、一般に、ワンチップ化された
プロセッサとマトリックス接続されたキースイッチ等と
により構成され、入力されたキー内容を判定してそのキ
ーに応じて赤外線発光ダイオード等を駆動し、リモート
コントロール信号を装置本体側の受光器に送信する。[Prior Art] A remote controller is generally composed of a one-chip processor and a matrix-connected key switch, etc., and judges the contents of an input key and drives an infrared light emitting diode or the like according to the key. Then, the remote control signal is transmitted to the light receiver on the main body of the device.
このようなリモートコントローラにあっては、1本又は
数本の乾電池等により電力を得ていて、その消費電力が
少ないということが重要である。この装置は、通常、待
機状態(又はHALT状態,以下待機状態)におかれてい
て、キー操作に応じて動作状態に入る。したがって、キ
ーが操作されいていない状態では、待機状態にあってそ
の電力消費は微小なものに抑えられている。In such a remote controller, it is important that power is obtained from one or several dry batteries and the power consumption is small. This device is normally in a standby state (or HALT state, hereinafter referred to as a standby state) and enters an operating state in response to a key operation. Therefore, when the key is not operated, it is in a standby state and its power consumption is suppressed to a minute amount.
[解決しようとする課題] このようなリモートコントローラでは、キーが操作され
て待機状態が解除され、動作状態となり、所定の動作を
した後に再び待機状態となるが、待機状態に入ったとき
に、キースキャンを行う位相パルス信号が待機状態のレ
ベルがHIGHレベル(以下“H")又はLOWレベル(以下
“L")の一方に固定される。[Problems to be Solved] In such a remote controller, a key is operated to release the standby state, the operating state is entered, and the standby state is resumed after performing a predetermined operation. The level of the phase pulse signal that performs the key scan in the standby state is fixed to either the HIGH level (hereinafter “H”) or the LOW level (hereinafter “L”).
そこで、レベルを待機状態に固定するための信号の変化
に応じてキー入力回路の容量成分を介してクロストーク
信号が生じ、これがキー入力の変化信号として制御回路
側にフィードバックされてキー入力信号と誤検出されて
しまうことが起こる。Therefore, a crosstalk signal is generated via the capacitance component of the key input circuit according to the change of the signal for fixing the level to the standby state, and this is fed back to the control circuit side as a key input change signal and It may be erroneously detected.
その結果、制御回路は、待機状態のキースキャン信号を
キー入力信号として受入れ、待機状態が解除されて、再
び、動作が開始されてしまう誤動作が発生する。しか
も、この場合、この誤動作により無駄に電力が消費され
てしまうことになる。As a result, the control circuit accepts the key scan signal in the standby state as a key input signal, cancels the standby state, and starts an operation again, which causes a malfunction. Moreover, in this case, this malfunction causes wasteful power consumption.
この発明は、このような従来技術の問題点を解決するも
のであって、動作後にキー入力によるクロストークで待
機状態が維持されずに再動作状態となってしまう誤動作
を防止して、その消費電力の消耗を抑えることができる
キー入力装置の誤動作防止方式を提供することを目的と
する。The present invention solves the above-mentioned problems of the prior art, and prevents a malfunction that causes a crosstalk due to a key input after an operation and a re-operation state without being maintained in a standby state. An object of the present invention is to provide a malfunction prevention method for a key input device that can suppress power consumption.
[課題を解決するための手段] このような目的を達成するためのこの発明のキー入力装
置の誤動作防止方式における構成は、入力キーが操作さ
れていないときに待機状態にあって位相パルス信号がHI
GHレベル及びLOWレベルのうちのいずれか一方に設定さ
れ、動作状態にあってはいずれか他方のレベルの出力を
発生するキー入力装置において、入力キー判定回路が待
機状態における位相パルス信号を検出したときに制御回
路が待機状態から動作状態に入り、所定の動作後に位相
パルス発生回路を先に待機状態に戻して、キー入力回路
に発生するクロストーク信号が入力キー判定回路の待機
状態における位相パルス信号の検出レベルより低下する
所定の時間間隔をおいた後に入力キー判定回路を待機状
態に戻すものである。[Means for Solving the Problem] In the configuration of the malfunction prevention system of the key input device of the present invention for achieving such an object, the phase pulse signal is in the standby state when the input key is not operated. HI
In the key input device that is set to either the GH level or the LOW level and generates the output of the other level in the operating state, the input key determination circuit detects the phase pulse signal in the standby state. When the control circuit enters the operating state from the standby state, the phase pulse generation circuit is returned to the standby state after the specified operation, and the crosstalk signal generated in the key input circuit is the phase pulse in the standby state of the input key determination circuit. The input key determination circuit is returned to the standby state after a predetermined time interval at which the signal detection level is lowered.
[作用] このように、入力キー判定回路により入力されたキーの
判定を行い、この判定に応じて判定に応じた処置を行っ
た後に、まず、位相パルス発生回路を先に待機状態に戻
しておき、この後、所定の時間間隔をおいて入力キー判
定回路を待機状態に戻すようにずらせることにより、入
力キー判定回路がキー入力信号として誤検出する誤動作
がなくなり、キー入力装置の制御回路が連続して動作状
態に入ることが防止される。その結果、例えば、電池に
より動作するリモートコントローラ等では、電池の無駄
な電力消耗を低減させることができる。[Operation] In this way, the input key determination circuit determines the key input, and after taking action according to the determination, first reset the phase pulse generation circuit to the standby state. After that, by shifting the input key determination circuit so that it returns to the standby state after a predetermined time interval, the input key determination circuit does not cause a false operation as a key input signal, and the control circuit of the key input device is eliminated. Are prevented from entering the operating state continuously. As a result, for example, in a remote controller operated by a battery, it is possible to reduce unnecessary power consumption of the battery.
[実施例] 以下、この発明の一実施例について図面を参照して詳細
に説明する。[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.
第1図は、この発明のキー入力装置の誤動作防止方式を
適用した一実施例のリモートコントローラのブロック図
であり、第2図は、その動作のタイミングチャートであ
る。FIG. 1 is a block diagram of a remote controller of an embodiment to which a malfunction prevention method for a key input device of the present invention is applied, and FIG. 2 is a timing chart of the operation.
第1図において、10は、リモートコントローラであっ
て、制御回路1とキー入力回路2、そしてLED等の赤外
線発光器3とから構成されている。キー入力回路2は、
各入力キー4がマトリックス配線の交点に接続されてい
る。その縦の配線M1,M2,・・・Mmが制御回路1からの位
相パルス信号を受ける走査端子に接続されている走査線
であり、横の配線N1,N2,・・・,Nnがその出力端子に接
続されている出力線である。そして、各走査線M1,M2,・
・・,Mmは、それぞれ制御回路1の位相パルス出力回路
6の各位相出力端子に接続されていて、各出力線N1,N2,
・・・,Nnは、それぞれ制御回路1の入力キー判定回路
7の各入力端子に接続されている。In FIG. 1, reference numeral 10 is a remote controller, which is composed of a control circuit 1, a key input circuit 2, and an infrared light emitter 3 such as an LED. The key input circuit 2 is
Each input key 4 is connected to the intersection of the matrix wiring. The vertical wirings M 1 , M 2 , ... Mm are the scanning lines connected to the scanning terminals that receive the phase pulse signal from the control circuit 1, and the horizontal wirings N 1 , N 2 ,. Nn is the output line connected to its output terminal. Then, each scanning line M 1 , M 2 , ...
.., Mm are respectively connected to the phase output terminals of the phase pulse output circuit 6 of the control circuit 1, and the output lines N 1 , N 2 ,
, Nn are connected to the respective input terminals of the input key determination circuit 7 of the control circuit 1.
ここで、制御回路1は、各回路の動作タイミング等をコ
ントロールするタイミングコントローラ8と、前記の位
相パルス出力回路6及び入力キー判定回路7、そして演
算/信号出力回路9等とからなり、タイミングコントロ
ーラ8は、外付けされたクロック信号発生振動子5によ
りクロック信号を生成して、前記の各回路にタイミング
制御信号を送出する。Here, the control circuit 1 includes a timing controller 8 that controls the operation timing of each circuit, the phase pulse output circuit 6, the input key determination circuit 7, the operation / signal output circuit 9, and the like. An external clock signal generator 8 generates a clock signal 8 and sends a timing control signal to each of the above circuits.
位相パルス出力回路6は、動作状態において“H"のパル
ス信号をキー入力回路2の縦の配線である走査線M1,M2,
・・・,Mmに順次走査タイミングに合わせて位相の異な
るそれぞれの位相パルス信号をスキャンニングパルスと
して送出して行く。そして、動作状態から待機状態に入
ったときには、タイミングコントローラ8のHALT信号が
HALT制御線6aに出力されることにより各出力端子を“L"
に固定し、待機状態の期間中“L"にそれらを維持する。In the operating state, the phase pulse output circuit 6 outputs a pulse signal of “H” to the scanning lines M 1 , M 2 , which are vertical wiring of the key input circuit 2 .
The phase pulse signals having different phases are sequentially transmitted to Mm as scanning pulses in accordance with the scanning timing. Then, when entering the standby state from the operating state, the HALT signal of the timing controller 8
"L" for each output terminal by being output to HALT control line 6a
Lock them in and keep them low during the waiting state.
入力キー判定回路7は、待機状態のときの“L"の位相パ
ルス信号がキー4の入力に応じて、横の配線である出力
線N1,N2,・・・,Nnのいずれかに現れることによよって
それを検出することで、キー4が操作されたことを検出
し、タイミングコントローラ8を起動する信号を発生
し、タイミングコントローラ8に送出する。The input key determination circuit 7 outputs the "L" phase pulse signal in the standby state to any one of the output lines N 1 , N 2 , ... By detecting it by appearing, it is detected that the key 4 has been operated, and a signal for activating the timing controller 8 is generated and sent to the timing controller 8.
タイミングコントローラ8が入力キー判定回路7からキ
ー4が操作された結果として起動信号を受けると、タイ
ミングコントローラ8がHALT制御線6a,7a,9aの信号を
“H"から“L"にして、各位相パルス出力回路6、入力キ
ー判定回路7、そして演算/信号出力回路9を待機状態
から解除して動作状態にさせる。When the timing controller 8 receives the activation signal as a result of the operation of the key 4 from the input key determination circuit 7, the timing controller 8 changes the signals of the HALT control lines 6a, 7a, 9a from "H" to "L", and the various signals are given. The phase pulse output circuit 6, the input key determination circuit 7, and the operation / signal output circuit 9 are released from the standby state and brought into the operating state.
その結果、制御回路1のすべての回路が動作状態に入
り、位相パルス出力回路6がタイミングコントローラ8
により制御されて位相パルス信号を出力し、この位相パ
ルス信号の1つの“H"の出力がその発生タイミングに応
じて入力されたキー4を介して入力キー判定回路7に送
出される。そこで、それがその入力端子の位置と入力さ
れたタイミングで入力キー判定回路7において判定さ
れ、入力されたキー4の判定に応じて入力されたキーに
対応する信号が入力キー判定回路7から演算/信号出力
回路9に送出される。演算/信号出力回路9は、この信
号を受けて、入力されたキーの信号に応じて演算したそ
れに対応する送信信号コードを生成し、送信開始を示す
コードをその先頭に付加し、赤外線発光器4にそれを出
力してこれを駆動して送信処理をする。As a result, all the circuits of the control circuit 1 enter the operating state, and the phase pulse output circuit 6 causes the timing controller 8 to operate.
A phase pulse signal is output under the control of the phase pulse signal, and one "H" output of this phase pulse signal is sent to the input key determination circuit 7 via the key 4 input according to the generation timing. Then, the input key determination circuit 7 determines the position of the input terminal and the input timing, and the input key determination circuit 7 calculates a signal corresponding to the input key in response to the determination of the input key 4. / Sent to the signal output circuit 9. The calculation / signal output circuit 9 receives this signal, generates a transmission signal code corresponding to the signal calculated according to the input key signal, and adds a code indicating the start of transmission to the head of the infrared emission device. It is output to 4 and this is driven for transmission processing.
この送信動作が終了すると、終了信号を演算/信号出力
回路9からタイミングコントローラ8が受け、タイミン
グコントローラ8は、この信号を受けてから一定時間後
に各回路を待機状態にする制御信号を発生して、タイミ
ングコントローラ8が待機状態に入ることになるが、こ
の場合に、タイミングコントローラ8は、位相パルス出
力回路6をHALT状態にするHALT制御線6aの信号を先に
“L"から“H"にして待機状態にし、その後、例えば、ク
ロック信号を数十カウントした後に、入力キー判定回路
7をHALT状態にするHALT制御線7aの信号を“L"から“H"
にして待機状態にする。なお、他の回路も前記のいずれ
かのタイミングで待機状態にされる。When this transmission operation ends, the timing controller 8 receives an end signal from the arithmetic / signal output circuit 9, and the timing controller 8 generates a control signal for putting each circuit in a standby state after a certain time has elapsed after receiving this signal. , The timing controller 8 goes into the standby state. In this case, the timing controller 8 changes the signal of the HALT control line 6a for setting the phase pulse output circuit 6 to the HALT state from "L" to "H" first. To enter the standby state, and then, for example, after counting several tens of clock signals, set the input key determination circuit 7 to the HALT state by changing the signal of the HALT control line 7a from "L" to "H".
And put it in a standby state. The other circuits are also put in the standby state at any of the above timings.
このようにすることにより、入力キー判定回路7が待機
状態になるのが位相パルス出力回路6より数十マイクロ
秒遅延することになる。By doing so, the input key determination circuit 7 is delayed by several tens of microseconds from the phase pulse output circuit 6 in the standby state.
このようなタイミング関係を示すのが、第2図であっ
て、その(a)がこの発明の制御のタイミングであり、
(b)が従来の制御タイミングである。ここで、先のク
ロック信号のカウント数の数十カウントの遅延時間τ
は、キー4の入力により発生するクロストーク信号nが
入力キー判定回路7のキー入力の検出レベルVTH(スレ
ショルドレベル)より低下するに十分な時間であって、
この後に入力キー判定回路7が待機状態の検出動作に入
ることにより、クロストークによる誤動作を防止するこ
とができる。したがって、連続してタイミングコントロ
ーラ8が動作することはない。FIG. 2 shows such a timing relationship, in which (a) is the control timing of the present invention.
(B) is the conventional control timing. Here, the delay time τ of several tens of the count number of the clock signal
Is a time sufficient for the crosstalk signal n generated by the input of the key 4 to fall below the detection level V TH (threshold level) of the key input of the input key determination circuit 7.
After that, the input key determination circuit 7 starts the detection operation of the standby state, so that the malfunction due to the crosstalk can be prevented. Therefore, the timing controller 8 does not operate continuously.
以上説明してきたが、前記のリモートコントローラの回
路構成は一例であって、この発明は、これに限定される
ものではなく、また、遅延時間τは、キー入力回路のク
ロストークレベルに応じて選択されるものであって、キ
ーの個数が多くなればそれだけクロストークも大きくな
るので、多くの遅延時間を設定すべきである。As described above, the circuit configuration of the remote controller is an example, and the present invention is not limited to this. The delay time τ is selected according to the crosstalk level of the key input circuit. However, the larger the number of keys, the larger the crosstalk. Therefore, a large delay time should be set.
実施例では、遅延時間τをコントローラのHALT信号の発
生タイミングを遅らせることで設定しているが、例え
ば、論理回路を複数従属接続してハード回路による遅延
回路を入力キー判定回路のHALT制御線に挿入して遅らせ
るようにしてもよい。In the embodiment, the delay time τ is set by delaying the generation timing of the HALT signal of the controller.However, for example, a plurality of logic circuits are connected in cascade and a delay circuit by a hard circuit is connected to the HALT control line of the input key determination circuit. It may be inserted and delayed.
[発明の効果] 以上の説明から理解できるよに、この発明にあっては、
入力キー判定回路により入力されたキーの判定を行い、
この判定に応じて判定に応じた処理を行った後に、ま
ず、位相パルス発生回路を先に待機状態に戻しておき、
この後、所定の時間間隔をおいて入力キー判定回路を待
機状態に戻すようにずらせることにより、入力キー判定
回路がキー入力信号として誤検出する誤動作がなくな
り、キー入力装置の制御回路が連続して動作状態に入る
ことが防止される。その結果、例えば、電池により動作
するリモートコントローラ等では、電池の無駄な電力消
耗を低減させることができる。[Effect of the Invention] As can be understood from the above description, in the present invention,
The input key is judged by the input key judgment circuit,
After performing processing according to the determination according to this determination, first, the phase pulse generation circuit is returned to the standby state first,
After that, by shifting the input key determination circuit so that it returns to the standby state after a predetermined time interval, there is no malfunction that the input key determination circuit erroneously detects as a key input signal, and the control circuit of the key input device is continuously operated. Then, the operation state is prevented. As a result, for example, in a remote controller operated by a battery, it is possible to reduce unnecessary power consumption of the battery.
第1図は、この発明のキー入力装置の誤動作防止方式を
適用した一実施例のリモートコントローラのブロック
図、第2図は、その動作のタイミングチャートである。 1……制御回路、2……キー入力回路、3……赤外線発
光器、4……入力キー、5……クロック信号発生振動
子、6……位相パルス出力回路、7……入力キー判定回
路、8……タイミングコントローラ、9……演算/信号
出力回路、10……リモートコントローラ。FIG. 1 is a block diagram of a remote controller of an embodiment to which a malfunction prevention system for a key input device of the present invention is applied, and FIG. 2 is a timing chart of its operation. 1 ... Control circuit, 2 ... Key input circuit, 3 ... Infrared light emitter, 4 ... Input key, 5 ... Clock signal generating oscillator, 6 ... Phase pulse output circuit, 7 ... Input key determination circuit , 8 ... Timing controller, 9 ... Calculation / signal output circuit, 10 ... Remote controller.
Claims (1)
するための信号を受ける複数の走査端子と、操作された
キーに対応して走査に応じた出力信号をいずれかに発生
する複数の出力端子とを有するキー入力回路と、 前記複数の走査端子のそれぞれに対応する位相の位相パ
ルス信号をそれぞれ送出して前記キー入力回路を走査す
る位相パルス発生回路と、前記複数の出力端子に発生す
る信号を受けて入力されたキーを判定する入力キー判定
回路とを有し、この入力キー判定回路の判定結果に応じ
て所定の動作をして待機状態に戻る制御回路とを備え、 前記入力キーが操作されていないときに前記待機状態に
あって前記位相パルス信号がHIGHレベル及びLOWレベル
のうちのいずれか一方に設定され、動作状態にあっては
いずれか他方のレベルの出力を発生するキー入力装置に
おいて、 前記入力キー判定回路が前記待機状態における前記位相
パルス信号を検出したときに前記制御回路が待機状態か
ら動作状態に入り、前記所定の動作後に前記位相パルス
発生回路を先に待機状態に戻して、前記キー入力回路に
発生するクロストーク信号が前記入力キー判定回路の前
記待機状態における位相パルス信号の検出レベルより低
下する所定の時間間隔をおいた後に前記入力キー判定回
路を待機状態に戻すことを特徴とするキー入力装置の誤
動作防止方式。1. A plurality of input keys, a plurality of scanning terminals which receive signals for scanning these input keys, and a plurality of which generate an output signal corresponding to a scan corresponding to an operated key. A key input circuit having an output terminal, a phase pulse generating circuit for scanning the key input circuit by sending phase pulse signals having phases corresponding to the plurality of scanning terminals, respectively, and a phase pulse generating circuit for generating the plurality of output terminals An input key determination circuit for determining a key input in response to a signal, and performing a predetermined operation according to the determination result of the input key determination circuit to return to a standby state. When the key is not operated, the phase pulse signal is set to either the HIGH level or the LOW level in the standby state, and the other level is output in the operating state. In the key input device for generating, the control circuit enters the operating state from the standby state when the input key determination circuit detects the phase pulse signal in the standby state, and the phase pulse generating circuit is turned on after the predetermined operation. The input key determination is performed after a predetermined time interval in which the crosstalk signal generated in the key input circuit is returned to the standby state first and falls below the detection level of the phase pulse signal in the standby state of the input key determination circuit. Key input device malfunction prevention method characterized by returning the circuit to the standby state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195854A JPH06100954B2 (en) | 1988-08-05 | 1988-08-05 | Key input device malfunction prevention method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195854A JPH06100954B2 (en) | 1988-08-05 | 1988-08-05 | Key input device malfunction prevention method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244920A JPH0244920A (en) | 1990-02-14 |
| JPH06100954B2 true JPH06100954B2 (en) | 1994-12-12 |
Family
ID=16348108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63195854A Expired - Fee Related JPH06100954B2 (en) | 1988-08-05 | 1988-08-05 | Key input device malfunction prevention method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100954B2 (en) |
-
1988
- 1988-08-05 JP JP63195854A patent/JPH06100954B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244920A (en) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322580A (en) | Clock selection circuit | |
| JP2774545B2 (en) | Automatic faucet device | |
| JPH0610830B2 (en) | IC card clock signal switching device | |
| US4490581A (en) | Clock selection control circuit | |
| JPH06100954B2 (en) | Key input device malfunction prevention method | |
| US6754836B2 (en) | Microcomputer capable of switching between low current consumption mode and normal operation mode | |
| GB2037046A (en) | Key input circuits | |
| JP2004512800A (en) | Grouping gate control logic system and method | |
| US5473768A (en) | Clock generator | |
| JP2641748B2 (en) | Automatic faucet device | |
| JP3016852B2 (en) | Data processing device | |
| US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
| JPH063461Y2 (en) | Key input device | |
| JPS6222874Y2 (en) | ||
| JPS6349824Y2 (en) | ||
| JPS6349823Y2 (en) | ||
| SU617845A1 (en) | Binary counter checking device | |
| JPH05308270A (en) | Photoelectric switch | |
| SU1241445A2 (en) | Device for discriminating clock pulses | |
| JP2723927B2 (en) | Automatic faucet device | |
| SU1175030A1 (en) | Device for checking pulse sequence | |
| SU399057A1 (en) | DEVICE FOR DETECTION LOSSES PULSE | |
| JPH04169797A (en) | Electronic time delay detonator | |
| SU1335919A1 (en) | Device for checking current consumed by cmos-integrated circuit | |
| SU1164872A1 (en) | Device for tolerance checking of time parameters of periodic pulse sequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |