JPH06100963B2 - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH06100963B2 JPH06100963B2 JP11184188A JP11184188A JPH06100963B2 JP H06100963 B2 JPH06100963 B2 JP H06100963B2 JP 11184188 A JP11184188 A JP 11184188A JP 11184188 A JP11184188 A JP 11184188A JP H06100963 B2 JPH06100963 B2 JP H06100963B2
- Authority
- JP
- Japan
- Prior art keywords
- mode flag
- software instruction
- signal
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004913 activation Effects 0.000 claims description 30
- 230000003111 delayed effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関する。特にソ
フトウェア命令のオペレーションの起動方式に関する。
フトウェア命令のオペレーションの起動方式に関する。
本発明は複数のマイクロ命令語を格納し、ソフトウェア
命令に対応するマイクロ命令を順次実行するマイクロプ
ログラム制御装置において、 モードフラグが低速処理を指示したときに次のソフトウ
ェア命令のオペレーションの開始を特定のタイミングだ
け遅らせることにより、 ソフトウェア命令の実行時間を特定の時間だけ遅延でき
るようにしたものである。
命令に対応するマイクロ命令を順次実行するマイクロプ
ログラム制御装置において、 モードフラグが低速処理を指示したときに次のソフトウ
ェア命令のオペレーションの開始を特定のタイミングだ
け遅らせることにより、 ソフトウェア命令の実行時間を特定の時間だけ遅延でき
るようにしたものである。
従来、この種のマイクロプログラム制御装置は、マイク
ロプログラムによってモードフラグを参照し、そのフラ
グの指示に従って次のソフトウェア命令のオペレーショ
ンの開始タイミングを遅らせていた。次のソフトウェア
命令オペレーションの開始を遅らせるのは、装置の処理
能力を換えるためのもので、本体装置と入出力装置との
タイミングを変えてみたいときなどに必要となる。
ロプログラムによってモードフラグを参照し、そのフラ
グの指示に従って次のソフトウェア命令のオペレーショ
ンの開始タイミングを遅らせていた。次のソフトウェア
命令オペレーションの開始を遅らせるのは、装置の処理
能力を換えるためのもので、本体装置と入出力装置との
タイミングを変えてみたいときなどに必要となる。
上述した従来のマイクロプログラム制御装置は、マイク
ロプログラムによってモードフラグを参照していたた
め、モードフラグを参照して分岐すると本来の処理性能
が遅れてしまうためこの動作を行うことのできない命令
ができてしまい、また判定動作とタイミングを遅らせる
ための不要なステップ（マイクロ命令語）が必要となる
欠点がある。
ロプログラムによってモードフラグを参照していたた
め、モードフラグを参照して分岐すると本来の処理性能
が遅れてしまうためこの動作を行うことのできない命令
ができてしまい、また判定動作とタイミングを遅らせる
ための不要なステップ（マイクロ命令語）が必要となる
欠点がある。
本発明はこのような欠点を除去するもので、次のオペレ
ーションの開始タイミングを変えられるマイクロ命令に
よる起動信号を発行するソフトウェア命令の実行時間を
特定の時間だけ遅延できる装置を提供することを目的と
する。
ーションの開始タイミングを変えられるマイクロ命令に
よる起動信号を発行するソフトウェア命令の実行時間を
特定の時間だけ遅延できる装置を提供することを目的と
する。
本発明は、複数のマイクロ命令語を格納する制御記憶装
置と、この記憶装置のアドレスを順次指定するアドレス
指定手段とを備えたマイクロプログラム制御装置におい
て、 処理速度を指定するモードフラグを出力するモードフラ
グ回路を備え、前記モードフラグの状態に関係なく次の
ソフトウェア命令のオペレーションの開始を指示するマ
イクロ命令による第一の起動信号および前記モードフラ
グの状態によって次のソフトウェア命令のオペレーショ
ンの開始タイミングを変えられるマイクロ命令による第
二の起動信号を出力する制御レジスタと、前記第一の起
動信号が発行されたときには次のソフトウェア命令のオ
ペレーションをただちに開始し、前記第二の起動信号が
発行されたときには前記モードフラグが高速処理を指示
していれば次のソフトウェア命令のオペレーションを開
始し、前記モードフラグが低速処理を指示していれば次
のソフトウェア命令のオペレーションの開始を特定のタ
イミングだけ遅らせる論理手段とを備えたことを特徴と
する。
置と、この記憶装置のアドレスを順次指定するアドレス
指定手段とを備えたマイクロプログラム制御装置におい
て、 処理速度を指定するモードフラグを出力するモードフラ
グ回路を備え、前記モードフラグの状態に関係なく次の
ソフトウェア命令のオペレーションの開始を指示するマ
イクロ命令による第一の起動信号および前記モードフラ
グの状態によって次のソフトウェア命令のオペレーショ
ンの開始タイミングを変えられるマイクロ命令による第
二の起動信号を出力する制御レジスタと、前記第一の起
動信号が発行されたときには次のソフトウェア命令のオ
ペレーションをただちに開始し、前記第二の起動信号が
発行されたときには前記モードフラグが高速処理を指示
していれば次のソフトウェア命令のオペレーションを開
始し、前記モードフラグが低速処理を指示していれば次
のソフトウェア命令のオペレーションの開始を特定のタ
イミングだけ遅らせる論理手段とを備えたことを特徴と
する。
モードフラグ回路が処理速度を指定するモードフラグを
出力し、制御レジスタがこのモードフラグの状態に関係
なく次のソフトウェア命令のオペレーションの開始を指
示するマイクロ命令による第一の起動信号およびモード
フラグの状態によって次のソフトウェア命令のオペレー
ションの開始タイミングを変えられるマイクロ命令によ
る第二の起動信号を出力し、論理手段が第一の起動信号
が発行されたときには次のソフトウェア命令のオペレー
ションをただちに開始し、第二の起動信号が発行された
ときにモードフラグが高速処理を指示していれば次のソ
フトウェア命令のオペレーションを開始し、モードフラ
グが低速処理を指示していれば次のソフトウェア命令の
オペレーションの開始を特定のタイミングだけ遅らせ
る。
出力し、制御レジスタがこのモードフラグの状態に関係
なく次のソフトウェア命令のオペレーションの開始を指
示するマイクロ命令による第一の起動信号およびモード
フラグの状態によって次のソフトウェア命令のオペレー
ションの開始タイミングを変えられるマイクロ命令によ
る第二の起動信号を出力し、論理手段が第一の起動信号
が発行されたときには次のソフトウェア命令のオペレー
ションをただちに開始し、第二の起動信号が発行された
ときにモードフラグが高速処理を指示していれば次のソ
フトウェア命令のオペレーションを開始し、モードフラ
グが低速処理を指示していれば次のソフトウェア命令の
オペレーションの開始を特定のタイミングだけ遅らせ
る。
このようにして、ソフトウェア命令の実行時間を特定の
時間だけ遅延させることができる。
時間だけ遅延させることができる。
次に、本発明実施例装置を図面に基づいて説明する。第
１図は本発明実施例装置の構成を示すブロック図、第２
図は本発明実施例装置の動作を示すタイムチャートであ
る。
１図は本発明実施例装置の構成を示すブロック図、第２
図は本発明実施例装置の動作を示すタイムチャートであ
る。
本発明実施例装置は、制御記憶装置１と、アドレス回路
２と、アドレスレジスタ３と、制御レジスタ４と、モー
ドフラグ回路５と、レジスタ６、７、８と、アンドゲー
ト13、14と、オアゲート15とを備える。
２と、アドレスレジスタ３と、制御レジスタ４と、モー
ドフラグ回路５と、レジスタ６、７、８と、アンドゲー
ト13、14と、オアゲート15とを備える。
制御記憶装置１は複数のマイクロ命令語を格納している
メモリである。アドレス回路２はソフトウェア命令に対
応するマイクロプログラムの先頭のアドレスまたは次に
実行すべきマイクロ命令語のアドレスを出力するアドレ
ス回路である。アドレスレジスタ３はアドレス回路２の
出力するマイクロ命令のアドレスを保持し、制御記憶装
置１の読出しアドレスを与えるレジスタである。
メモリである。アドレス回路２はソフトウェア命令に対
応するマイクロプログラムの先頭のアドレスまたは次に
実行すべきマイクロ命令語のアドレスを出力するアドレ
ス回路である。アドレスレジスタ３はアドレス回路２の
出力するマイクロ命令のアドレスを保持し、制御記憶装
置１の読出しアドレスを与えるレジスタである。
制御レジスタ４は制御記憶装置１の出力するマイクロ命
令語を受け、制御信号を出力するレジスタである。この
制御レジスタ４の出力信号によりソフトウェア命令に対
応するマイクロ命令語を順次実行していく。モードフラ
グ回路５はマイクロ命令によってセット、リセット可能
な１ビットのモードフラグを出力する。このモードフラ
グがオフ“0"のとき装置は高速処理を行い、オン“1"の
とき装置は低速処理を行うことを示す。
令語を受け、制御信号を出力するレジスタである。この
制御レジスタ４の出力信号によりソフトウェア命令に対
応するマイクロ命令語を順次実行していく。モードフラ
グ回路５はマイクロ命令によってセット、リセット可能
な１ビットのモードフラグを出力する。このモードフラ
グがオフ“0"のとき装置は高速処理を行い、オン“1"の
とき装置は低速処理を行うことを示す。
第一の起動信号EOP1と第二の起動信号EOP2は制御レジス
タ４から出力される。第一の起動信号EOP1が発行される
とただちに次のソフトウェア命令のオペレーションを開
始する。第二の起動信号EOP2が発行されたとき、モード
フラグがオフ“0"のときはただちに次のソフトウェア命
令のオペレーションを開始し、モードフラグがオン“1"
のときは次のソフトウェア命令の起動は抑止され、レジ
スタ６の入力データが“1"になる。
タ４から出力される。第一の起動信号EOP1が発行される
とただちに次のソフトウェア命令のオペレーションを開
始する。第二の起動信号EOP2が発行されたとき、モード
フラグがオフ“0"のときはただちに次のソフトウェア命
令のオペレーションを開始し、モードフラグがオン“1"
のときは次のソフトウェア命令の起動は抑止され、レジ
スタ６の入力データが“1"になる。
レジスタ６、レジスタ７、レジスタ８は１ビットのレジ
スタでレジスタ６の出力はレジスタ７へ、レジスタ７の
出力はレジスタ８へと伝搬する。このレジスタ６、レジ
スタ７、レジスタ８は次のソフトウェア命令の開始タイ
ミングを遅らせるためのものであり、レジスタ８の出力
する信号EOPDで次のソフトウェア命令のオペレーション
を開始する。
スタでレジスタ６の出力はレジスタ７へ、レジスタ７の
出力はレジスタ８へと伝搬する。このレジスタ６、レジ
スタ７、レジスタ８は次のソフトウェア命令の開始タイ
ミングを遅らせるためのものであり、レジスタ８の出力
する信号EOPDで次のソフトウェア命令のオペレーション
を開始する。
アドレスレジスタ３に対応するマイクロ命令語の次に実
行すべきマイクロ命令語のアドレスnaは信号線10を介し
て出力され、制御信号ctlは信号線11を介して出力され
る。外部から信号線12を介してソフトウェア命令に対応
するマイクロプログラムの先頭のマイクロ命令語のアド
レスsaがアドレス回路２に与えられる。アドレス回路２
はソフトウェア命令のオペレーションの開始時にはsa、
それ以外の時はnaを信号線20を介し出力する。
行すべきマイクロ命令語のアドレスnaは信号線10を介し
て出力され、制御信号ctlは信号線11を介して出力され
る。外部から信号線12を介してソフトウェア命令に対応
するマイクロプログラムの先頭のマイクロ命令語のアド
レスsaがアドレス回路２に与えられる。アドレス回路２
はソフトウェア命令のオペレーションの開始時にはsa、
それ以外の時はnaを信号線20を介し出力する。
アドレスレジスタ３はアドレス回路２が出力する信号cs
aを受け信号線30を介して制御記憶装置１の読出しアド
レスCSAを出力する。制御レジスタ４は信号線40を介し
て第一の起動信号EOP1を出力し、信号線41を介して第二
の起動信号EOP2を出力する。信号線42を介して装置の制
御信号CTLを出力する。モードフラグの保持する低速処
理を指示する信号をSLOWとする。レジスタ６への入力信
号はEOP2・SLOWである。レジスタ６、レジスタ７の保持
する信号はそれぞれ信号線60と70を介して出力される。
レジスタ８の保持する信号EOPDは信号線80を介して出力
される。
aを受け信号線30を介して制御記憶装置１の読出しアド
レスCSAを出力する。制御レジスタ４は信号線40を介し
て第一の起動信号EOP1を出力し、信号線41を介して第二
の起動信号EOP2を出力する。信号線42を介して装置の制
御信号CTLを出力する。モードフラグの保持する低速処
理を指示する信号をSLOWとする。レジスタ６への入力信
号はEOP2・SLOWである。レジスタ６、レジスタ７の保持
する信号はそれぞれ信号線60と70を介して出力される。
レジスタ８の保持する信号EOPDは信号線80を介して出力
される。
アドレス回路２に入力される起動信号EOPは EOP＝EOP1＋EOP2・▲▼＋EOPDである。起動信
号EOPが“0"のときアドレス回路２はnaを“1"のときsa
をcsaとして出力する。このcsaはcsa＝▲▼・na
＋EOP・saである。モードフラグがオフ“0"のときは第
二の起動信号EOP2は第一の起動信号EOP1と等価である。
すなわちモードフラグ回路５のセットあるいはリセット
によって第二の起動信号をEOP2を発行するソフトウェア
命令の処理性能を制御することができる。第一の起動信
号EOP1はモードフラグの値に影響をうけない。すなわ
ち、モードフラグの値によって影響を受けたくないソフ
トウェア命令は第一の起動信号EOP1を発行する。
号EOPが“0"のときアドレス回路２はnaを“1"のときsa
をcsaとして出力する。このcsaはcsa＝▲▼・na
＋EOP・saである。モードフラグがオフ“0"のときは第
二の起動信号EOP2は第一の起動信号EOP1と等価である。
すなわちモードフラグ回路５のセットあるいはリセット
によって第二の起動信号をEOP2を発行するソフトウェア
命令の処理性能を制御することができる。第一の起動信
号EOP1はモードフラグの値に影響をうけない。すなわ
ち、モードフラグの値によって影響を受けたくないソフ
トウェア命令は第一の起動信号EOP1を発行する。
次に、第２図のタイムチャートを用いて、本発明のマイ
クロプログラム制御装置の動作を説明する。
クロプログラム制御装置の動作を説明する。
モードフラグ回路５からの信号SLOWは常に“1"であると
する。ソフトウェア命令Ａに対応するマイクロプログラ
ムをa0、a1、a2とし、同様にソフトウェア命令Ｂ、Ｃに対
応するマイクロプログラムをb0、b1、b2、b3、c0、c1、c2とす
る。t0においてソフトウェア命令Ａに対応するマイクロ
プログラムの先頭マイクロ命令語のアドレスa0がアドレ
スレジスタ３に与えられる。この動作をソフトウェア命
令Ａのオペレーションの起動と称する。t1において制御
レジスタ４にはa0の制御信号CTLが発行される。第一の
起動信号EOP1は制御レジスタ４の信号であるためマイク
ロプログラムの最後のステップの１つ前のステップで発
行される。
する。ソフトウェア命令Ａに対応するマイクロプログラ
ムをa0、a1、a2とし、同様にソフトウェア命令Ｂ、Ｃに対
応するマイクロプログラムをb0、b1、b2、b3、c0、c1、c2とす
る。t0においてソフトウェア命令Ａに対応するマイクロ
プログラムの先頭マイクロ命令語のアドレスa0がアドレ
スレジスタ３に与えられる。この動作をソフトウェア命
令Ａのオペレーションの起動と称する。t1において制御
レジスタ４にはa0の制御信号CTLが発行される。第一の
起動信号EOP1は制御レジスタ４の信号であるためマイク
ロプログラムの最後のステップの１つ前のステップで発
行される。
t2においてソフトウェア命令Ａの次のソフトウェア命令
Ｂのオペレーションの起動信号EOP1が制御レジスタ４の
a1によって発行され、t3においてアドレスレジスタ３に
ソフトウェア命令Ｂに対応するマイクロプログラムの先
頭のマイクロ命令語のアドレスb0が与えられる。t6にお
いてソフトウェア命令Ｂの次のソフトウェア命令Ｃのオ
ペレーションの起動信号EOP2が制御レジスタ４のb2によ
って発行されるが、このときモードフラグの値SLOWが
“1"であるため次のソフトウェア命令Ｃのオペレーショ
ンの起動は抑止されレジスタ６の入力信号が“1"とな
る。この信号はレジスタ６、レジスタ７、レジスタ８を
伝搬し、t9に次のソフトウェア命令Ｃのオペレーション
の起動を行う。すなわち第一の起動信号EOP1を発行する
とただちに次のソフトウェア命令のオペレーションの起
動を行うが、第二の起動信号EOP2を発行するとモードフ
ラグの値SOLWが“1"のため次のソフトウェア命令の起動
は３クロック遅らせられる。
Ｂのオペレーションの起動信号EOP1が制御レジスタ４の
a1によって発行され、t3においてアドレスレジスタ３に
ソフトウェア命令Ｂに対応するマイクロプログラムの先
頭のマイクロ命令語のアドレスb0が与えられる。t6にお
いてソフトウェア命令Ｂの次のソフトウェア命令Ｃのオ
ペレーションの起動信号EOP2が制御レジスタ４のb2によ
って発行されるが、このときモードフラグの値SLOWが
“1"であるため次のソフトウェア命令Ｃのオペレーショ
ンの起動は抑止されレジスタ６の入力信号が“1"とな
る。この信号はレジスタ６、レジスタ７、レジスタ８を
伝搬し、t9に次のソフトウェア命令Ｃのオペレーション
の起動を行う。すなわち第一の起動信号EOP1を発行する
とただちに次のソフトウェア命令のオペレーションの起
動を行うが、第二の起動信号EOP2を発行するとモードフ
ラグの値SOLWが“1"のため次のソフトウェア命令の起動
は３クロック遅らせられる。
以上説明したように本発明によれば、モードフラグの値
により、次のオペレーションの開始タイミングを変えら
れるマイクロ命令による起動信号を発行するソフトウェ
ア命令の実行時間を特定の時間だけ遅延できる効果があ
る。
により、次のオペレーションの開始タイミングを変えら
れるマイクロ命令による起動信号を発行するソフトウェ
ア命令の実行時間を特定の時間だけ遅延できる効果があ
る。
第１図は本発明のマイクロプログラム制御装置の一実施
例の構成を示すブロック図。 第２図は本発明実施例装置の動作を説明するタイムチャ
ート。 １…制御記憶装置、２…アドレス回路、３…アドレスレ
ジスタ、４…制御レジスタ、５…モードフラグ回路、
６、７、８…レジスタ、10〜12、20、30、40〜42、60、
70、80…信号線、13、14…アンドゲート、15…オアゲー
ト。
例の構成を示すブロック図。 第２図は本発明実施例装置の動作を説明するタイムチャ
ート。 １…制御記憶装置、２…アドレス回路、３…アドレスレ
ジスタ、４…制御レジスタ、５…モードフラグ回路、
６、７、８…レジスタ、10〜12、20、30、40〜42、60、
70、80…信号線、13、14…アンドゲート、15…オアゲー
ト。
Claims (1)
- 【請求項１】複数のマイクロ命令語を格納する制御記憶
装置（１）と、 この記憶装置のアドレスを順次指定するアドレス指定手
段（２、３）と を備えたマイクロプログラム制御装置において、 処理速度を指定するモードフラグを出力するモードフラ
グ回路（５）を備え、 前記モードフラグの状態に関係なく次のソフトウェア命
令のオペレーションの開始を指示するマイクロ命令によ
る第一の起動信号および前記モードフラグの状態によっ
て次のソフトウェア命令のオペレーションの開始タイミ
ングを変えられるマイクロ命令による第二の起動信号を
出力する制御レジスタ（４）と、 前記第一の起動信号が発行されたときには次のソフトウ
ェア命令のオペレーションをただちに開始し、前記第二
の起動信号が発行されたときには前記モードフラグが高
速処理を指示していれば次のソフトウェア命令のオペレ
ーションを開始し、前記モードフラグが低速処理を指示
していれば次のソフトウェア命令のオペレーションの開
始を特定のタイミングだけ遅らせる論理手段（13、14、
15、６、７、８）と を備えたことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11184188A JPH06100963B2 (ja) | 1988-05-09 | 1988-05-09 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11184188A JPH06100963B2 (ja) | 1988-05-09 | 1988-05-09 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01281532A JPH01281532A (ja) | 1989-11-13 |
| JPH06100963B2 true JPH06100963B2 (ja) | 1994-12-12 |
Family
ID=14571510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11184188A Expired - Lifetime JPH06100963B2 (ja) | 1988-05-09 | 1988-05-09 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100963B2 (ja) |
-
1988
- 1988-05-09 JP JP11184188A patent/JPH06100963B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01281532A (ja) | 1989-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3623017A (en) | Dual clocking arrangement for a digital computer | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| US5079694A (en) | Data processing apparatus having a working memory area | |
| US5499348A (en) | Digital processor capable of concurrently executing external memory access and internal instructions | |
| JPH06100963B2 (ja) | マイクロプログラム制御装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH01500065A (ja) | 複数制御ストアを有するミクロプログラム情報処理システムの装置と方法 | |
| JPS6315628B2 (ja) | ||
| JPH06100964B2 (ja) | マイクロプログラム制御装置 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JP2693598B2 (ja) | ディジタルシグナルプロセッサのプログラム実行制御装置 | |
| JP2770420B2 (ja) | マイクロプログラム制御方式 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JPH0365727A (ja) | マイクロプログラム格納方式 | |
| JPH0222414B2 (ja) | ||
| JPS6215645A (ja) | 中央処理装置 | |
| JPH0561660B2 (ja) | ||
| JPH01274254A (ja) | データ処理装置 | |
| JPH0243626A (ja) | コンピュータ・プロセッサの実行速度を制御する装置 | |
| JPH02105936A (ja) | データ処理装置 | |
| JPS60134346A (ja) | パリテイエラ−検出方式 | |
| JPH07271573A (ja) | マイクロ命令同期回路 | |
| JPS5932044A (ja) | 多重マイクロプログラム制御装置 | |
| JPS61216033A (ja) | 演算処理装置 |