JPH06104268A - ゲッタリング効果を持たせた半導体基板およびその製造方法 - Google Patents

ゲッタリング効果を持たせた半導体基板およびその製造方法

Info

Publication number
JPH06104268A
JPH06104268A JP4251280A JP25128092A JPH06104268A JP H06104268 A JPH06104268 A JP H06104268A JP 4251280 A JP4251280 A JP 4251280A JP 25128092 A JP25128092 A JP 25128092A JP H06104268 A JPH06104268 A JP H06104268A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
polycrystalline silicon
silicon
gettering effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4251280A
Other languages
English (en)
Inventor
Kenji Kusakabe
兼治 日下部
Yoshiko Konakawa
佳子 粉川
Masahiro Sekine
正廣 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4251280A priority Critical patent/JPH06104268A/ja
Priority to DE4331894A priority patent/DE4331894C2/de
Publication of JPH06104268A publication Critical patent/JPH06104268A/ja
Priority to US08/668,878 priority patent/US5721145A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies

Landscapes

  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ゲッタリング効果が長時間持続で
きるように改良された半導体基板を得ることを最も主要
な特徴とする。 【構成】 半導体基板１の裏面上に、多結晶シリコン膜
２が設けられている。多結晶シリコン膜２を被覆するよ
うに、半導体基板１の裏面上にシリコン窒化膜１１が設
けられている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に、ゲッタリン
グ効果を持たせた半導体基板に関するものであり、より
特定的には、ゲッタリング効果が長時間持続できるよう
に改良された半導体基板に関する。この発明は、さら
に、そのような、ゲッタリング効果を持たせた半導体基
板の製造方法に関する。
【０００２】
【従来の技術】半導体素子は、意図しない不純物の混入
を、極度に嫌うので、ゲッタリングによる素子特性の改
善技術が重要となる。ゲッタリングとは、半導体素子の
電気的活性領域から、Ｃｕ、Ｆｅ、Ａｕなどの重金属を
除去することをいう。
【０００３】図１０は、ゲッタリング効果を持たせた従
来の半導体基板の断面図である。図１０に示す断面図
は、図１１に斜視図で示す半導体基板の、Ａ−Ａ線に沿
う断面図である。図１０を参照して、シリコン単結晶ウ
ェハ１の側壁および裏面を被覆するように多結晶シリコ
ン膜２が設けられている。多結晶シリコン膜２は、図１
２を参照してシリコン単結晶ウェハ１に付着した重金属
不純物３をゲッタリングし、それによって、シリコン単
結晶ウェハ１の表面を清浄に保つことができる。
【０００４】図１３は、ゲッタリング効果を持たせた従
来の半導体基板の製造方法の順序の各工程における半導
体基板の断面図である。
【０００５】図１３（ａ）を参照して、両面を化学エッ
チングされたシリコン単結晶ウェハ１を準備する。シリ
コン単結晶ウェハは、たとえば、フッ酸、硝酸、酢酸等
でエッチングされる。
【０００６】図１３（ｂ）を参照して、シリコン単結晶
ウェハ１の全面に、化学気相成長法により、多結晶シリ
コン２を堆積する。
【０００７】図１３（ｃ）を参照して、シリコン単結晶
ウェハ１の片面のみを、鏡面研磨する。
【０００８】
【発明が解決しようとする課題】従来の、ゲッタリング
効果を持たせた半導体基板は以上のように構成されてお
り、図１０を参照して、多結晶シリコン膜２が露出して
いるため、半導体装置の製造工程中に、多結晶シリコン
膜２を構成する多結晶シリコンがＳｉＯ2 に酸化され、
消失してしまうという問題点があった。
【０００９】それゆえに、この発明の目的は、上述のよ
うな問題点を解決するためになされたもので、半導体装
置の製造工程中に多結晶シリコンが消失しないように改
良された、ゲッタリング効果を持たせた半導体基板を提
供することを目的とする。
【００１０】この発明は、さらにそのような、ゲッタリ
ング効果を持たせた半導体基板の製造方法を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の局面に従う、ゲッタリング効果を
持たせた半導体基板は、表面と裏面を有する半導体基板
を備える。上記半導体基板の裏面上に、多結晶シリコン
膜が設けられている。上記多結晶シリコン膜を被覆する
ように、上記半導体基板の裏面上に、シリコン窒化膜が
設けられている。
【００１２】この発明の第２の局面に従う、ゲッタリン
グ効果を持たせた半導体基板は、表面と裏面を有する半
導体基板を備える。上記半導体基板の裏面上に、多結晶
シリコン膜が設けられている。上記多結晶シリコン膜を
被覆するように、上記半導体基板の裏面上に、シリコン
酸化膜が設けられている。上記シリコン酸化膜を被覆す
るように、上記半導体基板の裏面上に、シリコン窒化膜
が設けられている。
【００１３】この発明の第３の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法においては、ま
ず、表面と裏面を有する半導体基板を準備する。上記半
導体基板の裏面上に、多結晶シリコン膜を形成する。上
記多結晶シリコン膜を被覆するように、上記半導体基板
の裏面上にシリコン窒化膜を形成する。
【００１４】この発明の第４の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法においては、ま
ず、表面と裏面を有する半導体基板を準備する。上記半
導体基板の裏面上に、多結晶シリコン膜を形成する。上
記多結晶シリコン膜の上にシリコン酸化膜を形成する。
上記シリコン酸化膜の上にシリコン窒化膜を形成する。
【００１５】
【作用】この発明の第１の局面に従う、ゲッタリング効
果を持たせた半導体基板によれば、多結晶シリコン膜を
被覆するように、半導体基板の裏面上に、酸素の透過防
止層として働くシリコン窒化膜を設けているので、多結
晶シリコン膜に酸素が接触しない。
【００１６】この発明の第２の局面に従う、ゲッタリン
グ効果を持たせた半導体基板によれば、多結晶シリコン
膜とシリコン窒化膜との間にシリコン酸化膜が設けられ
ている。シリコン酸化膜の熱膨張係数は、シリコン窒化
膜の熱膨脹係数と多結晶シリコン膜の熱膨張係数との間
にある。そのため、シリコン酸化膜は緩衝膜として働
き、多結晶シリコン膜とシリコン窒化膜が、それらの熱
膨脹係数の差により、剥がれるのを、防止する。
【００１７】この発明の第３の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法においては、多
結晶シリコン膜を被覆するように、半導体基板の裏面上
に、酸素の透過を防止するシリコン窒化膜を形成するの
で、多結晶シリコン膜が酸素に接触しない、半導体基板
が得られる。
【００１８】この発明の第４の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法によれば、多結
晶シリコン膜とシリコン窒化膜との間に、シリコン酸化
膜を形成する。シリコン酸化膜の熱膨張係数は、シリコ
ン窒化膜の熱膨張係数と多結晶シリコン膜の熱膨張係数
との間にある。そのため、シリコン酸化膜は緩衝膜の働
きをし、多結晶シリコン膜とシリコン窒化膜が、それら
の熱膨脹係数の差により剥がれるのを防止する。その結
果、シリコン窒化膜が基板から剥がれない、ゲッタリン
グ効果を持たせた半導体基板が得られる。
【００１９】
【実施例】以下、この発明の実施例を図について説明す
る。
【００２０】実施例１ 図１は、この発明の一実施例である、ゲッタリング効果
を持たせた半導体基板の断面図である。シリコン単結晶
ウェハ１の側壁と裏面を被覆するように，多結晶シリコ
ン膜２が設けられている。多結晶シリコン膜２の膜厚
は、０．２μｍ以上にされる。多結晶シリコン膜２の全
面を、シリコン窒化膜１１で被覆する。シリコン窒化膜
１１は、緻密な膜であり、酸素分子が通過できない。そ
れゆえに、半導体装置の製造工程において、多結晶シリ
コン膜２は、酸素に接触しない。その結果、重金属不純
物のゲッタリングを行なう機能を有する多結晶シリコン
の消失を防止することができる。多結晶シリコン膜２の
膜厚を、０．２μｍ以上にするのは、次の理由による。
【００２１】すなわち、図２を参照して、半導体装置の
製造のための熱処理工程において、多結晶シリコンが、
シリコン単結晶ウェハ１の裏面上に固相エピタキシャル
成長する。多結晶シリコンの固相エピタキシャル成長に
より、多結晶シリコン膜２は、約０．２μｍ消費され
る。したがって、半導体装置の製造工程の途中で、ゲッ
タリング効果が消失しないようにするためには、多結晶
シリコン膜２の膜厚は、０．２μｍ以上必要なのであ
る。
【００２２】実施例２ 図３は、この発明の他の実施例に係る、ゲッタリング効
果を持たせた半導体基板の断面図である。図３を参照し
て、シリコン単結晶ウェハ１の側壁と裏面に、多結晶シ
リコン膜２が設けられている。多結晶シリコン膜２の表
面を、シリコン酸化膜１２が覆っている。シリコン酸化
膜１２の上をシリコン窒化膜１１が覆っている。本実施
例においても、多結晶シリコン膜２の膜厚は、０．２μ
ｍ以上にされる。シリコン酸化膜１２の熱膨張係数は、
多結晶シリコン膜２の熱膨張係数とシリコン窒化膜１１
の熱膨張係数との中間にある。そのため、シリコン酸化
膜１２は緩衝膜としての働きをし、多結晶シリコン膜２
とシリコン窒化膜１１が、それらの熱膨張係数の差によ
り剥がれるのを防止する。シリコン酸化膜１２の膜厚
は、約１００Åであり、シリコン窒化膜１１の膜厚は約
３００Åである。
【００２３】実施例３ 本実施例は、図１に示す、ゲッタリング効果を持たせた
半導体基板の製造方法に係るものである。
【００２４】図１を参照して、表面と裏面を有するシリ
コン単結晶ウェハ１を準備する。シリコン単結晶ウェハ
１の側面と底面に多結晶シリコン膜２を形成する。多結
晶シリコン膜２の全面に、ＳｉＨ4 ＋ＮＨ3 ガスを用い
るプラズマ気相成長法により、シリコン窒化膜１１を形
成する。
【００２５】実施例４ 本実施例は、図１に示す半導体基板の、他の製造方法に
係るものである。シリコン単結晶ウェハ１の側壁と裏面
に多結晶シリコン膜２を形成する。次に、多結晶シリコ
ン膜２の表面に、１２００℃以上の温度で、窒素ガスを
接触させ、これにより、多結晶シリコン膜２の表面を窒
化し、それによってシリコン窒化膜１１を形成する。
【００２６】実施例５ この実施例は、図１に示す、ゲッタリング効果を持たせ
た半導体基板のさらに他の製造方法に係るものである。
図１を参照して、シリコン単結晶ウェハ１の側壁と裏面
に多結晶シリコン膜２を形成する。多結晶シリコン膜２
の全面に、窒素イオンを注入し、多結晶シリコン膜２の
全面にシリコン窒化膜１１を形成する。窒素イオンは、
７×１０22ａｔｏｍｓ／ｃｍ2 以上注入される。この方
法によると、均一に窒素原子が分布したシリコン窒化膜
１１が得られる。
【００２７】実施例３−１ 本実施例は、図３に示す、ゲッタリング効果を持たせた
半導体基板の製造方法に係るものである。図３を参照し
て、シリコン単結晶ウェハ１の側壁と裏面に多結晶シリ
コン膜２を形成する。多結晶シリコン膜２の全面にシリ
コン酸化膜１２を形成する。シリコン酸化膜１２の全面
に、ＳｉＨ4 ＋ＮＨ3 ガスを用いる化学気相成長法によ
り、シリコン窒化膜１１を形成する。
【００２８】実施例４−１ 図３に示す、ゲッタリング効果を持たせた半導体基板の
他の製造方法に係るものである。シリコン単結晶ウェハ
１の側壁と裏面に多結晶シリコン膜２を形成する。多結
晶シリコン膜２の全面にシリコン酸化膜１２を形成す
る。シリコン酸化膜の表面を、水素で還元する。水素で
還元された部分に、１２００℃以上の温度で、窒素ガス
を接触させ、これによって、シリコン酸化膜１２の全面
にシリコン窒化膜１１を形成する。
【００２９】実施例５−１ 図３に示すゲッタリング効果を持たせた半導体基板のさ
らに他の製造方法に係るものである。シリコン単結晶ウ
ェハ１の側壁と裏面に多結晶シリコン膜２を形成する。
多結晶シリコン膜２の全面にシリコン酸化膜１２を形成
する。シリコン酸化膜１２の表面を水素ガスで還元す
る。水素ガスで還元された部分に、窒素イオンを注入す
ることによって、シリコン酸化膜１２の全面に、シリコ
ン窒化膜１１を形成する。
【００３０】実施例６ 本実施例は、図３に示す、ゲッタリング効果を持たせた
半導体基板のさらに他の製造方法に係るものである。シ
リコン単結晶ウェハ１の側壁と裏面に多結晶シリコン膜
２を形成する。多結晶シリコン膜２の表面を熱酸化し、
それによって、多結晶シリコン膜２の全面にシリコン酸
化膜１２を形成する。シリコン酸化膜１２の全面にシリ
コン窒化膜１１を形成する。
【００３１】実施例７ 本実施例は、図３に示す、ゲッタリング効果を持たせた
半導体基板のさらに他の製造方法に係るものである。シ
リコン単結晶ウェハ１の側壁と裏面に多結晶シリコン膜
２を形成する。多結晶シリコン膜２の全面に、ＳｉＨ4
＋Ｏ2 ガスを用いる化学気相成長法により、シリコン酸
化膜１２を形成する。シリコン酸化膜１２の全面に、Ｓ
ｉＨ4 ＋ＮＨ3 ガスを用いる化学気相成長法により、シ
リコン窒化膜１１を形成する。この実施例によると、ガ
スの切換えのみで、シリコン酸化膜１２とシリコン窒化
膜１１を連続的に形成することができる。また、この方
法では、低温で処理が可能であるので、結晶欠陥が生じ
たり、汚染が発生したりしない。
【００３２】実施例８ この実施例は、図３に示す、ゲッタリング効果を持たせ
た半導体基板のさらに他の製造方法に係るものである。
シリコン単結晶ウェハ１の側壁と裏面に多結晶シリコン
膜２を形成する。多結晶シリコン膜２の上に、適当な方
法で、シリコン酸化膜１２を形成する。シリコン酸化膜
１２の表面を、水素ガスを用いて還元する。その後、還
元された部分に、Ｎ2 ガスを１２００℃以上の温度で接
触させ、それによって、シリコン窒化膜１１を形成す
る。
【００３３】実施例９ 図３に示す、ゲッタリング効果を持たせた半導体基板の
さらに他の製造方法に係るものである。シリコン単結晶
ウェハ１の側壁と裏面に単結晶シリコン膜２を形成す
る。多結晶シリコン膜２の全面に酸素イオンを注入し、
それによって、多結晶シリコン膜２の全面にシリコン酸
化膜１２を形成する。その後、シリコン酸化膜１２の全
面に、適当な方法で、シリコン窒化膜１１を形成する。
【００３４】実施例１０ 本実施例は、図３に示す、ゲッタリング効果を持たせた
半導体基板のさらに他の製造方法に係るものである。
【００３５】図４（ａ）を参照して、シリコン単結晶ウ
ェハ１の側壁と裏面に多結晶シリコン膜２を形成する。
【００３６】図４（ａ）と（ｂ）を参照して、多結晶シ
リコン膜２の表面２ａに、酸素イオン１３を、該酸素イ
オン１３が多結晶シリコン膜２の中間層の部分に留まる
ようなエネルギーで注入し、これによって、多結晶シリ
コン膜２の中間層の部分にシリコン酸化膜１２を形成す
る。
【００３７】図４（ｃ）と（ｄ）を参照して、多結晶シ
リコン膜２の表面に、窒素イオン１４を注入し、これに
よって、多結晶シリコン膜２の表面部分に、シリコン窒
化膜１１を形成する。この実施例によると、工程が単純
化されるという効果を奏する。
【００３８】実施例１１ 本実施例は、図１に示すゲッタリング効果を持たせた半
導体基板、のさらに他の製造方法に係るものである。図
５（ａ）を参照して、その表面がエッチングされたシリ
コン単結晶ウェハ１の全面に、多結晶シリコン膜２とシ
リコン窒化膜１１を、適当な方法で形成する。
【００３９】図５（ｂ）を参照して、シリコン単結晶ウ
ェハ１の表面が現れるように、鏡面研磨を行ない、それ
によって、図１に示す、ゲッタリング効果を持たせた半
導体基板を得る。
【００４０】図６は、鏡面研磨の方法を図示したもので
ある。セラミックプレート５１に、エッチドウェハ５２
をワックス５３で取付ける。エッチドウェハ５２を、研
磨布５４の上に載せられたスラリー５５（コロイダルシ
リカ＋アルカリ＋水）の上に置く。エッチドウェハ５２
を研磨布５４に向けてセラミックプレート５１で押さえ
付けた状態で、セラミックプレート５１を回転させる。
これによって、エッチドウェハ５２の表面が、鏡面研磨
される。
【００４１】実施例１２ 本実施例は、図３に示すゲッタリング効果を持たせた半
導体基板、のさらに他の製造方法に係るものである。
【００４２】図７（ａ）を参照して、その表面がエッチ
ングされたシリコン単結晶ウェハ１の全面に、多結晶シ
リコン膜２を形成する。多結晶シリコン膜２の全面にシ
リコン酸化膜１２を、適当な方法で形成する。シリコン
酸化膜１２の上全面に、シリコン窒化膜１１を適当な方
法で形成する。
【００４３】図７（ｂ）を参照して、シリコン単結晶ウ
ェハ１の表面が露出するように、鏡面研磨をする。これ
によって、図３に示す、ゲッタリング効果を持たせた半
導体基板が得られる。
【００４４】実施例１３ 本実施例は、図１に示すゲッタリング効果を持たせた半
導体基板、のさらに他の製造方法に係るものである。
【００４５】その側壁とその裏面に多結晶シリコン膜２
が形成されたシリコン単結晶ウェハ１を準備する。シリ
コン単結晶ウェハ１の全面に、シリコン窒化膜１１を堆
積する。
【００４６】図８（ｂ）を参照して、シリコン単結晶ウ
ェハ１の表面のみが露出するように、シリコン窒化膜１
１をエッチングにより除去する。これにより、図１に示
すゲッタリング効果を持たせた半導体基板が形成され
る。
【００４７】実施例１４ 本実施例は、図３に示すエッチング効果を持たせた半導
体基板のさらに他の製造方法に係るものである。図９
（ａ）を参照して、その側壁と裏面に多結晶シリコン膜
を形成したシリコン単結晶ウェハ１を準備する。シリコ
ン単結晶ウェハ１の全面に、シリコン酸化膜１２を形成
する。シリコン酸化膜１２の全面にシリコン窒化膜１１
を形成する。シリコン単結晶ウェハ１の表面のみが露出
するように、シリコン窒化膜１１とシリコン酸化膜１２
を除去する。これによって、図３に示すゲッタリング効
果を持たせた半導体基板が得られる。
【００４８】
【発明の効果】以上説明したとおり、この発明の第１の
局面に従う、ゲッタリング効果を持たせた半導体基板に
よれば、多結晶シリコン膜を被覆するように、半導体基
板の裏面上に、酸素の透過を防止するシリコン窒化膜を
設けているので、半導体装置の製造工程中、多結晶シリ
コン膜に酸素が接触しない。その結果、ゲッタリング効
果が長時間持続できる半導体基板となる。
【００４９】この発明の第２の局面に従う、ゲッタリン
グ効果を持たせた半導体基板によれば、多結晶シリコン
膜とシリコン窒化膜の間にシリコン酸化膜が設けられて
いる。シリコン酸化膜の熱膨張係数は、シリコン窒化膜
の熱膨脹係数と多結晶シリコン膜の熱膨脹係数との間に
ある。
【００５０】そのため、シリコン酸化膜は、緩衝膜とし
ての働きをし、多結晶シリコン膜とシリコン窒化膜が、
それらの熱膨脹係数の差により剥がれるのを防止する。
その結果、ゲッタリング効果が長時間持続できるように
された半導体基板となる。
【００５１】この発明の第３の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法によれば、多結
晶シリコン膜を被覆するように、半導体基板の裏面上
に、酸素の透過防止層として働くシリコン窒化膜を形成
するので、多結晶シリコン膜が酸素に接触しない、半導
体基板が得られる。
【００５２】この発明の第４の局面に従う、ゲッタリン
グ効果を持たせた半導体基板の製造方法によれば、多結
晶シリコン膜とシリコン窒化膜との間に、シリコン酸化
膜を形成する。シリコン酸化膜の膨脹係数は、シリコン
窒化膜の膨脹係数と多結晶シリコン膜の膨脹係数との間
にある。そのため、シリコン酸化膜は、緩衝膜としての
働きをし、多結晶シリコン膜とシリコン窒化膜が、それ
らの熱膨脹係数の差により剥がれるのを、防止する。し
たがって、ゲッタリング効果が長時間持続できるように
改良された半導体基板が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例に係る、ゲッタリング効果を
持たせた半導体基板の断面図である。
【図２】本発明において、多結晶シリコン膜の膜厚が
０．２μｍ以上必要であることを説明するための図であ
る。
【図３】本発明の他の実施例に係る、ゲッタリング効果
を持たせた半導体基板の断面図である。
【図４】本発明の一実施例に係る、ゲッタリング効果を
持たせた半導体基板の製造方法の順序の各工程におけ
る、半導体基板の断面図である。
【図５】図１に示すゲッタリング効果を持たせた半導体
基板の製造方法の順序の各工程における半導体基板の断
面図である。
【図６】シリコン単結晶ウェハの鏡面研磨の方法を説明
するための図である。
【図７】図３に示すゲッタリング効果を持たせた半導体
基板、の製造方法の順序の各工程における半導体基板の
断面図である。
【図８】図１に示すゲッタリング効果を持たせた半導体
基板、の他の製造方法の順序の各工程における半導体基
板の断面図である。
【図９】図３に示すゲッタリング効果を持たせた半導体
基板、の他の製造方法の順序の各工程における半導体基
板の断面図である。
【図１０】ゲッタリング効果を持たせた従来の半導体基
板の断面図である。
【図１１】シリコン単結晶ウェハの斜視図である。
【図１２】ゲッタリング効果を説明するための図であ
る。
【図１３】ゲッタリング効果を持たせた従来の半導体基
板の製造方法の順序の各工程における半導体基板の断面
図である。
【符号の説明】
１ シリコン単結晶ウェハ ２ 多結晶シリコン膜 １１ シリコン窒化膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表面と裏面を有する半導体基板と、 前記半導体基板の裏面上に設けられた多結晶シリコン膜
    と、 前記多結晶シリコン膜を被覆するように、前記半導体基
    板の裏面上に設けられたシリコン窒化膜と、 を備えた、ゲッタリング効果を持たせた半導体基板。
  2. 【請求項２】 表面と裏面を有する半導体基板と、 前記半導体基板の裏面上に設けられた多結晶シリコン膜
    と、 前記多結晶シリコン膜を被覆するように、前記半導体基
    板の裏面上に設けられたシリコン酸化膜と、 前記シリコン酸化膜を被覆するように、前記半導体基板
    の裏面上に設けられたシリコン窒化膜と、 を備えた、ゲッタリング効果を持たせた半導体基板。
  3. 【請求項３】 表面と裏面を有する半導体基板を準備す
    る工程と、 前記半導体基板の裏面上に、多結晶シリコン膜を形成す
    る工程と、 前記多結晶シリコン膜を被覆するように、前記半導体基
    板の裏面上にシリコン窒化膜を形成する工程と、 を備えた、ゲッタリング効果を持たせた半導体基板の製
    造方法。
  4. 【請求項４】 表面と裏面を有する半導体基板を準備す
    る工程と、 前記半導体基板の裏面上に、多結晶シリコン膜を形成す
    る工程と、 前記多結晶シリコン膜の上にシリコン酸化膜を形成する
    工程と、 前記シリコン酸化膜の上にシリコン窒化膜を形成する工
    程と、 を備えた、ゲッタリング効果を持たせた半導体基板の製
    造方法。
JP4251280A 1992-09-21 1992-09-21 ゲッタリング効果を持たせた半導体基板およびその製造方法 Pending JPH06104268A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4251280A JPH06104268A (ja) 1992-09-21 1992-09-21 ゲッタリング効果を持たせた半導体基板およびその製造方法
DE4331894A DE4331894C2 (de) 1992-09-21 1993-09-20 Halbleitersubstrat mit Gettereffekt und Verfahren zur Herstellung desselben
US08/668,878 US5721145A (en) 1992-09-21 1996-06-24 Method of making a semiconductor substrate having gettering effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4251280A JPH06104268A (ja) 1992-09-21 1992-09-21 ゲッタリング効果を持たせた半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06104268A true JPH06104268A (ja) 1994-04-15

Family

ID=17220456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4251280A Pending JPH06104268A (ja) 1992-09-21 1992-09-21 ゲッタリング効果を持たせた半導体基板およびその製造方法

Country Status (3)

Country Link
US (1) US5721145A (ja)
JP (1) JPH06104268A (ja)
DE (1) DE4331894C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120865A (ja) * 2004-10-21 2006-05-11 Sumco Corp 半導体基板の製造方法及び半導体基板
JP2009087979A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 基板構造体、及び基板構造体の製造方法
US8390121B2 (en) 2010-06-09 2013-03-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19520175A1 (de) * 1995-06-01 1996-12-12 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP3545131B2 (ja) * 1996-06-11 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2856157B2 (ja) * 1996-07-16 1999-02-10 日本電気株式会社 半導体装置の製造方法
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
DE19848298B4 (de) * 1998-10-12 2008-08-07 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung
DE19915078A1 (de) * 1999-04-01 2000-10-12 Siemens Ag Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
US7923785B2 (en) * 2003-08-18 2011-04-12 Globalfoundries Inc. Field effect transistor having increased carrier mobility
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120777A (en) * 1976-04-02 1977-10-11 Ibm Ic
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
JPS6446937A (en) * 1987-08-15 1989-02-21 Nec Yamagata Ltd Manufacture of semiconductor device
JPH0414836A (ja) * 1990-05-08 1992-01-20 Nec Corp Ｓｉ基板
JPH05198579A (ja) * 1992-01-23 1993-08-06 Sony Corp 半導体ウェハ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
US4621414A (en) * 1985-03-04 1986-11-11 Advanced Micro Devices, Inc. Method of making an isolation slot for integrated circuit structure
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JPH0472735A (ja) * 1990-07-13 1992-03-06 Mitsubishi Materials Corp 半導体ウエーハのゲッタリング方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5559052A (en) * 1994-12-29 1996-09-24 Lucent Technologies Inc. Integrated circuit fabrication with interlevel dielectric

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120777A (en) * 1976-04-02 1977-10-11 Ibm Ic
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
JPS6446937A (en) * 1987-08-15 1989-02-21 Nec Yamagata Ltd Manufacture of semiconductor device
JPH0414836A (ja) * 1990-05-08 1992-01-20 Nec Corp Ｓｉ基板
JPH05198579A (ja) * 1992-01-23 1993-08-06 Sony Corp 半導体ウェハ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120865A (ja) * 2004-10-21 2006-05-11 Sumco Corp 半導体基板の製造方法及び半導体基板
JP2009087979A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 基板構造体、及び基板構造体の製造方法
US8390121B2 (en) 2010-06-09 2013-03-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof

Also Published As

Publication number Publication date
DE4331894C2 (de) 1996-09-05
US5721145A (en) 1998-02-24
DE4331894A1 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
EP1043768B1 (en) Process for producing semiconductor substrates
CA2192631C (en) Fabrication process of soi substrate
EP0553857B1 (en) Process for preparing a semiconductor substrate
JP3112126B2 (ja) 半導体物品の製造方法
EP0601950A2 (en) Method of producing a thin silicon-on-insulator layer
JPH06104268A (ja) ゲッタリング効果を持たせた半導体基板およびその製造方法
GB2071911A (en) Forming oxide isolation regions in silicon
US20020132483A1 (en) Methods of forming materials within openings, and methods of forming isolation regions
US5690736A (en) Method of forming crystal
JP3138174B2 (ja) シリコンまたはシリコン合金の低温選択的成長方法
JP3618105B2 (ja) 半導体基板の製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
US4052251A (en) Method of etching sapphire utilizing sulfur hexafluoride
US9217209B2 (en) Methods for epitaxial silicon growth
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JPH09326391A (ja) 素子分離酸化膜の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JP3171463B2 (ja) 半導体基材の作製方法
JP3391984B2 (ja) 半導体基板の製造方法およびｓｏｉ基板
Yew et al. Silicon epitaxial growth on (100) patterned oxide wafers at 800° C by ultralow‐pressure chemical vapor deposition
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH07211602A (ja) 半導体基体の製造方法
RU2070350C1 (ru) Способ изготовления кремния на изоляторе структур
Yew et al. Erratum: Silicon epitaxial growth on(100) patterned oxide wafers at 800° C by ultralow-pressure chemical vapor deposition[Appl. Phys. Lett. 52, 1797(1988)]
JP3214146B2 (ja) 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980113