JPH06104343A - 半導体装置及び半導体製造方法 - Google Patents
半導体装置及び半導体製造方法Info
- Publication number
- JPH06104343A JPH06104343A JP27515692A JP27515692A JPH06104343A JP H06104343 A JPH06104343 A JP H06104343A JP 27515692 A JP27515692 A JP 27515692A JP 27515692 A JP27515692 A JP 27515692A JP H06104343 A JPH06104343 A JP H06104343A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film layer
- refractory metal
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高融点金属を配線材料として用いた場合にパ
ターニング後の膜はがれを確実に防止できかつ簡単な技
術で製造できる高信頼度の半導体装置を提供する。 【構成】 機能素子を構成した半導体基板上に、コンタ
クトホールを有する第１の絶縁膜層１と、コンタクトホ
ール内に埋め込まれた高融点金属３とが配置されてお
り、その上に、高温熱処理により平坦化して配線領域を
パターニングして溝を形成した第２の絶縁膜層４と溝内
に埋め込まれた高融点金属５とが配置されており、かつ
その上に第３の絶縁膜層６が配置されている。
ターニング後の膜はがれを確実に防止できかつ簡単な技
術で製造できる高信頼度の半導体装置を提供する。 【構成】 機能素子を構成した半導体基板上に、コンタ
クトホールを有する第１の絶縁膜層１と、コンタクトホ
ール内に埋め込まれた高融点金属３とが配置されてお
り、その上に、高温熱処理により平坦化して配線領域を
パターニングして溝を形成した第２の絶縁膜層４と溝内
に埋め込まれた高融点金属５とが配置されており、かつ
その上に第３の絶縁膜層６が配置されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及び半導体製
造方法に係り、詳細には、タングステン配線を用いた集
積回路及びその製造方法に関する。
造方法に係り、詳細には、タングステン配線を用いた集
積回路及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置では、多層配線材料に
Ａｌ又はＡｌＳｉが用いられている。しかしながらこの
ような半導体装置において素子を微細化する場合、エレ
クトロマイグレーションによる信頼性の劣化を防止する
には、配線材料は一定の断面積を確保しなければいけな
いので、アスペクト比を小さくすることができず、すな
わち配線材料の厚さを減少することができない。特開平
１−１３５０６４号公報によれば、配線材料の厚さを減
少するため、Ａｌよりもエレクトロマイグレーション耐
性に優れかつＡｌと同程度の比抵抗を有する高融点金属
材料、例えばタングステン又はモリブデンを、配線材料
として用いることが開示されている。その場合タングス
テン層は、スパッタ法又はＣＶＤ法によって形成され、
写真製版法によりパターニングされる。タングステン
は、Ａｌに対して２桁以上大きなエレクトロマイグレー
ション耐性を有し、かつ３倍弱の比抵抗を有するので、
タングステンを用いれば、配線材料の厚さはＡｌの場合
の半分以下にすることができる。
Ａｌ又はＡｌＳｉが用いられている。しかしながらこの
ような半導体装置において素子を微細化する場合、エレ
クトロマイグレーションによる信頼性の劣化を防止する
には、配線材料は一定の断面積を確保しなければいけな
いので、アスペクト比を小さくすることができず、すな
わち配線材料の厚さを減少することができない。特開平
１−１３５０６４号公報によれば、配線材料の厚さを減
少するため、Ａｌよりもエレクトロマイグレーション耐
性に優れかつＡｌと同程度の比抵抗を有する高融点金属
材料、例えばタングステン又はモリブデンを、配線材料
として用いることが開示されている。その場合タングス
テン層は、スパッタ法又はＣＶＤ法によって形成され、
写真製版法によりパターニングされる。タングステン
は、Ａｌに対して２桁以上大きなエレクトロマイグレー
ション耐性を有し、かつ３倍弱の比抵抗を有するので、
タングステンを用いれば、配線材料の厚さはＡｌの場合
の半分以下にすることができる。
【０００３】
【発明が解決しようとする課題】しかしながら配線材料
としてタングステンを使用した場合、タングステンの加
工には困難な技術が必要であり、また配線の幅が狭くな
ると、パターニング後に膜はがれが発生することもあ
る。さらに配線上に絶縁膜層を形成する場合に、平坦性
向上のためにエッチバック、リフロー等の複雑な技術が
必要となる。従って本発明の課題は、高融点金属を配線
材料として用いた場合にも、簡単な技術で製造でき、か
つパターニング後の膜はがれも確実に防止できる高信頼
度の半導体装置を提供することにある。
としてタングステンを使用した場合、タングステンの加
工には困難な技術が必要であり、また配線の幅が狭くな
ると、パターニング後に膜はがれが発生することもあ
る。さらに配線上に絶縁膜層を形成する場合に、平坦性
向上のためにエッチバック、リフロー等の複雑な技術が
必要となる。従って本発明の課題は、高融点金属を配線
材料として用いた場合にも、簡単な技術で製造でき、か
つパターニング後の膜はがれも確実に防止できる高信頼
度の半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明で
は、機能素子を構成する半導体基板上に設けられた、コ
ンタクトホールを有する第１の絶縁膜層と、これらコン
タクトホール内に埋め込まれた高融点金属と、前記第１
の絶縁膜層の上に形成された、高温熱処理により平坦化
して配線領域をパターニングした溝を有する第２の絶縁
膜層と、これら溝内に埋め込まれた高融点金属と、前記
第２の絶縁膜層の上に配置された第３の絶縁膜層とを半
導体装置に具備させて、前記目的を達成する。請求項２
記載の発明では、請求項１記載の半導体装置おいて、高
融点金属をタングステンで構成する。なお、高融点金属
としては、モリブデンを使用するようにしてもよい。
は、機能素子を構成する半導体基板上に設けられた、コ
ンタクトホールを有する第１の絶縁膜層と、これらコン
タクトホール内に埋め込まれた高融点金属と、前記第１
の絶縁膜層の上に形成された、高温熱処理により平坦化
して配線領域をパターニングした溝を有する第２の絶縁
膜層と、これら溝内に埋め込まれた高融点金属と、前記
第２の絶縁膜層の上に配置された第３の絶縁膜層とを半
導体装置に具備させて、前記目的を達成する。請求項２
記載の発明では、請求項１記載の半導体装置おいて、高
融点金属をタングステンで構成する。なお、高融点金属
としては、モリブデンを使用するようにしてもよい。
【０００５】請求項３記載の発明では、集積回路の配線
層形成工程において、機能素子を構成した半導体基板上
の第１の絶縁膜層にコンタクトホールを形成する工程
と、これらコンタクトホール内に高融点金属を埋め込む
工程と、第１の絶縁膜層上に第２の絶縁膜層を形成する
工程と、第２の絶縁膜層を高温熱処理により平坦化する
工程と、第２の絶縁膜層の配線領域となる部分に、ドラ
イエッチングにより溝を形成する工程と、これら溝内に
高融点金属を埋め込む工程と、第２の絶縁膜層上に、第
３の絶縁膜層を形成する工程を行う。
層形成工程において、機能素子を構成した半導体基板上
の第１の絶縁膜層にコンタクトホールを形成する工程
と、これらコンタクトホール内に高融点金属を埋め込む
工程と、第１の絶縁膜層上に第２の絶縁膜層を形成する
工程と、第２の絶縁膜層を高温熱処理により平坦化する
工程と、第２の絶縁膜層の配線領域となる部分に、ドラ
イエッチングにより溝を形成する工程と、これら溝内に
高融点金属を埋め込む工程と、第２の絶縁膜層上に、第
３の絶縁膜層を形成する工程を行う。
【０００６】
【作用】タングステン、モリブデン等の高融点金属は、
大きなエレクトロマイグレーション耐性を有し、なおか
つその割に大きな比抵抗を有するわけではないので、こ
れにより配線材料の厚さを大幅に減少できることは明ら
かである。本発明では、コンタクトホールの埋め込み後
に、第２の絶縁膜層を形成して、平坦化を行うので、平
坦化のプロセスは簡単である。配線領域は、第２の絶縁
膜層に溝を形成し、かつその中にタングステンを埋め込
むことによって形成されるので、特に複雑な技術を用い
てタングステンを加工する必要はなく、しかもこれらタ
ングステンが膜はがれを起こすこともない。
大きなエレクトロマイグレーション耐性を有し、なおか
つその割に大きな比抵抗を有するわけではないので、こ
れにより配線材料の厚さを大幅に減少できることは明ら
かである。本発明では、コンタクトホールの埋め込み後
に、第２の絶縁膜層を形成して、平坦化を行うので、平
坦化のプロセスは簡単である。配線領域は、第２の絶縁
膜層に溝を形成し、かつその中にタングステンを埋め込
むことによって形成されるので、特に複雑な技術を用い
てタングステンを加工する必要はなく、しかもこれらタ
ングステンが膜はがれを起こすこともない。
【０００７】
【実施例】以下、本発明の半導体装置及び半導体製造方
法における一実施例を図１ないし図７を参照して詳細に
説明する。図１ないし図７は、本発明による半導体装置
をその製造の過程に従って順に示したものであり、図６
が半導体装置の完成図であり、その平面図が図７に示さ
れている。図１において、トランジスタが形成された半
導体基板上に第１の絶縁膜層１が形成されており、この
絶縁膜層１のトランジスタの電極に対応する位置に、コ
ンタクトホール１１を開口する。
法における一実施例を図１ないし図７を参照して詳細に
説明する。図１ないし図７は、本発明による半導体装置
をその製造の過程に従って順に示したものであり、図６
が半導体装置の完成図であり、その平面図が図７に示さ
れている。図１において、トランジスタが形成された半
導体基板上に第１の絶縁膜層１が形成されており、この
絶縁膜層１のトランジスタの電極に対応する位置に、コ
ンタクトホール１１を開口する。
【０００８】次に、図２に示すように、コンタクトホー
ル１１内に密着層２を介してタングステンから成る高融
点金属３を埋め込む。この場合、タングステン３による
コンタクトホール１１の埋め込みは、全面又は選択タン
グステンＣＶＤ法によって行われる。そして、図３に示
すように、第１の絶縁膜層１及び埋め込みタングステン
３の上に、第２の絶縁膜層４を成膜する。そして、この
第２の絶縁膜層を、高温熱処理によって平坦化する。さ
らに、図４に示すように、この第２の絶縁膜層４に対し
て、配線領域となる位置にパターニング及びドライエッ
チングによって、溝１２を形成する。
ル１１内に密着層２を介してタングステンから成る高融
点金属３を埋め込む。この場合、タングステン３による
コンタクトホール１１の埋め込みは、全面又は選択タン
グステンＣＶＤ法によって行われる。そして、図３に示
すように、第１の絶縁膜層１及び埋め込みタングステン
３の上に、第２の絶縁膜層４を成膜する。そして、この
第２の絶縁膜層を、高温熱処理によって平坦化する。さ
らに、図４に示すように、この第２の絶縁膜層４に対し
て、配線領域となる位置にパターニング及びドライエッ
チングによって、溝１２を形成する。
【０００９】次に、図５に示すように、絶縁膜層４に形
成した溝１２を、再びタングステンＣＶＤ法によって、
タングステン５が埋め込まれる。次に、図６に示すよう
に、絶縁膜層４および埋め込みタングステン５の上に、
さらに第３の絶縁膜層６を形成する。以上に示す各工程
の後に、図７に平面図として示すように、この第３の絶
縁膜層６上にゲート電極７が形成され、本実施例による
半導体装置が完成する。
成した溝１２を、再びタングステンＣＶＤ法によって、
タングステン５が埋め込まれる。次に、図６に示すよう
に、絶縁膜層４および埋め込みタングステン５の上に、
さらに第３の絶縁膜層６を形成する。以上に示す各工程
の後に、図７に平面図として示すように、この第３の絶
縁膜層６上にゲート電極７が形成され、本実施例による
半導体装置が完成する。
【００１０】
【発明の効果】請求項１記載の本発明によれば、配線材
料として高融点金属を使用するので、ＥＭ、ＳＭ耐性が
向上する。請求項２記載の本発明によれば、高融点金属
によりコンタクトホールを埋め込むので、埋め込み後に
絶縁膜層を形成して、熱処理により完全に平坦化でき
る。第２の絶縁膜層に溝を形成して、高融点金属を埋め
込むので、金属のエッチングが不要となり、プロセスが
簡単になると共に、膜はがれが起こることはない。さら
にこのような方法により配線の厚みだけでなく、幅も減
少できるので、半導体装置の集積度も著しく増大でき
る。しかも本発明による半導体装置の信頼性は高い。
料として高融点金属を使用するので、ＥＭ、ＳＭ耐性が
向上する。請求項２記載の本発明によれば、高融点金属
によりコンタクトホールを埋め込むので、埋め込み後に
絶縁膜層を形成して、熱処理により完全に平坦化でき
る。第２の絶縁膜層に溝を形成して、高融点金属を埋め
込むので、金属のエッチングが不要となり、プロセスが
簡単になると共に、膜はがれが起こることはない。さら
にこのような方法により配線の厚みだけでなく、幅も減
少できるので、半導体装置の集積度も著しく増大でき
る。しかも本発明による半導体装置の信頼性は高い。
【図１】本発明の実施例における半導体装置の製造プロ
セスの最初の工程を示す説明図である。
セスの最初の工程を示す説明図である。
【図２】同上、次の工程を示す説明図である。
【図３】同上、次の工程を示す説明図である。
【図４】同上、次の工程を示す説明図である。
【図５】同上、次の工程を示す説明図である。
【図６】同上、次の工程を示す説明図である。
【図７】同上、最後の工程を示す平面図である。
１ 第１の絶縁膜層 ２ 密着層 ３ タングステン ４ 第２の絶縁膜層 ５ タングステン ６ 第３の絶縁膜層 ７ ゲート電極
Claims (3)
- 【請求項１】 機能素子を構成する半導体基板上に設け
られた、コンタクトホールを有する第１の絶縁膜層と、 これらコンタクトホール内に埋め込まれた高融点金属
と、 前記第１の絶縁膜層の上に形成された、高温熱処理によ
り平坦化して配線領域をパターニングした溝を有する第
２の絶縁膜層と、 これら溝内に埋め込まれた高融点金属と、 前記第２の絶縁膜層の上に配置された第３の絶縁膜層と
を具備することを特徴とする半導体装置。 - 【請求項２】 高融点金属はタングステンであることを
特徴とする、請求項１記載の半導体装置。 - 【請求項３】 集積回路の配線層形成工程において、機
能素子を構成した半導体基板上の第１の絶縁膜層にコン
タクトホールを形成する工程と、 これらコンタクトホール内に高融点金属を埋め込む工程
と、 第１の絶縁膜層上に第２の絶縁膜層を形成する工程と、 第２の絶縁膜層を高温熱処理により平坦化する工程と、 第２の絶縁膜層の配線領域となる部分に、ドライエッチ
ングにより溝を形成する工程と、 これら溝内に高融点金属を埋め込む工程と、 第２の絶縁膜層上に、第３の絶縁膜層を形成する工程と
を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27515692A JPH06104343A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置及び半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27515692A JPH06104343A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置及び半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104343A true JPH06104343A (ja) | 1994-04-15 |
Family
ID=17551460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27515692A Pending JPH06104343A (ja) | 1992-09-17 | 1992-09-17 | 半導体装置及び半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869392A (en) * | 1995-12-12 | 1999-02-09 | Sony Corporation | Method of fabricating a semiconductor device including a plurality of contact regions disposed at different depths |
| KR100451492B1 (ko) * | 1998-07-13 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
| DE102006052721B4 (de) * | 2005-11-09 | 2009-01-22 | Toyoda Gosei Co., Ltd. | Dichtungsstreifen und Verfahren zu dessen Herstellung |
-
1992
- 1992-09-17 JP JP27515692A patent/JPH06104343A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869392A (en) * | 1995-12-12 | 1999-02-09 | Sony Corporation | Method of fabricating a semiconductor device including a plurality of contact regions disposed at different depths |
| KR100451492B1 (ko) * | 1998-07-13 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
| DE102006052721B4 (de) * | 2005-11-09 | 2009-01-22 | Toyoda Gosei Co., Ltd. | Dichtungsstreifen und Verfahren zu dessen Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540302B2 (ja) | 半導体装置およびその製造方法 | |
| US4926237A (en) | Device metallization, device and method | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US5665642A (en) | Process of making a semiconductor device with a multilayer wiring and pillar formation | |
| US5773365A (en) | Fabrication process of semiconductor device | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| JPH0283978A (ja) | 半導体装置 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| KR100268914B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3021768B2 (ja) | 多層配線半導体装置 | |
| JPH0969561A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR0151054B1 (ko) | 반도체 장치의 층간접속방법 | |
| JP2809172B2 (ja) | 半導体装置 | |
| KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100237018B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH10326780A (ja) | 半導体装置およびその製造方法 |