JPH06104456A - ブレークオーバダイオード - Google Patents
ブレークオーバダイオードInfo
- Publication number
- JPH06104456A JPH06104456A JP4064271A JP6427192A JPH06104456A JP H06104456 A JPH06104456 A JP H06104456A JP 4064271 A JP4064271 A JP 4064271A JP 6427192 A JP6427192 A JP 6427192A JP H06104456 A JPH06104456 A JP H06104456A
- Authority
- JP
- Japan
- Prior art keywords
- region
- cathode
- anode
- base region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 低ブレークオーバ電圧を有するブレークオー
バダイオードに関するものである。 【構成】 ブレークオーバダイオードは、アノードとカ
ソード電極１３、２１との間に配置されたアノード領域
１２、アノードベース領域１１、カソードベース領域１
５およびカソード領域１８によって形成されるサイリス
タと、アノードベース領域１１と同じ導電型であるが、
かなりより高いキャリア濃度を有するトリガ領域１６を
含む。トリガ領域１６はアノードベース領域１１および
カソードベース領域１５で接合を形成し、後者の接合は
低電圧で破壊し、パイロットサイリスタ区域Ｂをスイッ
チオンし、それからそれは主たるサイリスタ区域Ｃをス
イッチオンする。この装置は、アノードベース領域１１
の全体にわたる高いキャリア濃度の必要なく低降伏電圧
を達成する。
バダイオードに関するものである。 【構成】 ブレークオーバダイオードは、アノードとカ
ソード電極１３、２１との間に配置されたアノード領域
１２、アノードベース領域１１、カソードベース領域１
５およびカソード領域１８によって形成されるサイリス
タと、アノードベース領域１１と同じ導電型であるが、
かなりより高いキャリア濃度を有するトリガ領域１６を
含む。トリガ領域１６はアノードベース領域１１および
カソードベース領域１５で接合を形成し、後者の接合は
低電圧で破壊し、パイロットサイリスタ区域Ｂをスイッ
チオンし、それからそれは主たるサイリスタ区域Ｃをス
イッチオンする。この装置は、アノードベース領域１１
の全体にわたる高いキャリア濃度の必要なく低降伏電圧
を達成する。
Description
【０００１】この発明はブレークオーバダイオードに関
するものであり、かつより特定的には、低ブレークオー
バ電圧を有するブレークオーバダイオードに関するもの
である。
するものであり、かつより特定的には、低ブレークオー
バ電圧を有するブレークオーバダイオードに関するもの
である。
【０００２】感応的な電子回路は電流故障または雷撃に
よって引起こされる電圧または電流サージによって簡単
に損なわれ得る。電子回路から故障電流を逸らす保護装
置を設けることが知られている。ヒューズはこのような
適用には十分でなく、なぜなら損傷を防止するのに十分
に素早く故障電流を分離し得ないからである。
よって引起こされる電圧または電流サージによって簡単
に損なわれ得る。電子回路から故障電流を逸らす保護装
置を設けることが知られている。ヒューズはこのような
適用には十分でなく、なぜなら損傷を防止するのに十分
に素早く故障電流を分離し得ないからである。
【０００３】半導体保護装置の１つの型は自己ゲート動
作サイリスタを含み、かつブレークオーバダイオードと
呼ばれる。この装置は、その端子間の電圧がある基準電
圧を越えたとき迅速にオンし、そのため故障電流が素早
く逸らされる。知られたブレークオーバダイオードは通
常、７０ないし３００ボルトのブレークオーバ電圧を有
する。装置をその導通状態にスイッチするために、知ら
れた態様で相互接続され、それによりＰＮＰトランジス
タ（装置のアノードとカソードとの間に接続される）が
ＮＰＮトランジスタをオンするＰＮＰトランジスタおよ
びＮＰＮトランジスタの２つのバイポーラトランジスタ
からなるものとして最もよく表され得る。これが発生す
る電圧がＰＮＰトランジスタのコレクタベース接合の電
子雪崩降伏電圧によって制御される。
作サイリスタを含み、かつブレークオーバダイオードと
呼ばれる。この装置は、その端子間の電圧がある基準電
圧を越えたとき迅速にオンし、そのため故障電流が素早
く逸らされる。知られたブレークオーバダイオードは通
常、７０ないし３００ボルトのブレークオーバ電圧を有
する。装置をその導通状態にスイッチするために、知ら
れた態様で相互接続され、それによりＰＮＰトランジス
タ（装置のアノードとカソードとの間に接続される）が
ＮＰＮトランジスタをオンするＰＮＰトランジスタおよ
びＮＰＮトランジスタの２つのバイポーラトランジスタ
からなるものとして最もよく表され得る。これが発生す
る電圧がＰＮＰトランジスタのコレクタベース接合の電
子雪崩降伏電圧によって制御される。
【０００４】この知られた装置は低オン状態抵抗を有
し、かつこうして高電流が、比較的低い順高圧降下、ア
ノードとカソードとの間を流れることができる。
し、かつこうして高電流が、比較的低い順高圧降下、ア
ノードとカソードとの間を流れることができる。
【０００５】ＰＮＰトランジスタのコレクタベース接合
の降伏電圧は、Ｎタイプベースにおけるキャリア濃度の
平方根におおよそ反比例する。したがって、もし低い降
伏電圧が必要であれば、Ｎ型ベースにおいて高いキャリ
ア濃度が必要である。
の降伏電圧は、Ｎタイプベースにおけるキャリア濃度の
平方根におおよそ反比例する。したがって、もし低い降
伏電圧が必要であれば、Ｎ型ベースにおいて高いキャリ
ア濃度が必要である。
【０００６】装置はＮ型基板から形成され、Ｐ型コレク
タおよびエミッタ領域がその中に拡散される。しかしな
がら、高度にドープされたＮ型開始シリコンが使用され
るとき、数多くの問題が生じる。第１に、このように高
度にドープされたＮ型基板の中に深いＰ型領域を拡散す
ることはほとんど不可能であることである。また、Ｎ +
層は既に高度にドープされたＰ型拡散領域の中に拡散さ
れねばならず、かつ形成されたＰＮ接合は、より低いキ
ャリア濃度の基板において形成された接合よりかなり高
い洩れ電流を有する傾向にある。
タおよびエミッタ領域がその中に拡散される。しかしな
がら、高度にドープされたＮ型開始シリコンが使用され
るとき、数多くの問題が生じる。第１に、このように高
度にドープされたＮ型基板の中に深いＰ型領域を拡散す
ることはほとんど不可能であることである。また、Ｎ +
層は既に高度にドープされたＰ型拡散領域の中に拡散さ
れねばならず、かつ形成されたＰＮ接合は、より低いキ
ャリア濃度の基板において形成された接合よりかなり高
い洩れ電流を有する傾向にある。
【０００７】この装置での主たる問題は、２つのトラン
ジスタのベース領域が非常に高度にドープされるので、
これによりベースにおける少数キャリア寿命を減少す
る。ベース領域におけるキャリアの結果として起こる再
結合がトランジスタの電流利得αを減少し、かつそれら
がオンすることを妨げる。
ジスタのベース領域が非常に高度にドープされるので、
これによりベースにおける少数キャリア寿命を減少す
る。ベース領域におけるキャリアの結果として起こる再
結合がトランジスタの電流利得αを減少し、かつそれら
がオンすることを妨げる。
【０００８】我々は今、１５ボルトもの低いブレークオ
ーバ電圧で形成され得るブレークオーバダイオードを考
案した。
ーバ電圧で形成され得るブレークオーバダイオードを考
案した。
【０００９】この発明に従って、本体の半導体材料を含
むブレークオーバダイオードが提供され、それは、前記
本体の各々の表面上に配置されるアノードおよびカソー
ド電極との間にこの順序で配置されるアノード領域、ア
ノードベース領域、カソードベース領域およびカソード
領域によって形成されるサイリスタを有し、半導体の本
体はアノードベース領域と同じ導電型であるが、しかし
かなりより高いキャリア濃度のトリガ領域を有し、その
トリガ領域はアノードベース領域で接合を形成し、かつ
また、カソードベース領域とも接合を形成する。
むブレークオーバダイオードが提供され、それは、前記
本体の各々の表面上に配置されるアノードおよびカソー
ド電極との間にこの順序で配置されるアノード領域、ア
ノードベース領域、カソードベース領域およびカソード
領域によって形成されるサイリスタを有し、半導体の本
体はアノードベース領域と同じ導電型であるが、しかし
かなりより高いキャリア濃度のトリガ領域を有し、その
トリガ領域はアノードベース領域で接合を形成し、かつ
また、カソードベース領域とも接合を形成する。
【００１０】使用においては、アノードおよびカソード
電極間の電圧が増加すると、サイリスタのスイッチをオ
ンするという効果を伴い、トリガ領域とカソードベース
領域との間の接合が予め定められた電圧で破壊する。ト
リガ領域はアノードベース領域より高いキャリア濃度で
あり、そのためトリガ接合は選択された低電圧で破壊す
るが、アノードベース領域全体にわたりキャリア濃度を
不所望なレベルにまで増加する必要は避けられる。
電極間の電圧が増加すると、サイリスタのスイッチをオ
ンするという効果を伴い、トリガ領域とカソードベース
領域との間の接合が予め定められた電圧で破壊する。ト
リガ領域はアノードベース領域より高いキャリア濃度で
あり、そのためトリガ接合は選択された低電圧で破壊す
るが、アノードベース領域全体にわたりキャリア濃度を
不所望なレベルにまで増加する必要は避けられる。
【００１１】好ましくは、トリガ領域はカソード電極が
形成される半導体本体の表面に隣接して形成される。好
ましくは、カソードベース領域はアノードベース領域へ
の表面からの拡散によって形成され、かつカソード領域
はカソードベース領域への同じ表面からの拡散によって
形成される。好ましくは、トリガ領域は拡散されたカソ
ードベース領域の周辺における同じ表面からの拡散によ
って形成される。
形成される半導体本体の表面に隣接して形成される。好
ましくは、カソードベース領域はアノードベース領域へ
の表面からの拡散によって形成され、かつカソード領域
はカソードベース領域への同じ表面からの拡散によって
形成される。好ましくは、トリガ領域は拡散されたカソ
ードベース領域の周辺における同じ表面からの拡散によ
って形成される。
【００１２】好ましくは、カソード電極はカソード領域
とカソードベース領域とを橋絡し、トリガ接合が破壊す
るとき、トリガ電流がこの接合およびカソードベース領
域を介して直接カソード電極に流れる。
とカソードベース領域とを橋絡し、トリガ接合が破壊す
るとき、トリガ電流がこの接合およびカソードベース領
域を介して直接カソード電極に流れる。
【００１３】好ましくは、ブレークオーバダイオードは
２つのサイリスタ区域、パイロットサイリスタ区域およ
び主たるサイリスタ区域を含み、上記のトリガ動作がパ
イロットサイリスタをスイッチオンし、かつそれからパ
イロットサイリスタが（それが一旦トリガ動作によって
スイッチをオンされれば）主たるサイリスタをスイッチ
オンする。ここで記述されるであろう実施例では、パイ
ロットおよび主たるサイリスタは同じアノード領域、ア
ノードベース領域およびカソードベース領域を共有する
が、それぞれのカソード領域を有する。パイロットサイ
リスタはそのカソード領域と共通のカソードベース領域
とを橋絡するカソード電極を有し、パイロットサイリス
タがスイッチオンするとき、電流はアノード電極からそ
のカソード電極に流れ、そして主たるサイリスタのため
のカソードベース領域に流れる。
２つのサイリスタ区域、パイロットサイリスタ区域およ
び主たるサイリスタ区域を含み、上記のトリガ動作がパ
イロットサイリスタをスイッチオンし、かつそれからパ
イロットサイリスタが（それが一旦トリガ動作によって
スイッチをオンされれば）主たるサイリスタをスイッチ
オンする。ここで記述されるであろう実施例では、パイ
ロットおよび主たるサイリスタは同じアノード領域、ア
ノードベース領域およびカソードベース領域を共有する
が、それぞれのカソード領域を有する。パイロットサイ
リスタはそのカソード領域と共通のカソードベース領域
とを橋絡するカソード電極を有し、パイロットサイリス
タがスイッチオンするとき、電流はアノード電極からそ
のカソード電極に流れ、そして主たるサイリスタのため
のカソードベース領域に流れる。
【００１４】ここで記述されるべき実施例では、パイロ
ットサイリスタの領域は主たるサイリスタの領域よりか
なり小さい。トリガ接合が破壊するときに流れる比較的
小さな電流は小さい領域のパイロットサイリスタを素早
くオンすることができ、そしてパイロットサイリスタを
介して流れるより大きな電流が広領域の主たるサイリス
タを素早くオンすることができる。
ットサイリスタの領域は主たるサイリスタの領域よりか
なり小さい。トリガ接合が破壊するときに流れる比較的
小さな電流は小さい領域のパイロットサイリスタを素早
くオンすることができ、そしてパイロットサイリスタを
介して流れるより大きな電流が広領域の主たるサイリス
タを素早くオンすることができる。
【００１５】１つの好ましい実施例では、後者と反対の
導電型であり、かつアノード電極およびアノード領域の
間に設けられるさらに他の領域によるツェナーダイオー
ドがその装置のアノードにおいて形成される。印加電圧
がツェナー電圧にトリガ接合の降伏電圧を足したものを
越えたとき装置は破壊し、導電であるとき、装置におけ
る電圧降下はツェナー電圧と装置の順電圧降下の合計で
ある。
導電型であり、かつアノード電極およびアノード領域の
間に設けられるさらに他の領域によるツェナーダイオー
ドがその装置のアノードにおいて形成される。印加電圧
がツェナー電圧にトリガ接合の降伏電圧を足したものを
越えたとき装置は破壊し、導電であるとき、装置におけ
る電圧降下はツェナー電圧と装置の順電圧降下の合計で
ある。
【００１６】この発明の実施例は添付の図面を参照にし
て例にすぎないものとして記述されるであろう。
て例にすぎないものとして記述されるであろう。
【００１７】図面のうちの図１を参照して、Ｎ型のシリ
コン半導体基板１０が示されている。最初の基板はアノ
ードベース領域１１を形成し、かつＰ型アノード領域１
２が装置の１つの表面上に形成される。導電電極１３は
Ｐ型アノード領域１２上に配置される。アノード端子１
４は電極１３に接続される。
コン半導体基板１０が示されている。最初の基板はアノ
ードベース領域１１を形成し、かつＰ型アノード領域１
２が装置の１つの表面上に形成される。導電電極１３は
Ｐ型アノード領域１２上に配置される。アノード端子１
４は電極１３に接続される。
【００１８】装置の反対側はＮ型基板、すなわちアノー
ドベース領域１１に拡散されるＰ型カソードベース領域
１５で形成される。高度にドープされたＮ+ 型トリガ領
域１６がＰおよびＮ型領域１５、１１の接合の中に装置
の同じ表面の中に拡散される。第２のＮ+ 型領域１７は
同じ表面からのＰ型領域１５の中に拡散される。同様
に、第３のＮ+ 型領域１８はＰ型領域１５において形成
される。導電接点または電極２０、２１は、それぞれ、
２つのＮ+ 型領域１７、１８上の装置の表面上に配置さ
れる。双方の接点２０、２１もまたＰ型領域１５に接触
する。カソード端子２２は第３のＮ+ 型領域１８上に形
成される電極２１に接続される。
ドベース領域１１に拡散されるＰ型カソードベース領域
１５で形成される。高度にドープされたＮ+ 型トリガ領
域１６がＰおよびＮ型領域１５、１１の接合の中に装置
の同じ表面の中に拡散される。第２のＮ+ 型領域１７は
同じ表面からのＰ型領域１５の中に拡散される。同様
に、第３のＮ+ 型領域１８はＰ型領域１５において形成
される。導電接点または電極２０、２１は、それぞれ、
２つのＮ+ 型領域１７、１８上の装置の表面上に配置さ
れる。双方の接点２０、２１もまたＰ型領域１５に接触
する。カソード端子２２は第３のＮ+ 型領域１８上に形
成される電極２１に接続される。
【００１９】装置は３つの区域、トリガ区域Ａ、パイロ
ットサイリスタ区域Ｂおよび主たるサイリスタ区域Ｃか
らなると考えられてもよく、パイロットサイリスタの段
面領域は主たるサイリスタの領域よりかなり小さい。
ットサイリスタ区域Ｂおよび主たるサイリスタ区域Ｃか
らなると考えられてもよく、パイロットサイリスタの段
面領域は主たるサイリスタの領域よりかなり小さい。
【００２０】装置のブレークオーバトリガリング動作は
トリガ１６とカソードベース領域１５との間のＰＮ接合
Ｊ５の雪崩降伏によって開始される。先行技術の装置の
コレクタベース接合と異なり、Ｊ５は既に拡散されたＰ
層１５中へのＮ+ 拡散１６によって形成された二重拡散
された接合である。開始シリコンウエハのキャリア濃度
はそれゆえ装置の基準電圧を決定することにおいて重要
ではなく、その代わりに、それは２つの拡散領域１５、
１６によって制御される。
トリガ１６とカソードベース領域１５との間のＰＮ接合
Ｊ５の雪崩降伏によって開始される。先行技術の装置の
コレクタベース接合と異なり、Ｊ５は既に拡散されたＰ
層１５中へのＮ+ 拡散１６によって形成された二重拡散
された接合である。開始シリコンウエハのキャリア濃度
はそれゆえ装置の基準電圧を決定することにおいて重要
ではなく、その代わりに、それは２つの拡散領域１５、
１６によって制御される。
【００２１】正バイアスがカソード２２に対してアノー
ド１４に印加されるときにおける使用では、ＰＮ接合Ｊ
１が順バイアスされ、かつＰＮ接合Ｊ２およびＪ５は逆
バイアスされる。アノード１４およびカソード２２間で
は、逆バイアスされた接合Ｊ２およびＪ５間の洩れを除
き、伝導は発生しない。十分な印加電圧がこれらの逆バ
イアスされた接合間に表れるであろう。
ド１４に印加されるときにおける使用では、ＰＮ接合Ｊ
１が順バイアスされ、かつＰＮ接合Ｊ２およびＪ５は逆
バイアスされる。アノード１４およびカソード２２間で
は、逆バイアスされた接合Ｊ２およびＪ５間の洩れを除
き、伝導は発生しない。十分な印加電圧がこれらの逆バ
イアスされた接合間に表れるであろう。
【００２２】電界が最も強力なところで最初に接合の電
子雪崩降伏は発生し、そして、ＰＮ接合Ｊ５が装置の表
面で破壊し、なぜならこの帯におけるＰ型キャリア濃度
はＰＮ接合Ｊ５に沿うどこよりも高く、かつＪ２におけ
るキャリア濃度よりかなり高いからである。接合Ｊ５の
降伏電圧は、したがって、接合Ｊ２よりはるかに低く、
こうして、装置の所望されるトリガ電圧において降伏す
るように設計されるのはこの接合Ｊ５である。
子雪崩降伏は発生し、そして、ＰＮ接合Ｊ５が装置の表
面で破壊し、なぜならこの帯におけるＰ型キャリア濃度
はＰＮ接合Ｊ５に沿うどこよりも高く、かつＪ２におけ
るキャリア濃度よりかなり高いからである。接合Ｊ５の
降伏電圧は、したがって、接合Ｊ２よりはるかに低く、
こうして、装置の所望されるトリガ電圧において降伏す
るように設計されるのはこの接合Ｊ５である。
【００２３】装置のアノードカソード電圧が接合Ｊ５の
電子雪崩降伏電圧を越えるときはいつでも、電流ＩA が
図２において示されているように流れる。この電流もま
たＰＮＰトランジスタのためのベース電流として役立
ち、こうして、直列抵抗器Ｒ0によって示されるこの領
域の固有抵抗率ゆえにアノードベース領域１１における
横の電圧降下のためにカソードベース領域１５の中にさ
らに他のホールを注入し、トランジスタ動作は起こるで
あろう。このトランジスタ動作は装置の中央の方、すな
わち帯Ｘにおいて主に発生するであろう。
電子雪崩降伏電圧を越えるときはいつでも、電流ＩA が
図２において示されているように流れる。この電流もま
たＰＮＰトランジスタのためのベース電流として役立
ち、こうして、直列抵抗器Ｒ0によって示されるこの領
域の固有抵抗率ゆえにアノードベース領域１１における
横の電圧降下のためにカソードベース領域１５の中にさ
らに他のホールを注入し、トランジスタ動作は起こるで
あろう。このトランジスタ動作は装置の中央の方、すな
わち帯Ｘにおいて主に発生するであろう。
【００２４】パイロットサイリスタ区域Ｂは２つのトラ
ンジスタ、領域１２、１１、１５によって形成されるＰ
ＮＰトランジスタおよび領域１７、１５、１１によって
形成されるＮＰＮトランジスタと考えられることができ
る。図３はトランジスタ動作電流ＩT および電子雪崩電
流ＩA を含むような装置のアノードカソード電流を示
す。
ンジスタ、領域１２、１１、１５によって形成されるＰ
ＮＰトランジスタおよび領域１７、１５、１１によって
形成されるＮＰＮトランジスタと考えられることができ
る。図３はトランジスタ動作電流ＩT および電子雪崩電
流ＩA を含むような装置のアノードカソード電流を示
す。
【００２５】Ｐ型カソードベース領域１５もまた抵抗器
Ｒ1 によって表されるように固有の抵抗率を有する。し
たがって、接合Ｊ５または帯Ｘのどちらかと、カソード
ベース領域１５とを介してカソード端子２２に流れる電
流がＰＮ接合Ｊ３の下のカソードベース領域１５におけ
る電圧降下を引起こすであろう。
Ｒ1 によって表されるように固有の抵抗率を有する。し
たがって、接合Ｊ５または帯Ｘのどちらかと、カソード
ベース領域１５とを介してカソード端子２２に流れる電
流がＰＮ接合Ｊ３の下のカソードベース領域１５におけ
る電圧降下を引起こすであろう。
【００２６】Ｎ+ 型領域１７上に形成される導電層２０
は、パイロットサイリスタの第２のトランジスタのエミ
ッタとして動作し、カソードベース領域１５の表面をＮ
+ 領域１７に短絡する。Ｐベースの固有の抵抗Ｒ1 のゆ
えに、Ｐ型領域１５のＹにおける電位は上昇し、かつ最
終的には接合Ｊ３が著しく順バイアスされ、かつ電子が
ＮＰＮトランジスタ１７、１５、１１のエミッタベース
接合Ｊ３にわたり注入される。
は、パイロットサイリスタの第２のトランジスタのエミ
ッタとして動作し、カソードベース領域１５の表面をＮ
+ 領域１７に短絡する。Ｐベースの固有の抵抗Ｒ1 のゆ
えに、Ｐ型領域１５のＹにおける電位は上昇し、かつ最
終的には接合Ｊ３が著しく順バイアスされ、かつ電子が
ＮＰＮトランジスタ１７、１５、１１のエミッタベース
接合Ｊ３にわたり注入される。
【００２７】ＮＰＮトランジスタ１７、１５、１１の電
流利得は電流利得αNPN を有し、かつＰＮＰトランジス
タ１２、１１、１５は電流利得αPNP を有する。αNPN
＋α PNP ＝１のときはいつでも、パイロットサイリスタ
Ｂがその導電状態にスイッチされ、電流がそれを介して
アノード１４から接点２０へ、それからＪ３をわたり接
点２０からＰ型領域１５の中へ、かつ後者を介してカソ
ード２２へ、図４に示されているように、流れるであろ
う。こうして装置を介して、そのアノード１４からその
カソード２２に流れる増加した電流が今ある。
流利得は電流利得αNPN を有し、かつＰＮＰトランジス
タ１２、１１、１５は電流利得αPNP を有する。αNPN
＋α PNP ＝１のときはいつでも、パイロットサイリスタ
Ｂがその導電状態にスイッチされ、電流がそれを介して
アノード１４から接点２０へ、それからＪ３をわたり接
点２０からＰ型領域１５の中へ、かつ後者を介してカソ
ード２２へ、図４に示されているように、流れるであろ
う。こうして装置を介して、そのアノード１４からその
カソード２２に流れる増加した電流が今ある。
【００２８】接合Ｊ４下の増加した電流はパイロットサ
イリスタ区域へと類似の態様でカソードベース領域１５
の中に電子が注入されることを引起こす。これは、ま
た、抵抗Ｒ2 によって図４において表される接合Ｊ４下
のＰ型領域１５の抵抗率のためである。
イリスタ区域へと類似の態様でカソードベース領域１５
の中に電子が注入されることを引起こす。これは、ま
た、抵抗Ｒ2 によって図４において表される接合Ｊ４下
のＰ型領域１５の抵抗率のためである。
【００２９】一旦、主たるサイリスタがトリガされる
と、図５において示されるようにすべての故障電流ＩF
がアノード１４からカソード２２に流れる。中央の接合
Ｊ２が今、順バイアスされ、かつ装置における電圧降下
は１ないし１．５ボルトのオーダーにある。主たるサイ
リスタ区域Ｃをスイッチをオンするときはいつでも、そ
れはすべての装置電流を搬送し、それによりパイロット
サイリスタＢ上と電子雪崩接合Ｊ５上のストレスを軽減
する。
と、図５において示されるようにすべての故障電流ＩF
がアノード１４からカソード２２に流れる。中央の接合
Ｊ２が今、順バイアスされ、かつ装置における電圧降下
は１ないし１．５ボルトのオーダーにある。主たるサイ
リスタ区域Ｃをスイッチをオンするときはいつでも、そ
れはすべての装置電流を搬送し、それによりパイロット
サイリスタＢ上と電子雪崩接合Ｊ５上のストレスを軽減
する。
【００３０】図６は装置の別の実施例を示し、装置の下
側に余分のＮ+ 層２５が形成される。ツェナーダイオー
ドとして層１２と２５との間に形成されるＰＮ接合が動
作する。使用においては、アノード１４における電圧が
増加すると、装置はクランプ電圧に達するまで導電しな
い。この電圧は接合Ｊ５およびＪ６の降伏電圧の合計に
よって与えられる。この点で、装置はトリガ領域１６を
介してカソードベース領域１５に電流を通す。装置は
今、前の実施例と同じ態様で動作する。
側に余分のＮ+ 層２５が形成される。ツェナーダイオー
ドとして層１２と２５との間に形成されるＰＮ接合が動
作する。使用においては、アノード１４における電圧が
増加すると、装置はクランプ電圧に達するまで導電しな
い。この電圧は接合Ｊ５およびＪ６の降伏電圧の合計に
よって与えられる。この点で、装置はトリガ領域１６を
介してカソードベース領域１５に電流を通す。装置は
今、前の実施例と同じ態様で動作する。
【００３１】アノード１４においてＮ+ 層２５によって
作られたツェナーダイオードにより、主たるサイリスタ
が完全にオンであるとき、装置における電圧降下はツェ
ナー電圧とアノード領域１２とカソードとの間の順電圧
降下との合計になるであろう。したがって、装置の全体
の電圧降下（帰路電圧）がツェナー電圧の選択によって
設計の段階で選択され得る。電子雪崩領域Ｊ５に対する
降伏電圧が帰路とクランプ電圧との間の差を決定する。
作られたツェナーダイオードにより、主たるサイリスタ
が完全にオンであるとき、装置における電圧降下はツェ
ナー電圧とアノード領域１２とカソードとの間の順電圧
降下との合計になるであろう。したがって、装置の全体
の電圧降下（帰路電圧）がツェナー電圧の選択によって
設計の段階で選択され得る。電子雪崩領域Ｊ５に対する
降伏電圧が帰路とクランプ電圧との間の差を決定する。
【００３２】図６において示されている装置の変形で
は、Ｐ型領域２６は、高値抵抗器を形成するために、Ｎ
+ 領域２５を介してアノード電極１３からアノード領域
１２へ形成される。そして、これにより、ツェナーが破
壊する前に、接合Ｊ５にわたりアノードにおける電位が
印加されることを許容し、ツェナーが一旦破壊すれば、
大部分の電流はツェナーを介して流れ、かつ高値抵抗器
を介して小さな電流のみが流れる。
は、Ｐ型領域２６は、高値抵抗器を形成するために、Ｎ
+ 領域２５を介してアノード電極１３からアノード領域
１２へ形成される。そして、これにより、ツェナーが破
壊する前に、接合Ｊ５にわたりアノードにおける電位が
印加されることを許容し、ツェナーが一旦破壊すれば、
大部分の電流はツェナーを介して流れ、かつ高値抵抗器
を介して小さな電流のみが流れる。
【００３３】示された例では、アノード領域はＮ型基板
１１のより低い側への拡散によって形成される。その代
わりに、アノード領域は別個のＰ型シリコン基板から形
成され、そして、Ｎ型基板１１上に接合されてもよく、
ツェナーを有する例では、さらに他のＮ+ 領域が、それ
が主たる基板１１にシリコン接合される前に、別個のＰ
型基板の中に拡散されるであろう。これらの製造方法は
装置の電流定格における改良を導く。
１１のより低い側への拡散によって形成される。その代
わりに、アノード領域は別個のＰ型シリコン基板から形
成され、そして、Ｎ型基板１１上に接合されてもよく、
ツェナーを有する例では、さらに他のＮ+ 領域が、それ
が主たる基板１１にシリコン接合される前に、別個のＰ
型基板の中に拡散されるであろう。これらの製造方法は
装置の電流定格における改良を導く。
【図１】この発明に従ったブレークオーバダイオードの
断面図である。
断面図である。
【図２】装置のトリガ区域が破壊したときに流れる電子
雪崩電流を示す、図１の装置の類似の断面図である。
雪崩電流を示す、図１の装置の類似の断面図である。
【図３】装置のパイロットサイリスタのトリガリングを
示す、図１の装置の同様の断面図である。
示す、図１の装置の同様の断面図である。
【図４】パイロットサイリスタを介して流れる電流を示
す、図１の装置の同様の断面図である。
す、図１の装置の同様の断面図である。
【図５】全ての故障電流を通す装置の主たるサイリスタ
を示す、図１の装置の同様の断面図である。
を示す、図１の装置の同様の断面図である。
【図６】ツェナーダイオードを組込んだこの発明の別の
実施例の断面図である。
実施例の断面図である。
１０ 半導体材料の本体 １１ アノードベース領域 １２ アノード領域 １５ カソードベース領域 １６ トリガ領域 １８ カソード領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロビン・ウィルソン イギリス、ノーザン・アイルランド、カウ ンティ・ダウン、バンガー、メイナー・ア ベニュ、27 (72)発明者 ハロルド・サミュエル・ガンブル イギリス、ノーザン・アイルランド、カウ ンティ・ダウン、ドロメア、ドロメア・ロ ード、アイルランド・ヒル、16
Claims (10)
- 【請求項１】 本体（１０）の各々の表面上に配置され
るアノードおよびカソード電極（１３、２１）の間にこ
の順序で配置されるアノード領域（１２）、アノードベ
ース領域（１１）、カソードベース領域（１５）および
カソード領域（１８）によって形成されるサイリスタを
有する半導体材料の前記本体（１０）を含むブレークオ
ーバダイオードであって、半導体本体（１０）はアノー
ドベース領域（１１）と同じ導電型であるが、かなりよ
り高いキャリア濃度を有するトリガ領域（１６）を有
し、そのトリガ領域（１６）はアノードベース領域（１
１）とで接合を形成し、かつまたカソードベース領域
（１５）とで接合（Ｊ５）を形成するブレークオーバダ
イオード。 - 【請求項２】 トリガ領域（１６）がカソード電極（２
１）が形成される半導体本体の表面に隣接して形成され
る、請求項１に記載のブレークオーバダイオード。 - 【請求項３】 カソード電極（２１）はカソード領域
（１８）とカソードベース領域（１５）とを橋絡する、
請求項１または請求項２に記載のブレークオーバダイオ
ード。 - 【請求項４】 トリガ領域（１６）とカソードベース領
域（１５）との間の前記接合（Ｊ５）の降伏のときにパ
イロットサイリスタ区域がスイッチオンされ、かつパイ
ロットサイリスタ区域が導通すると主たるサイリスタ区
域がスイッチをオンされるように配列されるパイロット
サイリスタ区域（Ｂ）および主たるサイリスタ区域
（Ｃ）を含む、先行のいずれかの請求項に記載のブレー
クオーバダイオード。 - 【請求項５】 パイロットおよび主たるサイリスタ区域
が同一のアノード領域（１４）、アノードベース領域
（１１）およびカソードベース領域（１５）を共有する
が、しかし各々のカソード領域（１７、１８）を有す
る、請求項４に記載のブレークオーバダイオード。 - 【請求項６】 パイロットサイリスタ区域は、そのカソ
ード領域（１７）と共通のカソードベース領域（１５）
とを橋絡するカソード電極（２０）を含む、請求項５に
記載のブレークオーバダイオード。 - 【請求項７】 パイロットサイリスタ区域の領域は主た
るサイリスタ区域の領域よりかなり小さい、先行のいず
れかの請求項に記載のブレークオーバダイオード。 - 【請求項８】 アノード電極（１３）とアノード領域
（１２）との間に配置される付加的な領域（２５）を含
み、前記付加的な領域（２５）はアノード領域（１２）
と反対の導電型であり、かつ装置のアノードにおいてツ
ェナーダイオードを備える、先行のいずれかの請求項に
記載のブレークオーバダイオード。 - 【請求項９】 さらに他の領域（２６）は付加的な領域
（２５）を介してアノード電極（１３）からアノード領
域（１２）に形成され、前記さらに他の領域（２６）は
アノード領域（１２）と同じ導電型である、請求項８に
記載のブレークオーバダイオード。 - 【請求項１０】 カソードベース領域（１５）は半導体
本体（１０）の表面からアノードベース領域（１１）へ
の拡散によって形成され、カソード領域（１７、１８）
は同一の表面からのカソードベース領域（１５）への拡
散によって形成され、かつトリガ領域（１６）は拡散さ
れたカソードベース領域（１５）の周辺における同一の
表面からの拡散によって形成される、先行のいずれかの
請求項に記載のブレークオーバダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB91062059 | 1991-03-22 | ||
| GB919106205A GB9106205D0 (en) | 1991-03-22 | 1991-03-22 | Breakover diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104456A true JPH06104456A (ja) | 1994-04-15 |
Family
ID=10692090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4064271A Withdrawn JPH06104456A (ja) | 1991-03-22 | 1992-03-21 | ブレークオーバダイオード |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0505176A1 (ja) |
| JP (1) | JPH06104456A (ja) |
| GB (1) | GB9106205D0 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926740A3 (en) * | 1997-12-23 | 1999-08-25 | National University of Ireland, Cork | A transient voltage suppressor |
| DE10344592B4 (de) * | 2003-09-25 | 2006-01-12 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zum Einstellen der Durchbruchspannung eines Thyristors mit einer Durchbruchsstruktur |
| DE102006000903B4 (de) * | 2006-01-05 | 2010-12-09 | Infineon Technologies Ag | Thyristor mit Zündstufenstruktur, Verfahren zu seiner Herstellung und Thyristorsystem mit einem derartigen Thyristor |
| CN110265510B (zh) * | 2019-07-10 | 2024-04-05 | 兰州大学 | 一种深结雪崩倍增光控晶闸管及其触发控制系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1102836A (en) * | 1966-01-06 | 1968-02-14 | Westinghouse Brake & Signal | Multi-junction semi-conductor elements |
| CA878170A (en) * | 1969-05-12 | 1971-08-10 | L. D. Eng Hung | Field effect controlled switch |
| US4286279A (en) * | 1976-09-20 | 1981-08-25 | Hutson Jearld L | Multilayer semiconductor switching devices |
| JPS5341187A (en) * | 1976-09-28 | 1978-04-14 | Toshiba Corp | Thyristor |
| EP0108961B1 (en) * | 1982-11-15 | 1987-01-14 | Kabushiki Kaisha Toshiba | Thyristor device protected from an overvoltage |
| FR2598043A1 (fr) * | 1986-04-25 | 1987-10-30 | Thomson Csf | Composant semiconducteur de protection contre les surtensions et surintensites |
| GB2208257B (en) * | 1987-07-16 | 1990-11-21 | Texas Instruments Ltd | Overvoltage protector |
| JPH0666462B2 (ja) * | 1987-12-21 | 1994-08-24 | 日本電気株式会社 | 半導体保護素子 |
-
1991
- 1991-03-22 GB GB919106205A patent/GB9106205D0/en active Pending
-
1992
- 1992-03-19 EP EP92302367A patent/EP0505176A1/en not_active Withdrawn
- 1992-03-21 JP JP4064271A patent/JPH06104456A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0505176A1 (en) | 1992-09-23 |
| GB9106205D0 (en) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331884A (en) | Two-pole overcurrent protection device | |
| KR100305238B1 (ko) | Esd보호를위한실리콘제어정류기 | |
| US4967256A (en) | Overvoltage protector | |
| US8441031B2 (en) | ESD protection device | |
| US4017882A (en) | Transistor having integrated protection | |
| JP3590706B2 (ja) | 半導体装置の保護素子 | |
| JPH06232346A (ja) | 静電放電保護用回路および構造 | |
| US5828089A (en) | Full protection component for a subscriber line interface circuit | |
| US7170136B2 (en) | High voltage ESD-protection structure | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| US6639253B2 (en) | Overvoltage protection device | |
| US5181083A (en) | Pin diode with a low peak-on effect | |
| US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
| US5587595A (en) | Lateral field-effect-controlled semiconductor device on insulating substrate | |
| JPH0213824B2 (ja) | ||
| US7023029B1 (en) | Complementary vertical SCRs for SOI and triple well processes | |
| US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
| US7888739B2 (en) | Electrostatic discharge circuit and method of dissipating an electrostatic current | |
| EP0505176A1 (en) | Breakover diode | |
| GB2208257A (en) | Overvoltage protector | |
| US6603155B2 (en) | Overvoltage protection device | |
| JPH0138380B2 (ja) | ||
| CN113410224B (zh) | 半导体装置 | |
| US2988677A (en) | Negative resistance semiconductor device structure | |
| JP2784458B2 (ja) | サージ防護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |