JPH0138380B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は陰極が接触するｎエミツタと、陽極が
接触するｐエミツタとそれらに境を接する二つの
ベース層を含み、内部電流増幅用の補助エミツタ
が設けられている半導体基体で構成されるサイリ
スタに関するものである。

この種のサイリスタは既に文献（A.
Hoffmann、K.Stocker：Thyristor−
Handbuch、Verlag Siemens AG.1965）に記載
され公知である。そこで中間ゲートと呼ばれてい
る補助エミツタにはサイリスタの点弧に際して電
流が流れ、主エミツタ区域において大きな面積に
亘る点弧現象を急速に発生させる。全点弧過程が
急速に進行することによつてこの種のサイリスタ
は大きなdi／dt耐量を持ち、陽極陰極間を流れる
負荷電流の高い立上り速度に適している。

主エミツタが複数の固定エミツタ短絡を備え、
補助エミツタはFET構造を通して選択的に作用
が制御される複数のエミツタ短絡を備える内部電
流増幅型のサイリスタも既に提案されている（西
独国特許出願公開第2945347号明細書）。これらの
短絡が有効に作用すると、サイリスタは良好な安
定性を示し、急激に上昇する順方向電圧が不意に
発生してもそれによつて点弧することはない、こ
の特性は高いdU／dt耐量と呼ばれている。一方、
サイリスタは短絡が作用しない場合は点弧感度が
高い。

本発明の目的は、簡単な構成にも拘らず良好な
安定性と高い点弧感度という互に相反する要求を
充分に満たしているサイリスタを提供することで
ある。この目的は特許請求の範囲第１項に特徴と
して挙げた構成とすることによつて達成される。

本発明によつて達成される主な利点は、接続可
能の補助エミツタが半導体スイツチの非導通時に
無作用であつてサイリスタの安定性を阻害せず、
半導体スイツチの導通時にはサイリスタの点弧感
度を著しく増大させることである。詳しく言え
ば、接続可能の補助エミツタと両ベース層を含む
構造が補助エミツタから放出されるキヤリヤに関
して持つ電流増幅係数が、補助エミツタと両ベー
ス層を含む構造の対応する電流増幅係数より大き
い度合に応じて点弧感度が上昇する。

本発明のサイリスタの有効な実施形態は特許請
求の範囲第２項以下および以下の説明中に明らか
にされている。

本発明のサイリスタは、半導体スイツチを導電
状態とすることにより点弧させることができる。
半導体スイツチがエンハンスメント型のｎ（又は
ｐ）チヤネル電界効果トランジスタとして構成さ
れているときはその制御電圧端子に正（又は負）
の電圧パルを導き、また制御可能のエミツタ短絡
がｐ（又はｎ）チヤネル電界効果トランジスタと
して構成されているときはその制御電圧端子に正
（又は負）の電圧パルスを導くことにより点弧さ
せることができる。

図面に示した実施例について本発明を更に詳細
に説明する。

第１図に示したサイリスタは、交互に導電形を
反転する四層構造の半導体基体から成り、そのｎ
形層１はｎエミツタ、ｐ形層２はｐベース、ｎ形
層３はｎベース、ｐ形層４はｐエミツタと呼ばれ
る。ｐエミツタ４は接続端子Ａを持つ陽極５を備
え、ｎエミツタ１は接続端子Ｋを持つ陰極６を備
える。

主エミツタとなるｎエミツタ１はｐベース２の
延長部７が複数個の個所で貫通して半導体基体の
境界面８に達し、そこで陰極６に導電結合されて
いる。延長部７は固定エミツタ短絡と呼ばれ、端
子ＡとＫとの間に端子Ａ側を正とする順阻止電圧
が不意に発生したときサイリスタの点弧を阻止す
るものである。その作用は順阻止電圧によりｎエ
ミツタに向けて運ばれた正孔の大部分が１と２と
の間のpn接合に達することなく延長部７を通つ
て直接陰極に達してｎエミツタ１からの電子放出
がないことに基く。固定エミツタ短絡７の数が増
すとサイリスタは端子Ａ，Ｋに急激に上昇する順
阻止電圧が加えられたときにも点弧せず安定とな
る。

補助エミツタとなるｎ領域９は境界面８に達す
るまで拡がつてｐベース２内に作られている。境
界面において補助エミツタ電極１０がこの領域に
接触し、領域９とｐベース２との間のpn接合が
この電極によつてｎエミツタ１に向つて導電的に
バイパスされる。

別のｎ領域１１が境界面８から始まつてｐベー
ス２内にｎエミツタ１と補助エミツタ９よりも相
当深くまで達するように拡散又はイオン注入に続
く追い込みによつて作られている。この領域は補
助エミツタ９の横に並べて設けられ、それらの間
の間隔はｐベース２の一つの区域１２によつて決
められている。この区域１２は例えばSiO₂から
成る薄い電気絶縁層１４によつて半導体境界面８
から隔離された金属又はポリシリコンのゲート１
３によつて覆われる。ゲート１３は、制御電圧端
子１５と結ばれている。補助エミツタ９と領域１
１との互に対向する縁端区域は区域１２、絶縁層
１４およびゲート１３と共にエンハンスメント型
の電界効果トランジスタを構成する。陰極Ｋに対
して正のしきい値電圧を越える制御電圧を端子１
５に加えると、ゲート１３の下の境界面８に沿つ
て反転チヤネル１６が形成される。このｎ導電形
チヤネルは９と11の間の低抵抗結合路となる。端
子１５の制御電圧を切り離すと、チヤネル１６が
消滅して９と11との間の結合が断たれる。従つて
９乃至１６で構成される構造は一つの半導体スイ
ツチとなり、その第一接続状態では領域１１と補
助エミツタ９を低抵抗結合して拡大された補助エ
ミツタ９，１１を形成させ、第二接続状態では領
域１１を補助エミツタ９から切り離して補助エミ
ツタとして作用しないようにする。以下領域１１
を接続可能補助エミツタと呼ぶことにする。

接続可能補助エミツタ１１のｐベース２内への
進入深さは第１図に示した実施例の場合補助エミ
ツタ９又はｎエミツタ１の進入深さの２倍以上に
なつている。補助エミツタ９の進入深さを約20μ
ｍとすれば領域１１の深入深さは例えば50μｍと
なる。この進入深さの差に応じて接続可能補助エ
ミツタ１１とベース層２，３間のpn接合との間
の間隔Ｄ１が補助エミツタ９又はｎエミツタ１と
このpn接合間の間隔Ｄ２よりも小さくなる。

次に第１図のサイリスタの点弧過程について説
明する。まず順方向電圧がサイリスタの端子Ａと
Ｋに印加され、端子１５には正の制御電圧が加え
られているものとする。順方向印加電圧の作用に
より例えば熱発生した正孔が第１図に示した道す
じ１７に沿つて固定エミツタ短絡７に向つて進
み、導電チヤネル１６が形成されていると点１８
に電位降下を生じ、接続可能補助エミツタ１１と
ｐベース２との間のpn接合を順方向にバイアス
して電子をｐベース２に放出させる。エミツタ１
１から放出された電子は矢印１９の方向に進み、
その一部はｎベース３とｐエミツタ４との間の境
界面に達しｐエミツタから正孔を放出させる。こ
の両放出過程は相互に補強し合い、最後には層２
と３に注入キヤリヤがあふれ、サイリスタは補助
エミツタ１１の部分で点弧される。端子Ａから補
助エミツタ９と１１および補助エミツタ電極１０
を通つてｎエミツタ１と陰極６に流れる負荷電流
はこの場合ｎエミツタ１に対する大きな点弧電流
となる。

サイリスタの点弧された面が補助エミツタ１１
から出発してｎエミツタの区域を少くとも部分的
に包み込むまで横方向に広がると、ＡとＫとの間
を流れる負荷電流は完全にｎエミツタ１の点弧さ
れた部分を含むサイリスタ断面部分を通過する。
この場合補助エミツタ９に負荷電流が流れること
はない。従つて端子１５にパルス状の制御電圧Ｐ
１を加え、ｎエミツタ１の区域を含むサイリスタ
断面部分を電流が流れるようになつたときこのパ
ルスを遮断することができる。

点弧電極２０がｐベース２上に設けられている
場合には、サイリスタの点弧が上記の場合よりも
低い端子Ａ，Ｋ間の印加電圧の下に端子２１に接
続されている点弧回路から導かれる点弧電流パル
スＰ２によつて行われる。その際接続点１８に加
えられるバイアス電圧は点弧電極２０の下の半導
体領域で発生し第１図に示されている道１７ａと
１７とを通つて固定エミツタ短絡７に達する正孔
によつて作られる。この場合端子１５には同時に
制御電圧Ｐ１が加えられる。端子１５と２１とを
互に結合し端子１５に導かれた点弧電流パルスＰ
２が電圧パルスＰ１を消滅させるようにすると効
果的である。

負荷電流が保持電流と呼ばれる電流値以下に低
下するとサイリスタは消弧する。これは端子Ａと
Ｋとの間の電圧が遮断されるが、次の零点を通過
したとき起る。

第１図のサイリスタの高い点弧感度は接続可能
補助エミツタ１１と層２，３間の境界面との間の
間隔Ｄ１を小さくすることによつて達成される。
部分１１，２および３によつて構成されるnpn構
造の補助エミツタ１１から放出される電子に関す
る電流増幅係数αnpn１は部分９，２および３に
よつて構成されるnpn構造の電流増幅係数αnpn２
よりもはるかに大きい。これは補助エミツタ９か
ら放出された電子の再結合速度が補助エミツタ９
と２，３間の境界面との間の大きな間隔のために
補助エミツタ１１から放出された電子の再結合速
度より著しく大きいことによつて説明される。従
つて第１図のサイリスタの点弧感度は電流増幅係
数αnpn１がαnpn２よりも大きい度合に対応して
従来のサイリスタの点弧感度より高くなる。

ｐベース２のドーピング濃度分布が接続可能の
補助エミツタ１１の下の境界面区域で補助エミツ
タ９の下の境界面区域よりも濃度が低くなるよう
に選ばれていると補助エミツタ１１とベース２と
の間のpn接合の点１８においてのバイアス電圧
は、これとは異つたドーピング濃度分布が選ばれ
ている場合より著しく大きくなり、接続可能の補
助エミツタ１１の区域の点弧感度は一層増大す
る。

これまでは本発明の原理を理解し易くするため
第１図の垂直線２２の右側にある部分について説
明して来た。第１図の垂直線２２を軸とする回転
対称構造をとれば部分１，９，１１，６，１０お
よび１３はいずれも環状となる。これらの部分の
垂直線２２の左側にある断面は１′，９′，１１′，
６′，１０′および１３′として示されている。こ
の構造の点弧は軸２２を中心とし点１８，１８′
を通る同心円に沿つて起る。

第１図の線２２は又画面に垂直な対称面とする
ことも可能である。この場合部分１，９，１１，
６，１０および１３は長く延びた矩形としてその
長辺は画面に垂直としてサイリスタの画面に垂直
な断面全体に広がるようにするのが有利である。
この場合１′，９′，１１′，６′，１０′および１
３′は対称面の反対側に対称的に配置された部分
となる。この場合ゲート１３と１３′は互に結ば
れて共通に制御される。この結合線２３として示
され端子２１に結びつけることができる。陰極
６′は導線２４によつて陰極６に結ばれている。

部分１，９，１１，６，１０および１３を帯状
にしてサイリスタの断面又はその一部をら線又は
それに類似した曲線の形で覆うようにすることも
有利である。第２図に示した実施例では第１図の
接続可能の補助エミツタ１１の代りに接続可能の
補助エミツタ２５がｐベース２に対して同じ外形
寸法をもつて設けられている。この補助エミツタ
はｐベース２に作られた溝２６の境界面領域とし
て作られ、ｐベース２内に少数μｍ例えば5μｍ
の深さまで広がつている。ｎ形領域２５はドナー
の拡散又はイオン注入によつて作り、溝２６は例
えばエツチングによつて作るのが有利である。第
２図の残りの部分は第１図の同符号の部分に対応
する。

第３図にはｐエミツタ２７、ｎベース２８およ
びｐベース２９を持つサイリスタを示す。補助エ
ミツタ３０と接続可能の補助エミツタ３１は第１
図の補助エミツタ９と１１に代るものであり、ｐ
ベース２９に対するその横寸法はｐベース２に対
する補助エミツタ９と１１の横寸法に等しい。３
２は第１図のｎエミツタ１に代るｎエミツタであ
りそれと同じ横寸法を持つている。エミツタ３０
乃至３２の垂直寸法は互に等しく、又第１図のｎ
エミツタ１と例えば部分１１および１１′の垂直
寸法よりも大きくなつている。第３図の残りの部
分は第１図の同符号の部分と同じである。

ｎエミツタ３２と補助エミツタ３０はｐベース
２９の部分領域３３で包囲されているが、この領
域はｐドーピングを追加されてｐベース２９の残
りの部分よりも高いドープ度となつている。その
結果部分３０，２９および２８から成る三層構造
は端子ＡとＫにサイリスタの順方向電圧が印加さ
れているとき３０から放出された電子に関する電
流増幅係数αnpn２が三層構造３１，２９，２８
の補助エミツタ３１から放出される電子に関する
対応する電流増幅係数αnpn１より小さくなる。
部分領域３３のドープ度とｐベース２９の残りの
部分のドープ度との差が大きい程αnpn１とαnpn
２の差も大きくなる。端子１５に制御電圧例えば
Ｐ１が導かれて領域３０と３１が反転チヤネル１
６によつて低抵抗結合されていると、サイリスタ
は31の区域で点弧感度が高くなる。端子１５の制
御電圧を遮断すると補助エミツタ３１は無作用と
なり、サイリスタは固定エミツタ短絡７と部分領
域３３の高ドーピングのため高い安定性を示す。
ｐベース２９の不純物密度が約５×10¹⁶cm^-3のと
き部分領域３３の不純物密度は約２×10±⁷cm^-3
とする。ただしこれらの数値はドーピング密度の
差を説明するための例に過ぎずその限界値と見ら
れるものではない。

互に異る電流増幅係数αnpn１とαnpn２は部分
領域３３をｐエミツタ２９の残りの部分より高ド
ーピングとする代りに再結合中心を付加すること
によつても達成される。例えば領域３２と３０の
形成前にｐベース２９の部分領域３３に限定して
電子線ビーム照射を実施する。これとは別に金又
は白金原子を拡散又はイオン注入によつて部分領
域３３に入れてもよい。部分領域３３の再結合中
心の数を増大させるとαnpn２がαnpn１に対して
低下する。

第２図と第３図のサイリスタも第１図のサイリ
スタと同じ方式で駆動される。

第４図に示した実施例は固定エミツタ短絡７の
代りに制御可能のエミツタ短絡が設けられている
点で第１図のものと異つている。第１図のｎエミ
ツタ１は二つあるいはそれ以上の部分領域１ａ，
１ｂ等に分割され、その各部分に陰極の部分６
ａ，６ｂ等が設けられている。６ａ，６ｂ等は相
互に結合されて共通の端子Ｋに導かれる。

第４図にSE１として示した制御可能のエミツ
タ短絡部にはエミツタ部分領域１ａ内に作られた
ｐ形半導体領域３４があり、半導体基体の境界面
８まで広がりそこで陰極部分６ａに接触してい
る。エミツタ部分領域１ａと１ｂはｐベース２の
一区域３５によつて互に隔離される。この領域は
制御可能のエミツタ短絡の第二のｐ形半導体領域
と見られる。領域３４と３５との間には境界面８
から始まるｎ形の周縁区域３６がある。この区域
は薄い電気絶縁層３９例えばSiO₂層によつて半
導体基体から隔離され端子３８を備えるゲート３
７によつて覆われる。部分３４乃至３７はデプレ
ーシヨン型のFET構造を構成し、端子３８に制
御電圧を導くことなくｐ形チヤネル４０が周縁区
域３６に形成され、領域３４と領域３５従つて陰
極部分６ａとｐベース２を低抵抗結合する。チヤ
ネル４０は反転チヤネルとしてもあるいは境界面
８にｐドーピングして作られたドーピングチヤネ
ルとしてもよい。エミツタ短絡SE１は従つて端
子３８に電圧を印加することなく作用する。端子
３８に正の制御電圧を加えるとチヤネル４０が消
滅し、２と６ａとの間の低抵抗結合が切り離さ
れ、エミツタ短絡SE１は無効となる。

第４図にはエミツタ部分領域１ｂの周縁部に制
御可能のエミツタ短絡SE２が設けられているが、
これはSE１に対応する構造となつている。この
場合ゲート３７はエミツタ短絡SE１とSE２に共
通である。端子３８と１５を結合する導線を設け
ると効果的である。端子１５と３８は別々にある
いは一緒にして端子２１に結ぶことができる。第
４図の残りの部分は第１図の同じ符号をつけた部
分に対応する。

第４図の実施例には図に示されているエミツタ
部分領域１ａ，１ｂの代りにいくつかの同じ構成
を持つエミツタ部分領域を設けることができる。
反対にエミツタ部分領域を一つだけとすることも
可能である。

第４図の実施例において特にエミツタ部分領域
１ａ，１ｂ，…を多数設け、それに対応して多数
の制御可能なエミツタ短絡SE１，SE２，…等を
設けるときは、極めて高い安定性が達成される。
これらは点弧時点に端子３８に加えられている正
の制御電圧例えばパルス電圧Ｐ３によつて無作用
となり、点弧前面がサイリスタの断面全体に広が
るのを阻止しない。サイリスタ断面がエミツタ部
分領域１ａ，１ｂの部分で電流を流すようになる
と、制御電圧はＰ３において示すように切り離す
ことができる。点弧電流パルスＰ２を導く端子２
１が設けられていると、端子３８は２１と結び端
子２１の低下電圧を制御電圧Ｐ３として使用する
ことができる。端子１５の制御は第１図の場合と
同様に行われる。

第５図に第１図の実施例の変形を示す。ここで
は接続可能補助エミツタ１１が外部電界効果トラ
ンジスタ４２としての半導体スイツチを通して補
助エミツタ９と導電結合される。４２のソース。
ドレン区間の一端は補助エミツタ電極１０に結ば
れ、他端は接続可能補助エミツタ１１に接触する
導電層４３に結ばれる。FET４２のゲートは制
御電圧端子４４を備え、この端子は導線４５によ
つて端子２１に結ぶことができる。第５図のサイ
リスタの運転は第１図の場合と同様である。端子
４４は端子１５に対応し制御電圧Ｐ１を受けるの
に対して、端子２１には点弧電流パルスＰ２が導
かれる。本発明のサイリスタは接続可能補助エミ
ツタをｐ形とし、サイリスタのｎベース層内にｐ
エミツタと並べて設けることができる。高い点弧
感度を達成するため半導体スイツチを通してｐエ
ミツタと低抵抗結合することができる。この場合
固定又は制御可能のエミツタ短絡もｐエミツタ領
域に設ける。総ての図面は端子ＡとＫの意味を逆
にし、半導体区域はそれぞれ反対の導電形とし、
制御電圧および制御電流の極性を逆にすることに
よつて上記の実施例の説明を援用することができ
る。

第２図乃至第５図の総ての実施例は第１図の対
称軸２２に対して回転対称型とするか、２２を画
面に垂直の対称面としこの面に対称構造とするこ
とができる。

第２図乃至第４図の実施例にも外部トランジス
タの形の半導体スイツチを使用することができ
る。更に第４図と第５図の接続可能の補助エミツ
タ１１も第２図の２５，２６に対応する構造とす
ることができる。固定エミツタ短絡７は総ての図
面において制御可能のエミツタ短絡例えばSE１
又はSE２で置き換えることができる。

【図面の簡単な説明】

第１図乃至第５図はそれぞれ本発明の異る実施
例の断面図を示す。 １……ｎエミツタ、２……ｐベース、３……ｎ
ベース、４……ｐエミツタ、７……固定エミツタ
短絡、９……補助エミツタ、１１……接続可能補
助エミツタ、Ａ……陽極端子、Ｋ……陰極端子。

Claims (1)

1. 【特許請求の範囲】 １ 陰極が接触しているｎエミツタと、陽極が接
   触しているｐエミツタと、それらに境を接する二
   つのベース層と、内部電流増幅用の補助エミツタ
   とを備え、中心部のベース層に接触されるゲート
   電極を有するサイリスタにおいて、半導体スイツ
   チによつて前記補助エミツタと導電的結合の制御
   が可能で、かつこの補助エミツタと、前記ゲート
   電極が接触される中心部のベース層との間に別の
   接続可能補助エミツタが設けられるものであつ
   て、さらにこの接続可能補助エミツタが両ベース
   層と一つのnpn又はpnp構造を構成し、前記半導
   体スイツチが導通状態にあつて順阻止電圧が印加
   されているとき前記接続可能補助エミツタから放
   出されるキヤリヤに関する前記npn又はpnp構造
   の電流増幅係数が前記補助エミツタと両ベース層
   が構成するnpn又はpnp構造の対応する電流増幅
   係数より大きくされていることを特徴とするサイ
   リスタ。 ２ 特許請求の範囲第１項記載のサイリスタにお
   いて、接続可能補助エミツタと両ベース層の間に
   形成されたpn接合との間の間隔が補助エミツタ
   とこのpn接合との間の間隔より小さいことを特
   徴とするサイリスタ。 ３ 特許請求の範囲第１項記載のサイリスタにお
   いて、補助エミツタがそれに境を接するベース層
   の一つの部分領域によつて包囲され、この部分領
   域のドープ度が、接続可能補助エミツタを包囲す
   るベース層部分のドープ度より高いことを特徴と
   するサイリスタ。 ４ 特許請求の範囲第１項記載のサイリスタにお
   いて、補助エミツタがそれに境を接するベース層
   の一つの部分領域によつて包囲され、この部分領
   域の単位体積当りの再結合中心の数が接続可能補
   助エミツタを包囲するベース層部分のそれよりも
   大きいことを特徴とするサイリスタ。 ５ 特許請求の範囲第１〜４項のいずれか１項に
   記載のサイリスタにおいて、半導体スイツチが接
   続可能補助エミツタの周縁領域と補助エミツタの
   周縁領域とこれらの周縁領域の間を隔離している
   ベース層の部分区域とを含む電界効果トランジス
   タによつて構成され、隔離部分区域が半導体基体
   に対して電気的に絶縁された第一の制御電圧端子
   を備えるゲートによつて覆われていることを特徴
   とするサイリスタ。 ６ 特許請求の範囲第１〜４項のいずれか１項に
   記載のサイリスタにおいて、半導体スイツチが外
   部に置かれた電界効果トランジスタから成り、そ
   のソースとドレインの端子は補助エミツタおよび
   接続可能補助エミツタに結ばれ、そのゲートは第
   二の制御電圧端子を備えていることを特徴とする
   サイリスタ。 ７ 特許請求の範囲第１〜６項のいずれか１項に
   記載のサイリスタにおいて、接続可能補助エミツ
   タが半導体基体の境界面から始まつて一つのベー
   ス層内に作られた孔を包囲するベース層に対して
   反対導電形の領域から成ることを特徴とするサイ
   リスタ。 ８ 特許請求の範囲第１〜７項のいずれか１項に
   記載のサイリスタにおいて、ｎエミツタ（又はｐ
   エミツタ）が、陰極（又は陽極）に接触するｐ導
   電形（又はｎ導電形）の第一の半導体領域と、接
   続可能補助エミツタと境を接するベース層に接触
   されたｐ導電形（又はｎ導電形）の第二の半導体
   領域と、これらの半導体領域の間にはさまれた半
   導体区域とを含む制御可能のエミツタ短絡を少な
   くとも一つ備え、上記の二つの半導体領域の間に
   はさまれた半導体区域が半導体基体に対して絶縁
   された第四の制御電圧端子を備えるゲートによつ
   て覆われていることを特徴とするサイリスタ。 ９ 特許請求の範囲第１〜８項のいずれか１項に
   記載のサイリスタにおいて、接続可能補助エミツ
   タに境を接するベース層が点弧電極を備え、この
   電極に点弧回路に対する接続端子が設けられてい
   ることを特徴とするサイリスタ。 １０ 特許請求の範囲第５項、第６項、第８項、
   第９項のいずれか１項に記載のサイリスタにおい
   て、点弧回路接続用の端子が制御電圧端子の少な
   くとも一つに結ばれていることを特徴とするサイ
   リスタ。 １１ 特許請求の範囲第１〜１０項のいずれか１
   項に記載のサイリスタにおいて、陽極と陰極がそ
   れぞれ半導体基体の互いに対向する境界面に設け
   られていることを特徴とするサイリスタ。