JPH06104669A - 自動利得制御回路及びこれを用いたデータ記憶装置 - Google Patents
自動利得制御回路及びこれを用いたデータ記憶装置Info
- Publication number
- JPH06104669A JPH06104669A JP25241092A JP25241092A JPH06104669A JP H06104669 A JPH06104669 A JP H06104669A JP 25241092 A JP25241092 A JP 25241092A JP 25241092 A JP25241092 A JP 25241092A JP H06104669 A JPH06104669 A JP H06104669A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- gain control
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000001052 transient effect Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 データ記憶装置の書込み読出し回路（Ｒ／Ｗ
回路）において、書込み／読出し回路動作の切替え時
や、磁気ヘッドの切替え時に生じる過渡応答に伴うバイ
アス電圧の変動を抑制し、応答時間の短縮化をはかる。 【構成】 自動利得制御回路（ＡＧＣ）３０４の入力段
に、入力した読出し信号の高周波成分を除去する低域通
過フィルタ（ＬＰＦ）１０２と、この出力と所定の電圧
値とを比較し、それらの大小に対応する信号を出力する
電圧比較器（ＣＯＭＰ）１０３と、入力信号の電圧値に
対応して前記電圧制御増幅器の非増幅信号入力端子電圧
を特定の電圧に保持及びこの電圧保持動作を解除するク
ランプ回路１０４を備える。これにより、過渡応答に伴
うバイアス電圧の変動を検出し、強制的に０Ｖに急速復
帰させる。
回路）において、書込み／読出し回路動作の切替え時
や、磁気ヘッドの切替え時に生じる過渡応答に伴うバイ
アス電圧の変動を抑制し、応答時間の短縮化をはかる。 【構成】 自動利得制御回路（ＡＧＣ）３０４の入力段
に、入力した読出し信号の高周波成分を除去する低域通
過フィルタ（ＬＰＦ）１０２と、この出力と所定の電圧
値とを比較し、それらの大小に対応する信号を出力する
電圧比較器（ＣＯＭＰ）１０３と、入力信号の電圧値に
対応して前記電圧制御増幅器の非増幅信号入力端子電圧
を特定の電圧に保持及びこの電圧保持動作を解除するク
ランプ回路１０４を備える。これにより、過渡応答に伴
うバイアス電圧の変動を検出し、強制的に０Ｖに急速復
帰させる。
Description
【０００１】
【産業上の利用分野】本発明は入力信号を所定の振幅に
増幅する自動利得制御回路に関し、特にデータ記憶装置
の読出し回路に用られる自動利得制御回路に関する。
増幅する自動利得制御回路に関し、特にデータ記憶装置
の読出し回路に用られる自動利得制御回路に関する。
【０００２】
【従来の技術】従来のデータ記憶装置を書込み読出し回
路を示すブロック図を図５に、その主要部の信号波形を
示すタイムチャートを図６それぞれに示す。
路を示すブロック図を図５に、その主要部の信号波形を
示すタイムチャートを図６それぞれに示す。
【０００３】図５を及び図６を参照すると、複数の書込
み読出し用の磁気ヘッド３０１と、その磁気ヘッド３０
１の書込み読出し回路（以降、Ｒ／Ｗ回路と略す）３０
２と、コンデンサＣ１０１と、そのコンデンサＣ１０１
を介してＲ／Ｗ回路３０２の読出し信号出力端子と入力
端子を接続されるＡＧＣ３０５とを有する。
み読出し用の磁気ヘッド３０１と、その磁気ヘッド３０
１の書込み読出し回路（以降、Ｒ／Ｗ回路と略す）３０
２と、コンデンサＣ１０１と、そのコンデンサＣ１０１
を介してＲ／Ｗ回路３０２の読出し信号出力端子と入力
端子を接続されるＡＧＣ３０５とを有する。
【０００４】ＡＧＣ３０５は、出力信号送出／非送出と
を切替えるスケルチ信号を入力するスケルチ機能を有
し、電圧制御増幅器（以降、ＶＣＡと略す）と、整流回
路及び増幅器とにより構成される。そして、ヘッド切替
え信号４０８は、複数の磁気ヘッド３０１のいずれか１
つを選択して書込みまたは読出しを行う信号であり、書
込み読出し切替え信号４０７は、Ｒ／Ｗ回路３０２の動
作を書込み動作または読出し動作に選択する信号であ
り、書込み信号４０６は、Ｒ／Ｗ回路３０２が書込み動
作の時、ヘッド切替え信号４０８で選択した磁気ヘッド
に流れる記録電流情報に対応するものであり、読出し信
号４０２は、Ｒ／Ｗ回路回路３０２が読出し動作の時、
ヘッド切替え信号４０８で選択したヘッドで再生した信
号を増幅したものである。
を切替えるスケルチ信号を入力するスケルチ機能を有
し、電圧制御増幅器（以降、ＶＣＡと略す）と、整流回
路及び増幅器とにより構成される。そして、ヘッド切替
え信号４０８は、複数の磁気ヘッド３０１のいずれか１
つを選択して書込みまたは読出しを行う信号であり、書
込み読出し切替え信号４０７は、Ｒ／Ｗ回路３０２の動
作を書込み動作または読出し動作に選択する信号であ
り、書込み信号４０６は、Ｒ／Ｗ回路３０２が書込み動
作の時、ヘッド切替え信号４０８で選択した磁気ヘッド
に流れる記録電流情報に対応するものであり、読出し信
号４０２は、Ｒ／Ｗ回路回路３０２が読出し動作の時、
ヘッド切替え信号４０８で選択したヘッドで再生した信
号を増幅したものである。
【０００５】ここで、Ｒ／Ｗ回路３０２が書込み動作か
ら読出し動作に切替わるとき、直流電圧ステップが発生
し、それが読出し信号４０２に重畳すると、コンデンサ
Ｃ１０１に電荷が充電され直流分が発生し、ＡＧＣ３０
５の動作に悪影響を与えるこのになる。即ち、電圧ステ
ップがＡＧＣ３０５に直接印加されるため、ＡＧＣ３０
５は電圧ステップに相当する振幅変動に対応するように
動作する。
ら読出し動作に切替わるとき、直流電圧ステップが発生
し、それが読出し信号４０２に重畳すると、コンデンサ
Ｃ１０１に電荷が充電され直流分が発生し、ＡＧＣ３０
５の動作に悪影響を与えるこのになる。即ち、電圧ステ
ップがＡＧＣ３０５に直接印加されるため、ＡＧＣ３０
５は電圧ステップに相当する振幅変動に対応するように
動作する。
【０００６】このとき、読出し信号４０２の直流分を除
去するために、信号伝送線に直列に挿入されたコンデン
サＣ１０１とＡＧＣ入力抵抗とでＣＲ回路による微分回
路が構成され、その微分回路の時定数は、外来雑音等に
よる瞬時の読出し信号４０２の振幅変動には追従しにく
くなるよう大きく設定されている。
去するために、信号伝送線に直列に挿入されたコンデン
サＣ１０１とＡＧＣ入力抵抗とでＣＲ回路による微分回
路が構成され、その微分回路の時定数は、外来雑音等に
よる瞬時の読出し信号４０２の振幅変動には追従しにく
くなるよう大きく設定されている。
【０００７】
【発明が解決しようとする課題】上述したような従来の
データ記憶装置の書込み読出し回路では、書込み読出し
切替え信号４０７によって書込み動作から読出し動作に
切替わるときの過渡応答やヘッド切替え信号４０８によ
り、磁気ヘッドを切替えるときの過渡応答が読出し信号
４０２に重畳すると、コンデンサＣ１０１に電荷が充電
されて直流分が発生し、後段の自動利得制御回路３０５
の動作に悪影響を与えることになる。
データ記憶装置の書込み読出し回路では、書込み読出し
切替え信号４０７によって書込み動作から読出し動作に
切替わるときの過渡応答やヘッド切替え信号４０８によ
り、磁気ヘッドを切替えるときの過渡応答が読出し信号
４０２に重畳すると、コンデンサＣ１０１に電荷が充電
されて直流分が発生し、後段の自動利得制御回路３０５
の動作に悪影響を与えることになる。
【０００８】即ち、コンデンサＣ１０１と自動利得制御
回路３０５の入力抵抗とで構成された微分回路の時定数
が大きく設定されているので放電時間が長く、入力信号
４０３の直流成分の除去に時間がかかり、スケルチ信号
４０５によって自動利得制御回路３０５が出力信号送出
状態に入っても有効に働くまで時間がからるという欠点
があった。
回路３０５の入力抵抗とで構成された微分回路の時定数
が大きく設定されているので放電時間が長く、入力信号
４０３の直流成分の除去に時間がかかり、スケルチ信号
４０５によって自動利得制御回路３０５が出力信号送出
状態に入っても有効に働くまで時間がからるという欠点
があった。
【０００９】
【課題を解決するための手段】本発明の自動利得制御回
路は、データ記憶装置の読出し回路に用いる読出し信号
を所定の振幅に増幅する自動利得制御回路であって、出
力信号送出／非送出を切替えるスケルチ機能を有する電
圧制御増幅器と、この電圧制御増幅器の出力信号を整流
しかつ平滑化する整流回路と、この整流回路の出力値と
基準電圧値とを比較し、その差電圧に対応する信号を出
力する増幅器と、前記入力した読出し信号の高周波成分
を除去する除去回路と、この除去回路の出力値と所定の
閾値とを比較し、それらの大小に対応する信号を出力す
る比較回路と、入力信号の電圧値に対応して前記電圧制
御増幅器の非増幅信号入力端子電圧を特定の電圧に保
持、及びこの電圧保持動作を解除するクランプ回路とを
備えている。
路は、データ記憶装置の読出し回路に用いる読出し信号
を所定の振幅に増幅する自動利得制御回路であって、出
力信号送出／非送出を切替えるスケルチ機能を有する電
圧制御増幅器と、この電圧制御増幅器の出力信号を整流
しかつ平滑化する整流回路と、この整流回路の出力値と
基準電圧値とを比較し、その差電圧に対応する信号を出
力する増幅器と、前記入力した読出し信号の高周波成分
を除去する除去回路と、この除去回路の出力値と所定の
閾値とを比較し、それらの大小に対応する信号を出力す
る比較回路と、入力信号の電圧値に対応して前記電圧制
御増幅器の非増幅信号入力端子電圧を特定の電圧に保
持、及びこの電圧保持動作を解除するクランプ回路とを
備えている。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示す一部をブロ
ック図で示した回路図である。図１を参照すると、本発
明の自動利得制御回路（ＡＧＣ）３０４は、コンデンサ
Ｃ１０１と、このコンデンサＣ１０１の一方の端子とク
ランプ回路１０４の出力端子を非増幅信号入力端子に接
続し、出力信号送出／非送出とを切替えるスケルチ信号
２０５を入力するスケルチ機能有し、増幅器１０５の出
力端子と利得制御電圧入力端子とを接続した電圧制御増
幅器（以降、ＶＣＡと略す）１０１と、ＶＣＡ１０１の
出力端子と入力端子とを接続した整流回路１０６と、整
流回路１０６の出力端子を一方の入力端子と接続し、他
方に直流電圧を印加する増幅器１０５と、ＶＣＡ１０１
の波増幅信号入力端子と、入力端子が接続され出力端子
が電圧比較回路（以降、ＣＯＭＰと略す）１０３の第１
入力端子と接続された低域フィルタ（以降、ＬＰＦと略
す）１０２と、第２の端子に＋Ｖボルトの電圧を、第３
の端子に−Ｖボルトの電圧を印加したＣＯＭＰ１０３
と、ＣＯＭＰ１０３の出力端子が接続されたクランプ回
路１０４と、ＶＣＡ１０１の波増幅信号入力端子と一方
の端子を接続し、他方は接地された抵抗器Ｒ１０１とを
備えている。
ック図で示した回路図である。図１を参照すると、本発
明の自動利得制御回路（ＡＧＣ）３０４は、コンデンサ
Ｃ１０１と、このコンデンサＣ１０１の一方の端子とク
ランプ回路１０４の出力端子を非増幅信号入力端子に接
続し、出力信号送出／非送出とを切替えるスケルチ信号
２０５を入力するスケルチ機能有し、増幅器１０５の出
力端子と利得制御電圧入力端子とを接続した電圧制御増
幅器（以降、ＶＣＡと略す）１０１と、ＶＣＡ１０１の
出力端子と入力端子とを接続した整流回路１０６と、整
流回路１０６の出力端子を一方の入力端子と接続し、他
方に直流電圧を印加する増幅器１０５と、ＶＣＡ１０１
の波増幅信号入力端子と、入力端子が接続され出力端子
が電圧比較回路（以降、ＣＯＭＰと略す）１０３の第１
入力端子と接続された低域フィルタ（以降、ＬＰＦと略
す）１０２と、第２の端子に＋Ｖボルトの電圧を、第３
の端子に−Ｖボルトの電圧を印加したＣＯＭＰ１０３
と、ＣＯＭＰ１０３の出力端子が接続されたクランプ回
路１０４と、ＶＣＡ１０１の波増幅信号入力端子と一方
の端子を接続し、他方は接地された抵抗器Ｒ１０１とを
備えている。
【００１２】図２は図１の主な個所の信号波形を示すタ
イミングチャートである。入力信号２０１は、直流電圧
信号ｃが符号ａの時点で直流電圧ステップを含み、同時
に交番電圧信号ｂを有する読み出し信号である。即ち、
時点ａで入力信号２０１を送出する手段が、信号の非送
出状態から送出状態に切替わったことを示している。
イミングチャートである。入力信号２０１は、直流電圧
信号ｃが符号ａの時点で直流電圧ステップを含み、同時
に交番電圧信号ｂを有する読み出し信号である。即ち、
時点ａで入力信号２０１を送出する手段が、信号の非送
出状態から送出状態に切替わったことを示している。
【００１３】ＶＣＡ１０１は、スケルチ信号２０７が
“Ｈ”レベルでは出力送出を停止し、かつ増幅利得を所
定の値に固定する。整流回路１０６は、ＶＣＡ出力信号
２０６の振幅電圧に対応した電圧値を出力する。そし
て、増幅器１０５は、その電圧値と所定の設定電圧ＶTH
とを比較し、その差電圧に対応する電圧をＶＣＡ１０１
の利得制御電圧端子に印加する。ＶＣＡ１０１は、その
増幅器１０５の出力電圧に対応した利得でＶＣＡ入力信
号２０２を増幅する。以上の動作によりＡＧＣ出力信号
は電圧ＶTHに対応した振幅になるように制御される。
“Ｈ”レベルでは出力送出を停止し、かつ増幅利得を所
定の値に固定する。整流回路１０６は、ＶＣＡ出力信号
２０６の振幅電圧に対応した電圧値を出力する。そし
て、増幅器１０５は、その電圧値と所定の設定電圧ＶTH
とを比較し、その差電圧に対応する電圧をＶＣＡ１０１
の利得制御電圧端子に印加する。ＶＣＡ１０１は、その
増幅器１０５の出力電圧に対応した利得でＶＣＡ入力信
号２０２を増幅する。以上の動作によりＡＧＣ出力信号
は電圧ＶTHに対応した振幅になるように制御される。
【００１４】ＬＰＦ１０２は、ＶＣＡ入力信号２０２の
高周波成分を抑圧するためのものであり、そのカットオ
フ周波数は、信号周波数より充分低く設定されるが、出
力信号であるＬＰＦ出力信号２０３の応答速度も考慮し
なければならないので低くしすぎてもいけない。
高周波成分を抑圧するためのものであり、そのカットオ
フ周波数は、信号周波数より充分低く設定されるが、出
力信号であるＬＰＦ出力信号２０３の応答速度も考慮し
なければならないので低くしすぎてもいけない。
【００１５】ＣＯＭＰ１０３は、ＬＰＦ出力信号２０３
の電圧と＋Ｖボルトより高いか、または−Ｖボルトより
低いときに“Ｈ”レベルの信号を出力し、その他の場合
は、“Ｌ”レベルの信号を出力する。クランプ回路１０
４は、ＣＯＭＰ出力信号２０４が“Ｈ”レベルの時、ク
ランプ回路出力端子が接続されているＶＣＡ入力信号２
０２の直流バイアス電圧を強制的に０Ｖにし、その状態
を保持する。また、ＣＯＭＰ出力信号２０４が“Ｌ”レ
ベルの時は、前記のバイアス電圧保持機能を解除する。
の電圧と＋Ｖボルトより高いか、または−Ｖボルトより
低いときに“Ｈ”レベルの信号を出力し、その他の場合
は、“Ｌ”レベルの信号を出力する。クランプ回路１０
４は、ＣＯＭＰ出力信号２０４が“Ｈ”レベルの時、ク
ランプ回路出力端子が接続されているＶＣＡ入力信号２
０２の直流バイアス電圧を強制的に０Ｖにし、その状態
を保持する。また、ＣＯＭＰ出力信号２０４が“Ｌ”レ
ベルの時は、前記のバイアス電圧保持機能を解除する。
【００１６】コンデンサＣ１０１は、入力信号２０１に
存在する交番電圧信号ｂによる電圧変動をＶＣＡ入力信
号２０２に現れなくするために設けられている。入力信
号２０１が直流電圧信号ｃ、または交番電圧信号ｂなど
の定常時では、ＶＣＡ入力信号２０２の直流オフセット
電圧が０Ｖになる。また、時点ａで電圧ステップＶofを
有する入力信号２０１が印加されると、ＶＣＡ入力信号
２０２にも同様に電圧ステップが発生する。
存在する交番電圧信号ｂによる電圧変動をＶＣＡ入力信
号２０２に現れなくするために設けられている。入力信
号２０１が直流電圧信号ｃ、または交番電圧信号ｂなど
の定常時では、ＶＣＡ入力信号２０２の直流オフセット
電圧が０Ｖになる。また、時点ａで電圧ステップＶofを
有する入力信号２０１が印加されると、ＶＣＡ入力信号
２０２にも同様に電圧ステップが発生する。
【００１７】図２に示す例で説明すると、ＬＰＦ出力信
号２０３が−Ｖボルトより小さくなったとき、ＣＯＭＰ
出力信号２０４が“Ｈ”レベルになり、クランプ回路１
０４がＯＮすることにより、ＶＣＡ入力端子電圧を０Ｖ
に保持しようとするため、ＶＣＡ入力信号２０２のオフ
セット電圧を急速に０Ｖに復帰させる。また、ＬＰＦ出
力信号２０３が−Ｖボルトより大きくなったとき、ＣＯ
ＭＰ出力信号２０４が“Ｌ”レベルになり、クランプ回
路１０４がＯＦＦする。これにより、前記電圧保持は解
除される。
号２０３が−Ｖボルトより小さくなったとき、ＣＯＭＰ
出力信号２０４が“Ｈ”レベルになり、クランプ回路１
０４がＯＮすることにより、ＶＣＡ入力端子電圧を０Ｖ
に保持しようとするため、ＶＣＡ入力信号２０２のオフ
セット電圧を急速に０Ｖに復帰させる。また、ＬＰＦ出
力信号２０３が−Ｖボルトより大きくなったとき、ＣＯ
ＭＰ出力信号２０４が“Ｌ”レベルになり、クランプ回
路１０４がＯＦＦする。これにより、前記電圧保持は解
除される。
【００１８】この急速な０Ｖ復帰動作の後スケルチ信号
２０５が“Ｌ”レベル（時点、ａからτ時間後になり、
ＶＣＡ１０１が動作モードになったときにＶＣＡ入力信
号２０２に直流オフセット電圧が存在せず、速い自動利
得制御引き込み動作が達成できる。
２０５が“Ｌ”レベル（時点、ａからτ時間後になり、
ＶＣＡ１０１が動作モードになったときにＶＣＡ入力信
号２０２に直流オフセット電圧が存在せず、速い自動利
得制御引き込み動作が達成できる。
【００１９】図３は本発明の自動利得制御回路を使用し
たデータ記憶装置の読出し回路を示すブロック図であ
る。
たデータ記憶装置の読出し回路を示すブロック図であ
る。
【００２０】図３を参照すると、本実施例は複数の書込
み読出し用の磁気ヘッド３０１と、その磁気ヘッド３０
１の書込み読出し回路３０２と、コンデンサＣ１０１
と、そのコンデンサＣ１０１を介して前記の磁気ヘッド
書込み読出し回路３０２の読出し信号出力端子と入力端
子を接続されるＡＧＣ３０４とを有する。
み読出し用の磁気ヘッド３０１と、その磁気ヘッド３０
１の書込み読出し回路３０２と、コンデンサＣ１０１
と、そのコンデンサＣ１０１を介して前記の磁気ヘッド
書込み読出し回路３０２の読出し信号出力端子と入力端
子を接続されるＡＧＣ３０４とを有する。
【００２１】ヘッド切替え信号４０８は、複数の磁気ヘ
ッド３０１のいずれか１つを選択して書込みまたは読出
しを行う信号であり、書込み読出し切替え信号４０７
は、Ｒ／Ｗ回路３０２の動作を書込み動作または読出し
動作に選択する信号であり、書込み信号４０６は、Ｒ／
Ｗ回路３０２が書込み動作の時、ヘッド切替え信号４０
８で選択したヘッドに流れる記憶電流情報に対応するも
のであり、読出し信号４０２は、Ｒ／Ｗ回路３０２が読
出し動作の時、ヘッド切替え信号４０８で選択したヘッ
ドで再生した信号を増幅したものである。
ッド３０１のいずれか１つを選択して書込みまたは読出
しを行う信号であり、書込み読出し切替え信号４０７
は、Ｒ／Ｗ回路３０２の動作を書込み動作または読出し
動作に選択する信号であり、書込み信号４０６は、Ｒ／
Ｗ回路３０２が書込み動作の時、ヘッド切替え信号４０
８で選択したヘッドに流れる記憶電流情報に対応するも
のであり、読出し信号４０２は、Ｒ／Ｗ回路３０２が読
出し動作の時、ヘッド切替え信号４０８で選択したヘッ
ドで再生した信号を増幅したものである。
【００２２】いま、時点ｄでＲ／Ｗ回路３０２が書込み
状態から読出し状態へ切替わるとき、読出し信号４０２
に電圧ステップが発生し、かつヘッド再生信号が現れ
る。コンデンサＣ１０１の出力側の信号及び入力信号４
０３は、上述したように、図１で示すクランプ回路１０
２の動作により急速にオフセット電圧を０Ｖに近づけ
る。これにより、スケルチ信号４０５でＡＧＣ３０４が
動作を開始した時点では入力信号４０３のオフセット電
圧はほとんど０Ｖとなり、ＡＧＣ３０４引込み時間を速
めることができる。
状態から読出し状態へ切替わるとき、読出し信号４０２
に電圧ステップが発生し、かつヘッド再生信号が現れ
る。コンデンサＣ１０１の出力側の信号及び入力信号４
０３は、上述したように、図１で示すクランプ回路１０
２の動作により急速にオフセット電圧を０Ｖに近づけ
る。これにより、スケルチ信号４０５でＡＧＣ３０４が
動作を開始した時点では入力信号４０３のオフセット電
圧はほとんど０Ｖとなり、ＡＧＣ３０４引込み時間を速
めることができる。
【００２３】
【発明の効果】以上説明したように本発明は、書込み読
出し切替え信号の切替え時に生じる過渡応答に伴うバイ
アス電圧の変動を検出し、この変動が所定の電圧を越え
る間、バイアス電圧を強制的に０Ｖに復帰させることに
より過渡応答の収束を速め、自動利得制御回路の引込み
時間を短縮することができる。その結果、高速な切替え
動作を可能にする効果がある。
出し切替え信号の切替え時に生じる過渡応答に伴うバイ
アス電圧の変動を検出し、この変動が所定の電圧を越え
る間、バイアス電圧を強制的に０Ｖに復帰させることに
より過渡応答の収束を速め、自動利得制御回路の引込み
時間を短縮することができる。その結果、高速な切替え
動作を可能にする効果がある。
【００２４】また、本発明の自動利得制御回路をデータ
記憶装置を読出し回路に設けることにより、磁気ヘッド
の切替え、また書込み読出し切替えの速度及びデータ読
出し速度を高めたデータ記憶装置を提供でき、しかもこ
の制御に外部制御回路とのインターフェースが不用であ
り、あらゆるタイプのデータ記憶装置にも適用できると
いう効果がある。
記憶装置を読出し回路に設けることにより、磁気ヘッド
の切替え、また書込み読出し切替えの速度及びデータ読
出し速度を高めたデータ記憶装置を提供でき、しかもこ
の制御に外部制御回路とのインターフェースが不用であ
り、あらゆるタイプのデータ記憶装置にも適用できると
いう効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の主要部の信号波形を示す図である。
【図３】本発明の自動利得制御回路を用いたデータ記憶
装置のＲ／Ｗ回路の一実施例を示す図である。
装置のＲ／Ｗ回路の一実施例を示す図である。
【図４】図３の主要部の信号波形を示す図である。
【図５】従来の自動利得制御回路を用いたデータ記憶装
置のＲ／Ｗ回路の例を示す図である。
置のＲ／Ｗ回路の例を示す図である。
【図６】図５の主要部の信号波形を示す図である。
１０１ 電圧制御増幅器（ＶＣＡ） １０２ 低域通過フィルタ（ＬＰＦ） １０３ 電圧比較器（ＣＯＭＰ） １０４ クランプ回路 １０５ 増幅器 １０６ 整流回路 Ｃ１０１ コンデンサ Ｒ１０１ 抵抗器 ３０１ 磁気ヘッド ３０２ 書込み読出し回路（Ｒ／Ｗ回路） ３０４，３０５ 自動利得制御回路（ＡＧＣ）
Claims (2)
- 【請求項１】 入力した読出し信号を所定の振幅に増幅
する自動利得制御回路であって、出力信号送出／非送出
を切替えるスケルチ機能を有する電圧制御増幅器と、こ
の電圧制御増幅器の出力信号を整流しかつ平滑化する整
流回路と、この整流回路の出力値と基準電圧値とを比較
し、その差電圧に対応する信号を出力する増幅器と、前
記入力した読出し信号の高周波成分を除去する除去回路
と、この除去回路の出力値と所定の閾値とを比較し、そ
れらの大小に対応する信号を出力する比較回路と、入力
信号の電圧値に対応して前記電圧制御増幅器の非増幅信
号入力端子電圧を特定の電圧に保持、及びこの電圧保持
動作を解除するクランプ回路とを備えることを特徴とす
る自動利得制御回路。 - 【請求項２】 請求項１記載の自動利得制御回路を備え
ることを特徴とするデータ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25241092A JP2933449B2 (ja) | 1992-09-22 | 1992-09-22 | 自動利得制御回路及びこれを用いたデータ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25241092A JP2933449B2 (ja) | 1992-09-22 | 1992-09-22 | 自動利得制御回路及びこれを用いたデータ記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104669A true JPH06104669A (ja) | 1994-04-15 |
| JP2933449B2 JP2933449B2 (ja) | 1999-08-16 |
Family
ID=17236961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25241092A Expired - Lifetime JP2933449B2 (ja) | 1992-09-22 | 1992-09-22 | 自動利得制御回路及びこれを用いたデータ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933449B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024178A1 (en) * | 1999-09-28 | 2001-04-05 | Koninklijke Philips Electronics N.V. | Magnetic medium recording apparatus with a read channel comprising a programmable write-to-read transition noise suppressing circuit |
-
1992
- 1992-09-22 JP JP25241092A patent/JP2933449B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024178A1 (en) * | 1999-09-28 | 2001-04-05 | Koninklijke Philips Electronics N.V. | Magnetic medium recording apparatus with a read channel comprising a programmable write-to-read transition noise suppressing circuit |
| KR100810829B1 (ko) * | 1999-09-28 | 2008-03-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 자기 정보 저장 장치 및 집적 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2933449B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US4706236A (en) | Slice level corrector | |
| US6255898B1 (en) | Noise eliminating circuit | |
| JP2933449B2 (ja) | 自動利得制御回路及びこれを用いたデータ記憶装置 | |
| JPS63204908A (ja) | 増幅装置 | |
| JP2566303B2 (ja) | 磁気記録再生装置 | |
| JPS6130183A (ja) | 音声信号雑音除去回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JP2621438B2 (ja) | 記録信号再生装置 | |
| JPH0644513A (ja) | 包絡線検波器 | |
| JPH0993061A (ja) | Ａｇｃ回路および録音再生装置 | |
| JPH0445177Y2 (ja) | ||
| KR100241755B1 (ko) | 비교 특성이 개선된 필터 증폭기 | |
| JP2560821B2 (ja) | データ記憶装置の試験装置 | |
| JP2524539B2 (ja) | ビデオ装置のトラッキング制御系包絡線検波回路 | |
| JPH02289904A (ja) | 読み出し回路 | |
| JPH0379794B2 (ja) | ||
| JPS6247869A (ja) | 磁気記録再生装置 | |
| JPH02152318A (ja) | パルス検出回路 | |
| JPS5864610A (ja) | 信号検出装置 | |
| JPH03234144A (ja) | 伝送路信号受信回路 | |
| JPH04368637A (ja) | サーボ回路 | |
| JPS61969A (ja) | ドロツプアウト補償回路 | |
| JPH05143907A (ja) | 直流分再生回路 | |
| JPH0461410A (ja) | ノイズリダクション回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990506 |