JPH06105458B2 - ベクトル計算機 - Google Patents
ベクトル計算機Info
- Publication number
- JPH06105458B2 JPH06105458B2 JP62219154A JP21915487A JPH06105458B2 JP H06105458 B2 JPH06105458 B2 JP H06105458B2 JP 62219154 A JP62219154 A JP 62219154A JP 21915487 A JP21915487 A JP 21915487A JP H06105458 B2 JPH06105458 B2 JP H06105458B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- coefficient
- stage
- data
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013598 vector Substances 0.000 title claims description 97
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高速フーリエ変換（以下、FFTという）装置
に使用されるベクトル計算機に関する。
に使用されるベクトル計算機に関する。
（従来の技術） FFTをベクトル計算機で実行する場合、従来の算法で
は、バタフライ演算の際に、ステージが進む毎にベクト
ル長が短くなるため、処理性能が低下するという問題が
あった。これを第６図に基づき説明すると、ベクトル計
算機は、データ長ｎ＝８の入力データX0（ｍ）（ｍ＝０
〜ｎ）に対し、第１ステージにおいて、 で表すベクトル長４のバタフライ演算を行なう。なお、
ここで、Wk＝ｅ−２πk/nで、Ｗｋ＝−Ｗｋ＋n/2であ
る。また、ベクトル計算機はステージ１で得られた結果
に対し、ステージ２で、 で表すベクトル長２のバタフライ演算を行ない、ステー
ジ３では、 X3（０）＝X2（０）＋W0・X2（１） X3（１）＝X2（０）＋W4・X2（１） X3（２）＝X2（２）＋W2・X2（３） X3（３）＝X2（２）＋W6・X2（３） X3（４）＝X2（４）＋W1・X2（５） X3（５）＝X2（４）＋W5・X2（５） X3（６）＝X2（６）＋W3・X2（７） X3（７）＝X2（６）＋W7・X2（７） で表すベクトル長１のバタフライ演算を行なう。
は、バタフライ演算の際に、ステージが進む毎にベクト
ル長が短くなるため、処理性能が低下するという問題が
あった。これを第６図に基づき説明すると、ベクトル計
算機は、データ長ｎ＝８の入力データX0（ｍ）（ｍ＝０
〜ｎ）に対し、第１ステージにおいて、 で表すベクトル長４のバタフライ演算を行なう。なお、
ここで、Wk＝ｅ−２πk/nで、Ｗｋ＝−Ｗｋ＋n/2であ
る。また、ベクトル計算機はステージ１で得られた結果
に対し、ステージ２で、 で表すベクトル長２のバタフライ演算を行ない、ステー
ジ３では、 X3（０）＝X2（０）＋W0・X2（１） X3（１）＝X2（０）＋W4・X2（１） X3（２）＝X2（２）＋W2・X2（３） X3（３）＝X2（２）＋W6・X2（３） X3（４）＝X2（４）＋W1・X2（５） X3（５）＝X2（４）＋W5・X2（５） X3（６）＝X2（６）＋W3・X2（７） X3（７）＝X2（６）＋W7・X2（７） で表すベクトル長１のバタフライ演算を行なう。
このように、従来のFFTをベクトル計算機によって実行
する装置では、ベクトル計算機の性能を左右するベクト
ル長がステージが増す毎に短くなった。通常、ベクトル
計算機はベクトル長の長いデータを扱う場合には高速に
処理することが可能であるが、ベクトル長が短い場合に
は、演算処理時間に比べてセットアップ処理時間の割合
いが大きくなってくるなど、高速処理が図れなくなると
いう問題がある。このため、従来のベクトル計算機で
は、その性能を十分に発揮させることができないという
問題があった。
する装置では、ベクトル計算機の性能を左右するベクト
ル長がステージが増す毎に短くなった。通常、ベクトル
計算機はベクトル長の長いデータを扱う場合には高速に
処理することが可能であるが、ベクトル長が短い場合に
は、演算処理時間に比べてセットアップ処理時間の割合
いが大きくなってくるなど、高速処理が図れなくなると
いう問題がある。このため、従来のベクトル計算機で
は、その性能を十分に発揮させることができないという
問題があった。
（発明が解決しようとする問題点） このように、従来のベクトル計算機では、FFTの計算の
際、ステージを重ねる毎にベクトル長が短くなり、高速
処理のメリットを十分に発揮させることができないとい
う問題があった。
際、ステージを重ねる毎にベクトル長が短くなり、高速
処理のメリットを十分に発揮させることができないとい
う問題があった。
本発明は、上記の点に鑑み、ベクトル計算機の高速処理
の利点を十分に生かし、FFTを高速に実行できるベクト
ル計算機を提供することを目的とする。
の利点を十分に生かし、FFTを高速に実行できるベクト
ル計算機を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、ｎ（＝２ｒ）個の要素からなるベクトルデー
タを、n/2個の要素からなる第１のデータベクトルと第
２のデータベクトルとに分割するとともに、これら両デ
ータベクトルとn/2個の要素からなる係数ベクトルとを
用いてバタフライ演算を行ない、得られた演算結果ベク
トルのｎ個の要素を１つおきに配置し直す処理を、ｒス
テージ繰返す手段と、この手段で第ｉステージに使用さ
れる係数ベクトルとして、０から２ｉ−１−１までの一
連の値を２ｒ−ｉ回繰返してなる数値列に対し、各数値
のビットの順序を逆順にした数値列を要素番号列とする
係数ベクトルを与える手段とを備えたものである。
タを、n/2個の要素からなる第１のデータベクトルと第
２のデータベクトルとに分割するとともに、これら両デ
ータベクトルとn/2個の要素からなる係数ベクトルとを
用いてバタフライ演算を行ない、得られた演算結果ベク
トルのｎ個の要素を１つおきに配置し直す処理を、ｒス
テージ繰返す手段と、この手段で第ｉステージに使用さ
れる係数ベクトルとして、０から２ｉ−１−１までの一
連の値を２ｒ−ｉ回繰返してなる数値列に対し、各数値
のビットの順序を逆順にした数値列を要素番号列とする
係数ベクトルを与える手段とを備えたものである。
（作用） 本発明によれば、ｎ個の要素からなるベクトルデータを
分割したn/2個の要素からなる第１及び第２のデータベ
クトルと、n/2個の要素からなる係数ベクトルとをバタ
フライ演算し、得られた演算結果ベクトルのｎ個の要素
を１つおきに配置し直す処理をステージ毎に行なってい
る。このような置換えを行なうと、置換え後のベクトル
を連続するn/2個の要素毎に２つに分割した場合、分割
後の両ベクトルに乗ずるべき係数データが丁度＋−の関
係になる。したがって、次のステージにおいても、両ベ
クトルに対し１つの係数ベクトルを用いたバタフライ演
算が可能になる。したがって、ベクトル長は全てのステ
ージにおいて変動しない。
分割したn/2個の要素からなる第１及び第２のデータベ
クトルと、n/2個の要素からなる係数ベクトルとをバタ
フライ演算し、得られた演算結果ベクトルのｎ個の要素
を１つおきに配置し直す処理をステージ毎に行なってい
る。このような置換えを行なうと、置換え後のベクトル
を連続するn/2個の要素毎に２つに分割した場合、分割
後の両ベクトルに乗ずるべき係数データが丁度＋−の関
係になる。したがって、次のステージにおいても、両ベ
クトルに対し１つの係数ベクトルを用いたバタフライ演
算が可能になる。したがって、ベクトル長は全てのステ
ージにおいて変動しない。
本発明では、このような演算を可能にするため、係数デ
ータとして演算結果データの置換えを考慮した係数デー
タを与えるようにしている。即ち、第ｉステージの係数
ベクトルとして０から２ｉ−１−１までの一連の値を２
ｒ−ｉ回繰返してなる数値列に対し、各数値のビットの
順序を逆順にした数値列を要素番号列とする係数ベクト
ルを生成して与えているので、ベクトル長が各ステージ
で変動せず、結局、ベクトル演算機の利点を最大限に発
揮した高速処理が可能なベクトル演算機を提供すること
ができる。
ータとして演算結果データの置換えを考慮した係数デー
タを与えるようにしている。即ち、第ｉステージの係数
ベクトルとして０から２ｉ−１−１までの一連の値を２
ｒ−ｉ回繰返してなる数値列に対し、各数値のビットの
順序を逆順にした数値列を要素番号列とする係数ベクト
ルを生成して与えているので、ベクトル長が各ステージ
で変動せず、結局、ベクトル演算機の利点を最大限に発
揮した高速処理が可能なベクトル演算機を提供すること
ができる。
（実施例） 以下、本発明を図示の実施例に基づき説明する。
第３図はFFTの全体の流れを示す図である。ｎ（＝
２ｒ）個の要素のベクトルデータである入力データと、
係数ベクトル生成部10で生成されたn/2個の要素からな
る係数ベクトルとはバタフライ演算部11に導かれ、ここ
でn/2個の要素からなるベクトルのバタフライ演算とデ
ータの置換えとが行われる。この処理がｒステージ行わ
れると、得られたｎ個の要素のベクトルはデータ順序復
元部12においてビット反転されることによって変換デー
タとして出力される。
２ｒ）個の要素のベクトルデータである入力データと、
係数ベクトル生成部10で生成されたn/2個の要素からな
る係数ベクトルとはバタフライ演算部11に導かれ、ここ
でn/2個の要素からなるベクトルのバタフライ演算とデ
ータの置換えとが行われる。この処理がｒステージ行わ
れると、得られたｎ個の要素のベクトルはデータ順序復
元部12においてビット反転されることによって変換デー
タとして出力される。
以上の処理のうちバタフライ演算部11における処理を、
ｎ＝８とした場合について説明する。
ｎ＝８とした場合について説明する。
ここで行われるバタフライ演算は、第１図に示すよう
に、各ステージにおいて、第１のデータベクトルａと、
第２のデータベクトルｂと、係数ベクトルＫとを用いて
バタフライ演算を行ない、その演算結果ベクトルの各要
素を１つおきに配置したデータが次のステージの入力デ
ータとなる。ここでは、ｎ＝８＝23であるから、３段の
ステージについてこの処理が行われる。そして、最後に
ビット反転してフーリエ変換結果が得られる。なお、ビ
ット反転の内容については、E.ORAN BRIGHAM,宮川洋・
今井秀樹訳，『高速フーリエ変換』（科学技術出版社,1
978）に詳しい。
に、各ステージにおいて、第１のデータベクトルａと、
第２のデータベクトルｂと、係数ベクトルＫとを用いて
バタフライ演算を行ない、その演算結果ベクトルの各要
素を１つおきに配置したデータが次のステージの入力デ
ータとなる。ここでは、ｎ＝８＝23であるから、３段の
ステージについてこの処理が行われる。そして、最後に
ビット反転してフーリエ変換結果が得られる。なお、ビ
ット反転の内容については、E.ORAN BRIGHAM,宮川洋・
今井秀樹訳，『高速フーリエ変換』（科学技術出版社,1
978）に詳しい。
バタフライ演算での第ｉステージでのベクトル演算の様
子を第２図に示す。使用するベクトルは、第ｉステージ
の図中上下に分割されたベクトル長４の第１のデータベ
クトルａ（ｉ）及び第２のデータベクトルｂ（ｉ）と、
係数ベクトル生成部10において後述する方法で生成され
る係数ベクトルＫ（ｉ）である。そして、ベクトル演算
により、 ｐ＝ａ（ｉ）＋Ｋ（ｉ）＊ｂ（ｉ） ｑ＝ａ（ｉ）−Ｋ（ｉ）＊ｂ（ｉ） を計算する。
子を第２図に示す。使用するベクトルは、第ｉステージ
の図中上下に分割されたベクトル長４の第１のデータベ
クトルａ（ｉ）及び第２のデータベクトルｂ（ｉ）と、
係数ベクトル生成部10において後述する方法で生成され
る係数ベクトルＫ（ｉ）である。そして、ベクトル演算
により、 ｐ＝ａ（ｉ）＋Ｋ（ｉ）＊ｂ（ｉ） ｑ＝ａ（ｉ）−Ｋ（ｉ）＊ｂ（ｉ） を計算する。
次に、得られたp,qを連結したｎ要素のベクトルの各要
素を１つおきに配置していくことにより、ｉ＋１段のデ
ータベクトルａ（ｉ＋１）,b（ｉ＋１）が求められる。
素を１つおきに配置していくことにより、ｉ＋１段のデ
ータベクトルａ（ｉ＋１）,b（ｉ＋１）が求められる。
次に係数ベクトルＫについて説明する。係数ベクトルＫ
は、第１図に示すように、第１ステージではW0を４回繰
返したベクトル、第２ステージではW0,W2を２回繰返し
たベクトル、第３ステージではW0,W2,W1,W3からなるベ
クトルである。つまり、第ｉステージの係数ベクトルＫ
（ｉ）は、０から２ｉ−１−１までの一連の値を２
ｒ−ｉ回繰返してなる数値列に対し、ビット反転（ビッ
トの順序を変える）処理を行なった数値列をＷの添字と
するベクトルである。
は、第１図に示すように、第１ステージではW0を４回繰
返したベクトル、第２ステージではW0,W2を２回繰返し
たベクトル、第３ステージではW0,W2,W1,W3からなるベ
クトルである。つまり、第ｉステージの係数ベクトルＫ
（ｉ）は、０から２ｉ−１−１までの一連の値を２
ｒ−ｉ回繰返してなる数値列に対し、ビット反転（ビッ
トの順序を変える）処理を行なった数値列をＷの添字と
するベクトルである。
この係数ベクトルは、例えば第４図に示すような回路に
よって得ることができる。係数テーブル100は、係数デ
ータＫの各要素Ｗをビット逆順に格納したテーブルであ
る。カウンタ（RA）110は、係数テーブル100から係数ベ
クトルＫを１要素読出す毎にインクリメントされる。第
１のレジスタ（RB）120は、第ｉステージで２ｉ−１−
１にセットされる。この例では、第１ステージで00、第
２ステージで01、第３ステージで11がセットされる。第
２のレジスタ（Ａ）130は、前記係数テーブル100の先頭
アドレス（この例では０）が格納されている。そして、
上記カウンタ（RA）110の出力と第１のレジスタ（RB）1
20の出力とはアンドゲート140で論理積されることによ
り、第１ステージでは全て０、第２ステージではRAの１
ビット目を有効にし、第３ステージではRAの全てのビッ
トを有効にするようにしている。そして、このアンドゲ
ート140の出力とレジスタ（Ａ）130に格納された係数テ
ーブルの先頭アドレスとを加算器150において加算する
ことにより、その加算結果を係数テーブル110のアドレ
スとして与えるようにしている。このような回路を用い
れば前述した各ステージの係数が得られる。
よって得ることができる。係数テーブル100は、係数デ
ータＫの各要素Ｗをビット逆順に格納したテーブルであ
る。カウンタ（RA）110は、係数テーブル100から係数ベ
クトルＫを１要素読出す毎にインクリメントされる。第
１のレジスタ（RB）120は、第ｉステージで２ｉ−１−
１にセットされる。この例では、第１ステージで00、第
２ステージで01、第３ステージで11がセットされる。第
２のレジスタ（Ａ）130は、前記係数テーブル100の先頭
アドレス（この例では０）が格納されている。そして、
上記カウンタ（RA）110の出力と第１のレジスタ（RB）1
20の出力とはアンドゲート140で論理積されることによ
り、第１ステージでは全て０、第２ステージではRAの１
ビット目を有効にし、第３ステージではRAの全てのビッ
トを有効にするようにしている。そして、このアンドゲ
ート140の出力とレジスタ（Ａ）130に格納された係数テ
ーブルの先頭アドレスとを加算器150において加算する
ことにより、その加算結果を係数テーブル110のアドレ
スとして与えるようにしている。このような回路を用い
れば前述した各ステージの係数が得られる。
さて、第１図に戻って、各ステージでの演算結果を追っ
て行くと、まず、第１ステージでは、 で表すベクトル長４のバタフライ演算が行なわれる。こ
の結果を１つおきに配置した後、第２ステージでは、 で表すベクトル長４のバタフライ演算が行なわれる。さ
らに、この結果を１つおきに配置した後、第３ステージ
では、 で表すベクトル長４のバタフライ演算を行なう。ここ
で、得られた結果を更に１おきに配置し、Ｗｋ＝−Ｗ
ｋ＋n/2であることを考慮すると、前述した従来の結果
と同一の結果が得られたことが分る。そして、このベク
トル計算機によれば、第１ステージから第３ステージの
全てのバタフライ演算がベクトル長４のベクトル演算に
よって行われているので、ベクトル計算機の性能を十分
に発揮させることができる。
て行くと、まず、第１ステージでは、 で表すベクトル長４のバタフライ演算が行なわれる。こ
の結果を１つおきに配置した後、第２ステージでは、 で表すベクトル長４のバタフライ演算が行なわれる。さ
らに、この結果を１つおきに配置した後、第３ステージ
では、 で表すベクトル長４のバタフライ演算を行なう。ここ
で、得られた結果を更に１おきに配置し、Ｗｋ＝−Ｗ
ｋ＋n/2であることを考慮すると、前述した従来の結果
と同一の結果が得られたことが分る。そして、このベク
トル計算機によれば、第１ステージから第３ステージの
全てのバタフライ演算がベクトル長４のベクトル演算に
よって行われているので、ベクトル計算機の性能を十分
に発揮させることができる。
なお、上記実施例では、係数ベクトルを得るのに、第４
図で示した回路を用いたが、例えば第５図に示すよう
に、係数テーブル200には係数ベクトルＫの各要素Ｗを
正規の順番に格納し、加算器150の出力をビット反転部2
10によってビット反転させた値をアドレスとして上記係
数テーブル200をアクセスするようにしても良い。
図で示した回路を用いたが、例えば第５図に示すよう
に、係数テーブル200には係数ベクトルＫの各要素Ｗを
正規の順番に格納し、加算器150の出力をビット反転部2
10によってビット反転させた値をアドレスとして上記係
数テーブル200をアクセスするようにしても良い。
また、上記実施例ではｎ＝８の場合について説明した
が、その他の数についても、本発明の要旨を逸脱しない
範囲で適用可能であることはいうまでもない。
が、その他の数についても、本発明の要旨を逸脱しない
範囲で適用可能であることはいうまでもない。
［発明の効果］ 以上述べたように、本発明によれば、各ステージにおけ
るバタフライ演算結果を１つおきに配置し直し、これに
対応した係数データを生成するようにしているので、各
ステージにおいてベクトル長を長く保ったままでベクト
ル演算を行なうことができる。このため、本発明によれ
ば、FFTにおいて更に高速な処理を行なうことができ
る。
るバタフライ演算結果を１つおきに配置し直し、これに
対応した係数データを生成するようにしているので、各
ステージにおいてベクトル長を長く保ったままでベクト
ル演算を行なうことができる。このため、本発明によれ
ば、FFTにおいて更に高速な処理を行なうことができ
る。
第１図は本発明一実施例に係るベクトル計算機における
バタフライ演算処理の流れを説明するための図、第２図
は同バタフライ処理における第ｉステージの処理を説明
するための図、第３図はFFT処理の流れ図、第４図は本
実施例における係数ベクトル生成部の詳細な構成を示す
回路図、第５図は係数ベクトルの他の構成例を示す回路
図、第６図は従来のバタフライ演算を説明するための図
である。 10……係数ベクトル生成部、11……バタフライ演算部、
12……データ順序復元部、100,200……係数テーブル、1
10……カウンタ、120……第１のレジスタ、130……第２
のレジスタ、140……アンドゲート、150……加算器、21
0……ビット反転部。
バタフライ演算処理の流れを説明するための図、第２図
は同バタフライ処理における第ｉステージの処理を説明
するための図、第３図はFFT処理の流れ図、第４図は本
実施例における係数ベクトル生成部の詳細な構成を示す
回路図、第５図は係数ベクトルの他の構成例を示す回路
図、第６図は従来のバタフライ演算を説明するための図
である。 10……係数ベクトル生成部、11……バタフライ演算部、
12……データ順序復元部、100,200……係数テーブル、1
10……カウンタ、120……第１のレジスタ、130……第２
のレジスタ、140……アンドゲート、150……加算器、21
0……ビット反転部。
Claims (2)
- 【請求項１】ｎ（＝２ｒ）個の要素からなるベクトルデ
ータを、n/2個の要素からなる第１のデータベクトルと
第２のデータベクトルとに分割するとともに、これら両
データベクトルとn/2個の要素からなる係数ベクトルと
を用いてバタフライ演算を行ない、得られた演算結果ベ
クトルのｎ個の要素を１つおきに配置し直す処理を、ｒ
ステージ繰返す手段と、この手段で各ステージ毎に使用
される前記係数ベクトルを生成する手段とを具備し、前
記係数ベクトルを生成する手段は、第ｉステージの係数
ベクトルとして、０から２ｉ−１−１までの一連の値を
２ｒ−ｉ回繰返してなる数値列に対し、各数値のビット
の順序を逆順にした数値列を要素番号列とする係数ベク
トルを与えるものであることを特徴とするベクトル計算
機。 - 【請求項２】前記係数ベクトルを生成する手段は、前記
係数ベクトルの各要素をその要素番号のビット逆順に記
憶した係数テーブルと、前記係数テーブルから係数ベク
トルを１要素読出す毎にカウントアップするカウンタ
と、第ｉステージで２ｉ−１−１にセットされる第１の
レジスタと、前記係数テーブルの先頭アドレスが格納さ
れた第２のレジスタと、前記カウンタの出力と前記第１
のレジスタの出力との論理積に前記第２のレジスタの値
を加算して前記係数データのアドレスとして出力する演
算手段とを具備したものであることを特徴とする特許請
求の範囲第１項記載のベクトル計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219154A JPH06105458B2 (ja) | 1987-09-03 | 1987-09-03 | ベクトル計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219154A JPH06105458B2 (ja) | 1987-09-03 | 1987-09-03 | ベクトル計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6462765A JPS6462765A (en) | 1989-03-09 |
| JPH06105458B2 true JPH06105458B2 (ja) | 1994-12-21 |
Family
ID=16731048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62219154A Expired - Lifetime JPH06105458B2 (ja) | 1987-09-03 | 1987-09-03 | ベクトル計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105458B2 (ja) |
-
1987
- 1987-09-03 JP JP62219154A patent/JPH06105458B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6462765A (en) | 1989-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749022B2 (ja) | 高速フーリエ変換を用いて短い待ち時間でアレイ処理を行う並列システム | |
| JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
| US3517173A (en) | Digital processor for performing fast fourier transforms | |
| JPS58169675A (ja) | モノリシツク型高速フ−リエ変換回路 | |
| JP5549442B2 (ja) | Ｆｆｔ演算装置 | |
| JPH0514936B2 (ja) | ||
| JPH06105458B2 (ja) | ベクトル計算機 | |
| JP2737933B2 (ja) | 除算装置 | |
| JPH0148582B2 (ja) | ||
| JP2835366B2 (ja) | 高速フーリエ変換用アドレス情報発生装置 | |
| JPS6259828B2 (ja) | ||
| JPH04364525A (ja) | 並列演算装置 | |
| JP3135252B2 (ja) | アドレス指定装置 | |
| JP2696903B2 (ja) | 数値計算装置 | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JPS6041391B2 (ja) | バタフライ演算回路 | |
| JP2025184236A (ja) | 数論変換装置、数論変換方法及び数論変換用プログラム | |
| JP2751531B2 (ja) | ループコードｆｆｔ演算方式 | |
| JPH02134919A (ja) | クロック分配回路の製造方法 | |
| CN117763273A (zh) | 复数向量卷积处理方法、装置、计算机设备及存储介质 | |
| JPS58205281A (ja) | 高速フ−リエ変換装置 | |
| JPS58205256A (ja) | データ処理方法 | |
| JPH01177637A (ja) | アドレス計算回路 | |
| JPS6151268A (ja) | デ−タ処理装置 | |
| JPH0230062B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |