JPH06105488B2 - 波形補償回路 - Google Patents
波形補償回路Info
- Publication number
- JPH06105488B2 JPH06105488B2 JP17831387A JP17831387A JPH06105488B2 JP H06105488 B2 JPH06105488 B2 JP H06105488B2 JP 17831387 A JP17831387 A JP 17831387A JP 17831387 A JP17831387 A JP 17831387A JP H06105488 B2 JPH06105488 B2 JP H06105488B2
- Authority
- JP
- Japan
- Prior art keywords
- peak detection
- circuit
- peak
- pulse
- true
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、磁気ディスク装置等の磁気記憶装置の読出
し回路系における波形補償回路に関するものである。
し回路系における波形補償回路に関するものである。
第４図は例えば昭和51年度電子通信学会総合全国大会講
演論文集201（“磁気記録における再生波形修正",新居
他）に示された従来の波形補償回路の一例を示す構成図
である。これは波形等化回路といわれるものであり、図
において、１は波形等化回路、２は遅延線、３は遅延線
２の読出し波形Ａを入力する側の整合抵抗、４は遅延線
２の整合端が入力と接続された減衰回路、５は遅延線２
の反射端が正入力と，また減衰回路４の出力が負入力と
接続され，等化された読出し波形Ｄを出力する差動増幅
回路である。
演論文集201（“磁気記録における再生波形修正",新居
他）に示された従来の波形補償回路の一例を示す構成図
である。これは波形等化回路といわれるものであり、図
において、１は波形等化回路、２は遅延線、３は遅延線
２の読出し波形Ａを入力する側の整合抵抗、４は遅延線
２の整合端が入力と接続された減衰回路、５は遅延線２
の反射端が正入力と，また減衰回路４の出力が負入力と
接続され，等化された読出し波形Ｄを出力する差動増幅
回路である。
次に動作について説明する。第５図は磁気ディスク装置
の書込み及び読出し回路系の動作説明図であり、第６図
は波形等化回路１の各信号の一例を示したものである。
先ず、第５図を用いて読出し回路系の動作を説明する。
信号Ｅは書込み電流信号の例で、信号Ａはこのときの読
出し波形である。読出し回路系は読出し波形Ａのピーク
を検出して、ピーク検出パルスＦをつくる。一般に、読
出し波形Ａはそのピーク間が充分に離れたときに読出さ
れる孤立した読出し波形を記録時のタイミングで重畳し
たものと考えられる。従って、高密度記録をすると孤立
した読出し波形同志が干渉してピークのタイミングにず
れＧが生じる。このずれをピークシフトといい、ピーク
シフトが大きくなると復調が不可能になるが、この限界
は孤立した読出し波形間の干渉量で予測できる。この干
渉量は孤立した読出し波形のすその広がりかたに依存す
るが、この広がりかたは孤立した読出し波形の半値幅で
表現できる。波形等化回路１は孤立した読出し波形に対
してそのすそをとりのぞき読出し波形で生じるピークシ
フトを軽減するものである。
の書込み及び読出し回路系の動作説明図であり、第６図
は波形等化回路１の各信号の一例を示したものである。
先ず、第５図を用いて読出し回路系の動作を説明する。
信号Ｅは書込み電流信号の例で、信号Ａはこのときの読
出し波形である。読出し回路系は読出し波形Ａのピーク
を検出して、ピーク検出パルスＦをつくる。一般に、読
出し波形Ａはそのピーク間が充分に離れたときに読出さ
れる孤立した読出し波形を記録時のタイミングで重畳し
たものと考えられる。従って、高密度記録をすると孤立
した読出し波形同志が干渉してピークのタイミングにず
れＧが生じる。このずれをピークシフトといい、ピーク
シフトが大きくなると復調が不可能になるが、この限界
は孤立した読出し波形間の干渉量で予測できる。この干
渉量は孤立した読出し波形のすその広がりかたに依存す
るが、この広がりかたは孤立した読出し波形の半値幅で
表現できる。波形等化回路１は孤立した読出し波形に対
してそのすそをとりのぞき読出し波形で生じるピークシ
フトを軽減するものである。
次に、第６図を用いて第４図の波形等化回路１の動作を
具体的に説明する。
具体的に説明する。
孤立した読出し波形Ａを入力すると、遅延線２によって
所定量遅延された読出し波形Ｂが遅延線２の反射端に生
じる。反射した読出し波形は遅延線２の整合端で入力波
形と合成され減衰回路４に入力される。差動増幅回路５
は遅延線２で遅延された読出し波形Ｂから減衰回路４で
減衰された出力波形Ｃを差引いて出力する。減衰回路４
の出力波形Ｃは、孤立した読出し波形Ｂのピークから両
側に一定時間以上離れた２時点において孤立した読出し
波形Ｂと類似した振幅をもっているために、差動増幅回
路５から出力される等化された読出し波形Ｄは孤立した
読出し波形Ｂのすその部分の振幅が小さくなったものと
なる。このため、等化された読出し波形Ｄは近接した波
形間での干渉が軽減される。しかし、減衰回路４の出力
波形Ｃは、孤立した読出し波形Ｂのピーク近傍の時点に
おいても振幅が０ではないために、等化された読出し波
形Ｄのピーク振幅Ｉは孤立した読出し波形Ｂのピーク振
幅Ｈに比べて小さくなり、信号対雑音比が劣化してしま
う。
所定量遅延された読出し波形Ｂが遅延線２の反射端に生
じる。反射した読出し波形は遅延線２の整合端で入力波
形と合成され減衰回路４に入力される。差動増幅回路５
は遅延線２で遅延された読出し波形Ｂから減衰回路４で
減衰された出力波形Ｃを差引いて出力する。減衰回路４
の出力波形Ｃは、孤立した読出し波形Ｂのピークから両
側に一定時間以上離れた２時点において孤立した読出し
波形Ｂと類似した振幅をもっているために、差動増幅回
路５から出力される等化された読出し波形Ｄは孤立した
読出し波形Ｂのすその部分の振幅が小さくなったものと
なる。このため、等化された読出し波形Ｄは近接した波
形間での干渉が軽減される。しかし、減衰回路４の出力
波形Ｃは、孤立した読出し波形Ｂのピーク近傍の時点に
おいても振幅が０ではないために、等化された読出し波
形Ｄのピーク振幅Ｉは孤立した読出し波形Ｂのピーク振
幅Ｈに比べて小さくなり、信号対雑音比が劣化してしま
う。
従来の波形等化回路は以上のように構成されているの
で、波形等化は、入力波形から当該入力波形を用いて合
成された波形を差引かなければならず、このため振幅の
劣化による信号対雑音比の劣化が避けられないという問
題点があった。
で、波形等化は、入力波形から当該入力波形を用いて合
成された波形を差引かなければならず、このため振幅の
劣化による信号対雑音比の劣化が避けられないという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、信号対雑音比を劣化させることなくピークシ
フトを軽減することができる波形補償回路を得ることを
目的とする。
たもので、信号対雑音比を劣化させることなくピークシ
フトを軽減することができる波形補償回路を得ることを
目的とする。
この発明に係る波形補償回路は、読出し信号の振幅の絶
対値が所定値以上であるときに真となるピーク検出窓パ
ルスを出力するピーク検出窓パルス発生回路と、このピ
ーク検出窓パルスが真のとき読出し信号のピークを検出
すると真となるピーク検出パルスを出力するピーク検出
回路と、上記ピーク検出窓パルスが真となる時点からピ
ーク検出パルスが真となる時点までの時間間隔とピーク
検出パルスが真となる時点からピーク検出窓パルスが偽
となる時点までの時間間隔を検出してこの時間差を補償
量として出力する補償量検出回路と、この補償量に応じ
て上記ピーク検出パルスの遅延量を所定範囲内で変化さ
せ補償されたピーク検出パルスとして出力する位相補償
回路とから構成したものである。
対値が所定値以上であるときに真となるピーク検出窓パ
ルスを出力するピーク検出窓パルス発生回路と、このピ
ーク検出窓パルスが真のとき読出し信号のピークを検出
すると真となるピーク検出パルスを出力するピーク検出
回路と、上記ピーク検出窓パルスが真となる時点からピ
ーク検出パルスが真となる時点までの時間間隔とピーク
検出パルスが真となる時点からピーク検出窓パルスが偽
となる時点までの時間間隔を検出してこの時間差を補償
量として出力する補償量検出回路と、この補償量に応じ
て上記ピーク検出パルスの遅延量を所定範囲内で変化さ
せ補償されたピーク検出パルスとして出力する位相補償
回路とから構成したものである。
この発明における補償量検出回路は、ピーク検出窓パル
スが真となる時点からピーク検出パルスが真となる時点
までの時間間隔とピーク検出パルスが真となる時点から
ピーク検出窓パルスが偽となる時点までの時間間隔を検
出してこの時間差を補償量として出力することによって
ピーク検出パルスに生じているピークシフトの方向と大
きさを位相補償回路に出力し、位相補償回路は前記補償
量によって前記ピーク検出パルスの遅延時間を所定範囲
内で変化させて前記ピーク検出パルスのタイミングのず
れを補償する。
スが真となる時点からピーク検出パルスが真となる時点
までの時間間隔とピーク検出パルスが真となる時点から
ピーク検出窓パルスが偽となる時点までの時間間隔を検
出してこの時間差を補償量として出力することによって
ピーク検出パルスに生じているピークシフトの方向と大
きさを位相補償回路に出力し、位相補償回路は前記補償
量によって前記ピーク検出パルスの遅延時間を所定範囲
内で変化させて前記ピーク検出パルスのタイミングのず
れを補償する。
以下、この発明の一実施例を図について説明する。第１
図は実施例による波形補償回路を示す構成図であり、図
において、６は読出し波形のピーク振幅をほぼ一定にす
る自動利得制御増幅回路、７はピーク振幅がほぼ一定で
ある読出し波形Ａの振幅の絶対値がある一定値以上であ
るときに真となるピーク検出窓パルスＪを出力するピー
ク検出窓パルス発生回路、８は読出し波形Ａとピーク検
出窓パルスＪとを入力して読出し波形Ａとピークの時点
に対応してピーク検出パルスＦを出力するピーク検出回
路である。９はピーク検出窓パルスＪとピーク検出パル
スＦとを入力して波形補償電位Ｋを補償量として出力す
る補償量検出回路であり10aはピーク検出窓パルスＪが
真となる時点で充電を始めてピーク検出パルスＦが真と
なる時点で放電を始める第１の充放電回路、10bはピー
ク検出パルスＦが真となる時点で充電を始めてピーク検
出窓パルスＪが偽となりノットゲート12の出力が真とな
る時点で放電を始める第２の充放電回路、11aはピーク
検出パルスＦが真となる時点で第１の充放電回路10aの
出力Ｒをサンプル／ホールドする第１のサンプル／ホー
ルド回路、11bはピーク検出窓パルスＪが偽となりノッ
トゲート12の出力が真となる時点で第２の充放電回路10
bの出力Ｓをサンプル／ホールドする第２のサンプル／
ホールド回路であり、第１のサンプル／ホールド回路11
aの出力が差動増幅回路５の正入力，第２のサンプル／
ホールド回路11bの出力が負入力となって波形補償電位
Ｋが出力されるように構成されている。一方、13は上記
波形補償電位Ｋとピーク検出パルスＦとを入力し、波形
補償電位Ｋに応じてピーク検出パルスＦの遅延量を所定
範囲内で変化させて補償されたピーク検出パルスＱを出
力する位相補償回路であり、14aは正の基準電位Ｌを出
力する第１の基準電位発生回路、14bは負の基準電位Ｍ
を出力する第２の基準電位発生回路、15aは波形補償電
位Ｋと正の基準電位Ｌとを入力として波形補償電位Ｋが
基準電位Ｌより高いとき真となる第１の補償量制御信号
Taを出力する第１の電圧比較器、15bは波形補償電位Ｋ
と負の基準電位Ｍとを入力して波形補償電位Ｋが基準電
位Ｍより低いとき真となる第２の補償量制御信号Tbを出
力する第２の電圧比較器、16は第１の補償量制御信号Ta
と第２の補償量制御信号Tbとを入力していずれも偽のと
き真となる第３の補償量制御信号Tcを出力するノアゲー
ト、17はピーク検出パルスＦを入力して遅延時間τ＋τ
１（τ１＞０）なる第１の遅延ピーク検出パルスＮと遅
延時間τ−τ２（τ２＞０）なる第２の遅延ピーク検出
パルスＯと遅延時間τなる第３の遅延ピーク検出パルス
Ｐとを出力するタップ付遅延線、18は第１〜第３の補償
量制御信号Ta〜Tcと第１〜第３の遅延ピーク検出パルス
Ｎ〜Ｐとを入力して第１の補償量制御信号Taが真のとき
第１の遅延ピーク検出パルスＮを，第２の補償量制御信
号Tbが真のとき第２の遅延ピーク検出パルスＯを，第３
の補償量制御信号Tcが真のとき第３の遅延ピーク検出パ
ルスＮをそれぞれ補償されたピーク検出パルスＱとして
出力するゲート回路であり、アンドゲート18a〜18cとオ
アゲート18dとから成る。
図は実施例による波形補償回路を示す構成図であり、図
において、６は読出し波形のピーク振幅をほぼ一定にす
る自動利得制御増幅回路、７はピーク振幅がほぼ一定で
ある読出し波形Ａの振幅の絶対値がある一定値以上であ
るときに真となるピーク検出窓パルスＪを出力するピー
ク検出窓パルス発生回路、８は読出し波形Ａとピーク検
出窓パルスＪとを入力して読出し波形Ａとピークの時点
に対応してピーク検出パルスＦを出力するピーク検出回
路である。９はピーク検出窓パルスＪとピーク検出パル
スＦとを入力して波形補償電位Ｋを補償量として出力す
る補償量検出回路であり10aはピーク検出窓パルスＪが
真となる時点で充電を始めてピーク検出パルスＦが真と
なる時点で放電を始める第１の充放電回路、10bはピー
ク検出パルスＦが真となる時点で充電を始めてピーク検
出窓パルスＪが偽となりノットゲート12の出力が真とな
る時点で放電を始める第２の充放電回路、11aはピーク
検出パルスＦが真となる時点で第１の充放電回路10aの
出力Ｒをサンプル／ホールドする第１のサンプル／ホー
ルド回路、11bはピーク検出窓パルスＪが偽となりノッ
トゲート12の出力が真となる時点で第２の充放電回路10
bの出力Ｓをサンプル／ホールドする第２のサンプル／
ホールド回路であり、第１のサンプル／ホールド回路11
aの出力が差動増幅回路５の正入力，第２のサンプル／
ホールド回路11bの出力が負入力となって波形補償電位
Ｋが出力されるように構成されている。一方、13は上記
波形補償電位Ｋとピーク検出パルスＦとを入力し、波形
補償電位Ｋに応じてピーク検出パルスＦの遅延量を所定
範囲内で変化させて補償されたピーク検出パルスＱを出
力する位相補償回路であり、14aは正の基準電位Ｌを出
力する第１の基準電位発生回路、14bは負の基準電位Ｍ
を出力する第２の基準電位発生回路、15aは波形補償電
位Ｋと正の基準電位Ｌとを入力として波形補償電位Ｋが
基準電位Ｌより高いとき真となる第１の補償量制御信号
Taを出力する第１の電圧比較器、15bは波形補償電位Ｋ
と負の基準電位Ｍとを入力して波形補償電位Ｋが基準電
位Ｍより低いとき真となる第２の補償量制御信号Tbを出
力する第２の電圧比較器、16は第１の補償量制御信号Ta
と第２の補償量制御信号Tbとを入力していずれも偽のと
き真となる第３の補償量制御信号Tcを出力するノアゲー
ト、17はピーク検出パルスＦを入力して遅延時間τ＋τ
１（τ１＞０）なる第１の遅延ピーク検出パルスＮと遅
延時間τ−τ２（τ２＞０）なる第２の遅延ピーク検出
パルスＯと遅延時間τなる第３の遅延ピーク検出パルス
Ｐとを出力するタップ付遅延線、18は第１〜第３の補償
量制御信号Ta〜Tcと第１〜第３の遅延ピーク検出パルス
Ｎ〜Ｐとを入力して第１の補償量制御信号Taが真のとき
第１の遅延ピーク検出パルスＮを，第２の補償量制御信
号Tbが真のとき第２の遅延ピーク検出パルスＯを，第３
の補償量制御信号Tcが真のとき第３の遅延ピーク検出パ
ルスＮをそれぞれ補償されたピーク検出パルスＱとして
出力するゲート回路であり、アンドゲート18a〜18cとオ
アゲート18dとから成る。
次に動作について説明する。第２図は磁気ディスク装置
の書込み及び読出し回路系の動作説明図、第３図は補償
量検出回路９の各信号の一例を示したものである。先
ず、第２図を用いてこの発明の動作原理を説明する。前
述したように、書込電流Ｅに対応した読出し波形Ａは高
密度記録をするとピークシフトＧを生じる。ピーク検出
回路８は読出し波形Ａのピークを検出する際に雑音など
により誤まってピーク検出をしないようにピークがある
と思われる時点のみ真となるようなピーク検出窓パルス
Ｊを必要とする。このピーク検出窓パルスＪは、読出し
波形Ａの振幅がある一定値Ｚより大きい時点で真とな
る。一般的にピークシフトＧは、ピークシフトＧを生じ
るピークとその前後のピークとの時間間隔に差があると
きに生じる。また、読出し波形Ａは、書込み電流Ｅの各
々の反転時点をピークにもつ孤立した読出し波形を重畳
したものと考えられ、これらの孤立した読出し波形間で
干渉が生じるとピークシフトが生じる。通常、孤立した
読出し波形はピークを中心とした対称な波形であるた
め、ある孤立した読出し波形とその前後の孤立した読出
し波形とのピーク間隔が同じときは、前後の孤立した読
出し波形との干渉量は同じになりピークシフトはない
が、前記ピーク間隔に差があると、前記干渉量にも差が
生じ、結果としてピークシフトが生じる。
の書込み及び読出し回路系の動作説明図、第３図は補償
量検出回路９の各信号の一例を示したものである。先
ず、第２図を用いてこの発明の動作原理を説明する。前
述したように、書込電流Ｅに対応した読出し波形Ａは高
密度記録をするとピークシフトＧを生じる。ピーク検出
回路８は読出し波形Ａのピークを検出する際に雑音など
により誤まってピーク検出をしないようにピークがある
と思われる時点のみ真となるようなピーク検出窓パルス
Ｊを必要とする。このピーク検出窓パルスＪは、読出し
波形Ａの振幅がある一定値Ｚより大きい時点で真とな
る。一般的にピークシフトＧは、ピークシフトＧを生じ
るピークとその前後のピークとの時間間隔に差があると
きに生じる。また、読出し波形Ａは、書込み電流Ｅの各
々の反転時点をピークにもつ孤立した読出し波形を重畳
したものと考えられ、これらの孤立した読出し波形間で
干渉が生じるとピークシフトが生じる。通常、孤立した
読出し波形はピークを中心とした対称な波形であるた
め、ある孤立した読出し波形とその前後の孤立した読出
し波形とのピーク間隔が同じときは、前後の孤立した読
出し波形との干渉量は同じになりピークシフトはない
が、前記ピーク間隔に差があると、前記干渉量にも差が
生じ、結果としてピークシフトが生じる。
一般に高密度記録をするときは、ピーク時間間隔が孤立
した読出し波形の半値幅程度まで小さいために、読出し
波形のピークの前後の傾きは前後のピークとの時間間隔
と相関がある。すなわち、読出し波形のあるピークの前
後の傾きの差がわかれば、そのピークに生じているピー
クシフトが予測できることになる。ピーク付近の読出し
波形を三角形で近似すると、その両斜辺の傾きの差は、
ピークに相当する頂点から底辺に垂直な線を引いたとき
の底辺との交点と底辺の両頂点との長さの逆数の差に相
当する。この長さの逆数の差は、第２図のピーク検出窓
パルスＪが真となる時点からピーク検出パルスＦが真と
なる時点までの時間Ｖと、ピーク検出パルスＦが真とな
る時点からピーク検出窓パルスＪが偽となる時点までの
時間Ｗとの差に相当する。従って、前記時間Ｖと時間Ｗ
との差を検出すればピークシフトＧが予測でき、適正な
補償をすることができる。この補償は読出し波形Ａを直
接加える必要がないため、波形等化回路のように読出し
波形の信号対雑音比を劣化させることなく補償が可能で
ある。
した読出し波形の半値幅程度まで小さいために、読出し
波形のピークの前後の傾きは前後のピークとの時間間隔
と相関がある。すなわち、読出し波形のあるピークの前
後の傾きの差がわかれば、そのピークに生じているピー
クシフトが予測できることになる。ピーク付近の読出し
波形を三角形で近似すると、その両斜辺の傾きの差は、
ピークに相当する頂点から底辺に垂直な線を引いたとき
の底辺との交点と底辺の両頂点との長さの逆数の差に相
当する。この長さの逆数の差は、第２図のピーク検出窓
パルスＪが真となる時点からピーク検出パルスＦが真と
なる時点までの時間Ｖと、ピーク検出パルスＦが真とな
る時点からピーク検出窓パルスＪが偽となる時点までの
時間Ｗとの差に相当する。従って、前記時間Ｖと時間Ｗ
との差を検出すればピークシフトＧが予測でき、適正な
補償をすることができる。この補償は読出し波形Ａを直
接加える必要がないため、波形等化回路のように読出し
波形の信号対雑音比を劣化させることなく補償が可能で
ある。
次に、第１図および第３図を用いて補償量検出回路９の
動作を具体的に説明する。第１の充放電回路10aは、第
３図に示すようにピーク検出窓パルスＪが真となる時点
で充電を始めてピーク検出パルスＦが真となる時点で放
電を始める。この第１の充放電回路10aの出力信号Ｒを
入力とする第１のサンプル／ホールド回路11bは、ピー
ク検出パルスＦが真となる時点で上記信号Ｒのピーク振
幅Ｘをサンプル／ホールドする。このピーク振幅Ｘは前
記時間Ｖに比例する。もう一方の第２の充放電回路10b
は、ピーク検出パルスＦが真となる時点で重点を始めて
ノットゲート12の出力が真となる時点，すなわちピーク
検出窓パルスＪが偽となる時点で放電を始める。この第
２の充放電回路10bの出力信号Ｓを入力とする第２のサ
ンプル／ホールド回路11bは、ノットゲート12の出力が
真となる時点で上記信号Ｓのピーク振幅Ｙをサンプル／
ホールドする。このピーク振幅Ｙは前記時間Ｗに比例す
る。差動増幅回路５は、第１のサンプル／ホールド回路
11aの出力から第２のサンプル／ホールド回路11bの出力
を差引いた波形補償電位Ｋを出力する。なお、正しい波
形補償電位Ｋは、ピーク検出窓パルスＪが偽となった後
で出力されるので、ピーク検出パルスＦを正しく補償す
るためには、ピーク検出パルスＦを時間Ｗの最大値Wmax
より長い時間だけ遅延させる必要がある。さらに次のピ
ーク検出パルスの時点で第１のサンプル／ホールド回路
11aの出力が変化するので、ピーク検出パルスＦの遅延
時間はピーク検出パルスの間隔の最小値Tpminより短く
しなければならない。第１のサンプル／ホールド回路11
aの出力が第２のサンプル／ホールド回路11bの出力より
大きい場合は前記時間Ｖが前記時間Ｗより長い場合に相
当するので、ピークの前の傾きより後の傾きが大きいこ
とになり、ピークは書込み時のタイミングより早く現れ
ていると考えられる。すなわち、波形補償電位Ｋが正の
ときは、ピーク検出パルスＦを遅らせる方向に補償しな
ければならない。また、波形補償電位Ｋが負のときは、
逆にピーク検出パルスＦを進める方向に補償しなければ
ならない。
動作を具体的に説明する。第１の充放電回路10aは、第
３図に示すようにピーク検出窓パルスＪが真となる時点
で充電を始めてピーク検出パルスＦが真となる時点で放
電を始める。この第１の充放電回路10aの出力信号Ｒを
入力とする第１のサンプル／ホールド回路11bは、ピー
ク検出パルスＦが真となる時点で上記信号Ｒのピーク振
幅Ｘをサンプル／ホールドする。このピーク振幅Ｘは前
記時間Ｖに比例する。もう一方の第２の充放電回路10b
は、ピーク検出パルスＦが真となる時点で重点を始めて
ノットゲート12の出力が真となる時点，すなわちピーク
検出窓パルスＪが偽となる時点で放電を始める。この第
２の充放電回路10bの出力信号Ｓを入力とする第２のサ
ンプル／ホールド回路11bは、ノットゲート12の出力が
真となる時点で上記信号Ｓのピーク振幅Ｙをサンプル／
ホールドする。このピーク振幅Ｙは前記時間Ｗに比例す
る。差動増幅回路５は、第１のサンプル／ホールド回路
11aの出力から第２のサンプル／ホールド回路11bの出力
を差引いた波形補償電位Ｋを出力する。なお、正しい波
形補償電位Ｋは、ピーク検出窓パルスＪが偽となった後
で出力されるので、ピーク検出パルスＦを正しく補償す
るためには、ピーク検出パルスＦを時間Ｗの最大値Wmax
より長い時間だけ遅延させる必要がある。さらに次のピ
ーク検出パルスの時点で第１のサンプル／ホールド回路
11aの出力が変化するので、ピーク検出パルスＦの遅延
時間はピーク検出パルスの間隔の最小値Tpminより短く
しなければならない。第１のサンプル／ホールド回路11
aの出力が第２のサンプル／ホールド回路11bの出力より
大きい場合は前記時間Ｖが前記時間Ｗより長い場合に相
当するので、ピークの前の傾きより後の傾きが大きいこ
とになり、ピークは書込み時のタイミングより早く現れ
ていると考えられる。すなわち、波形補償電位Ｋが正の
ときは、ピーク検出パルスＦを遅らせる方向に補償しな
ければならない。また、波形補償電位Ｋが負のときは、
逆にピーク検出パルスＦを進める方向に補償しなければ
ならない。
次に、位相補償回路13の動作を第１図を用いて説明す
る。
る。
位相補償回路13は波形補償電位Ｋを３種類に分類して、
それぞれに対応した遅延時間だけ遅延させた遅延ピーク
検出パルスを補償されたピーク検出パルスＱとして出力
する。第１の電圧比較器15aは、波形補償電位Ｋが正の
基準電位Ｌより高いときに第１の補償量制御信号Taを真
にする。また、第２の電圧比較器15bは、波形補償電位
Ｋが負の基準電位Ｍより低いときに第２の補償量制御信
号Tbを真にする。更に、ノアゲート16は、第１の補償量
制御信号Taと第２の補償量制御信号Tbの両信号が偽のと
き，すなわち波形補償電位Ｋが正の基準電位Ｌより低く
かつ負の基準電位Ｍより高いときに第３の補償両制御信
号Tcを真にする。ゲート回路18は、タップ付遅延線17の
出力である３種類の遅延ピーク検出パルスN,O,Pを前記
３種類の補償量制御信号Ta,Tb,Tcに対応して選択して補
償されたピーク検出パルスＱとして出力する。すなわ
ち、波形補償電位Ｋが正で十分高いときはピーク検出パ
ルスＦをτ＋τ１だけ遅延して出力し、また波形補償電
位Ｋが負で十分低いときはピーク検出パルスＦをτ−τ
２だけ遅延して出力し、また波形補償電位Ｋが０に近い
ときはピーク検出パルスＦをτだけ遅延して出力するこ
とで、タイミングを＋τ１または−τ２だけ補償する。
なお、前記したように補償量制御信号９の動作条件か
ら、τ，τ１およびτ２には制限がある。これを以下に
示すと τ−τ２＞Wmax τ＋τ１＜Tpmin となる。
それぞれに対応した遅延時間だけ遅延させた遅延ピーク
検出パルスを補償されたピーク検出パルスＱとして出力
する。第１の電圧比較器15aは、波形補償電位Ｋが正の
基準電位Ｌより高いときに第１の補償量制御信号Taを真
にする。また、第２の電圧比較器15bは、波形補償電位
Ｋが負の基準電位Ｍより低いときに第２の補償量制御信
号Tbを真にする。更に、ノアゲート16は、第１の補償量
制御信号Taと第２の補償量制御信号Tbの両信号が偽のと
き，すなわち波形補償電位Ｋが正の基準電位Ｌより低く
かつ負の基準電位Ｍより高いときに第３の補償両制御信
号Tcを真にする。ゲート回路18は、タップ付遅延線17の
出力である３種類の遅延ピーク検出パルスN,O,Pを前記
３種類の補償量制御信号Ta,Tb,Tcに対応して選択して補
償されたピーク検出パルスＱとして出力する。すなわ
ち、波形補償電位Ｋが正で十分高いときはピーク検出パ
ルスＦをτ＋τ１だけ遅延して出力し、また波形補償電
位Ｋが負で十分低いときはピーク検出パルスＦをτ−τ
２だけ遅延して出力し、また波形補償電位Ｋが０に近い
ときはピーク検出パルスＦをτだけ遅延して出力するこ
とで、タイミングを＋τ１または−τ２だけ補償する。
なお、前記したように補償量制御信号９の動作条件か
ら、τ，τ１およびτ２には制限がある。これを以下に
示すと τ−τ２＞Wmax τ＋τ１＜Tpmin となる。
以上のように、この発明によれば、波形補償回路を読出
し信号の振幅の絶対値が所定値以上であるときに真とな
るピーク検出窓パルスを出力するピーク検出窓パルス発
生回路と、このピーク検出窓パルスが真のとき読出し信
号のピークを検出すると真となるピーク検出パルスを出
力するピーク検出回路と、上記ピーク検出窓パルスが真
となる時点からピーク検出パルスが真となる時点までの
時間間隔とピーク検出パルスが真となる時点からピーク
検出窓パルスが偽となる時点までの時間間隔を検出して
この時間差を補償量として出力する補償量検出回路と、
この補償量に応じて上記ピーク検出パルスの遅延量を所
定範囲内で変化させ補償されたピーク検出パルスとして
出力する位相補償量回路とから構成して、読出し波形の
振幅を劣化させることなく波形補償をしているので、信
号対雑音比を劣化させることなくピークシフトを軽減で
きる効果がある。
し信号の振幅の絶対値が所定値以上であるときに真とな
るピーク検出窓パルスを出力するピーク検出窓パルス発
生回路と、このピーク検出窓パルスが真のとき読出し信
号のピークを検出すると真となるピーク検出パルスを出
力するピーク検出回路と、上記ピーク検出窓パルスが真
となる時点からピーク検出パルスが真となる時点までの
時間間隔とピーク検出パルスが真となる時点からピーク
検出窓パルスが偽となる時点までの時間間隔を検出して
この時間差を補償量として出力する補償量検出回路と、
この補償量に応じて上記ピーク検出パルスの遅延量を所
定範囲内で変化させ補償されたピーク検出パルスとして
出力する位相補償量回路とから構成して、読出し波形の
振幅を劣化させることなく波形補償をしているので、信
号対雑音比を劣化させることなくピークシフトを軽減で
きる効果がある。
第１図はこの発明の一実施例による波形補償回路を示す
回路構成図、第２図は磁気ディスク装置の書込み及び読
出し回路系の動作説明図、第３図は補償量検出回路の各
信号の一例を示す図、第４図は従来の波形補償回路であ
る波形等化回路の回路構成図、第５図は磁気ディスク装
置の書込み及び読出し回路系の動作説明図、第６図は従
来の波形補償回路である波形等化回路の各信号の一例を
示す図である。 ５は差動増幅回路、６は自動利得制御増幅回路、７はピ
ーク検出窓パルス発生回路、８はピーク検出回路、９は
補償量検出回路、10aは第１の充放電回路、10bは第２の
充放電回路、11aは第１のサンプル／ホールド回路、11b
は第２のサンプル／ホールド回路、12はノットゲート、
13は位相補償回路、14aは第１の基準電位発生回路、14b
は第２の基準電位発生回路、15aは第１の電圧比較器、1
5bは第２の電圧比較器、16はノアゲート、17はタップ付
遅延線、18はゲート回路である。 なお、図中、同一符号は同一又は相当部分を示す。
回路構成図、第２図は磁気ディスク装置の書込み及び読
出し回路系の動作説明図、第３図は補償量検出回路の各
信号の一例を示す図、第４図は従来の波形補償回路であ
る波形等化回路の回路構成図、第５図は磁気ディスク装
置の書込み及び読出し回路系の動作説明図、第６図は従
来の波形補償回路である波形等化回路の各信号の一例を
示す図である。 ５は差動増幅回路、６は自動利得制御増幅回路、７はピ
ーク検出窓パルス発生回路、８はピーク検出回路、９は
補償量検出回路、10aは第１の充放電回路、10bは第２の
充放電回路、11aは第１のサンプル／ホールド回路、11b
は第２のサンプル／ホールド回路、12はノットゲート、
13は位相補償回路、14aは第１の基準電位発生回路、14b
は第２の基準電位発生回路、15aは第１の電圧比較器、1
5bは第２の電圧比較器、16はノアゲート、17はタップ付
遅延線、18はゲート回路である。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】磁気記憶装置における読出し信号の波形干
渉によるピーク検出パルスのタイミングのずれを補償す
る波形補償回路において、上記読出し信号の振幅の絶対
値が所定値以上であるときに真となるピーク検出窓パル
スを出力するピーク検出窓パルス発生回路と、このピー
ク検出窓パルスが真のとき読出し信号のピークを検出す
ると真となるピーク検出パルスを出力するピーク検出回
路と、上記ピーク検出窓パルスが真となる時点からピー
ク検出パルスが真となる時点までの時間間隔とピーク検
出パルスが真となる時点からピーク検出窓パルスが偽と
なる時点までの時間間隔を検出してこの時間差を補償量
として出力する補償量検出回路と、この補償量に応じて
上記ピーク検出パルスの遅延量を所定範囲内で変化させ
補償されたピーク検出パルスとして出力する位相補償回
路とから構成したことを特徴とする波形補償回路。 - 【請求項２】補償量検出回路は、ピーク検出窓パルスが
真となる時に充電を開始しピーク検出パルスと真となる
時に放電を開始する第１の充放電回路と、ピーク検出パ
ルスが真となるときに第１の充放電回路の電位をサンプ
ル／ホールドする第１のサンプル／ホールド回路と、ピ
ーク検出パルスが真となるときに充電を開始しピーク検
出窓パルスが偽となるときに放電を開始する第２の充放
電回路と、ピーク検出窓パルスが偽となるときに第２の
充放電回路の電位をサンプル／ホールドする第２のサン
プル／ホールド回路と、上記第１のサンプル／ホールド
回路の出力電位から第２のサンプル／ホールド回路の出
力電位を差引いて増幅し波形補償電位を出力する差動増
幅回路とから成り、位相補償回路は、正の基準電位を出
力する第１の基準電位発生回路と、負の基準電位を出力
する第２の基準電位発生回路と、上記波形補償電位が正
の基準電位より高いとき真となる第１の補償量制御信号
を出力する第１の電圧比較器と、波形補償電位が負の基
準電位より低いとき真となる第２の補償量制御信号を出
力する第２の電圧比較器と、上記第1,第２の補償量制御
信号がいずれも偽のとき真となる第３の補償量制御信号
を出力するノアゲートと、上記ピーク検出パルスを入力
して遅延時間τ＋τ１なる第１の遅延ピーク検出パルス
と遅延時間τ−τ２なる第２の遅延ピーク検出パルスと
遅延時間τなる第３の遅延ピーク検出パルスとを出力す
るタップ付遅延線と、上記第１の補償量制御信号が真の
とき第１の遅延ピーク検出パルスを，第２の補償量制御
信号が真のとき第２の遅延ピーク検出パルスを，第３の
補償量制御信号が真のとき第３の遅延ピーク検出パルス
をそれぞれ補償されたピーク検出パルスとして出力する
ゲート回路とから成ることを特徴とする特許請求の範囲
第１項記載の波形補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17831387A JPH06105488B2 (ja) | 1987-07-17 | 1987-07-17 | 波形補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17831387A JPH06105488B2 (ja) | 1987-07-17 | 1987-07-17 | 波形補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6421705A JPS6421705A (en) | 1989-01-25 |
| JPH06105488B2 true JPH06105488B2 (ja) | 1994-12-21 |
Family
ID=16046294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17831387A Expired - Lifetime JPH06105488B2 (ja) | 1987-07-17 | 1987-07-17 | 波形補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105488B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920023B2 (en) | 2003-03-21 | 2005-07-19 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
| US7119467B2 (en) | 2003-03-21 | 2006-10-10 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
-
1987
- 1987-07-17 JP JP17831387A patent/JPH06105488B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920023B2 (en) | 2003-03-21 | 2005-07-19 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
| US7119467B2 (en) | 2003-03-21 | 2006-10-10 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
| US7309939B2 (en) | 2003-03-21 | 2007-12-18 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
| US7436098B2 (en) | 2003-03-21 | 2008-10-14 | Pratt & Whitney Canada Corp. | Current limiting means for a generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6421705A (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740940A (en) | Optical information read apparatus | |
| US5163003A (en) | Apparatus and method for reading from and writing to a magnetic recording medium | |
| JPH06105488B2 (ja) | 波形補償回路 | |
| US4755891A (en) | Circuit for processing waveform of reproduced signal in magnetic reproducing apparatus | |
| KR890015234A (ko) | 데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로 | |
| US4757395A (en) | Waveform equalizing circuit | |
| US5337198A (en) | Digital magnetic writing and reading apparatus | |
| US4398154A (en) | Read channel gate generator with self-adjusting pulse width compensator | |
| US6941445B2 (en) | Resampling address generator | |
| US5249086A (en) | H.D.A. pulse shaping system using a differential delay line with multiple inputs | |
| JP2570485B2 (ja) | 信号補間回路 | |
| JPH01279617A (ja) | 自動等化回路 | |
| JP2664160B2 (ja) | 磁気記録再生装置の再生回路 | |
| JP2690946B2 (ja) | Ｍｉｇヘッド波形再生装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPS6132255A (ja) | 磁気記録再生機器のトラツキングエラ−信号生成回路 | |
| JPS60175257A (ja) | 読出し回路 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JP2560821B2 (ja) | データ記憶装置の試験装置 | |
| JPH07118048B2 (ja) | 再生波形等化回路 | |
| JPS6262407A (ja) | 磁気記録再生回路 | |
| JPH05282784A (ja) | デジタル信号再生検出回路 | |
| JPS63195809A (ja) | 磁気記録装置の読出し回路 | |
| JPH02227875A (ja) | 波形等価回路 | |
| JPS61222316A (ja) | 再生信号検出回路 |