JPH06105702B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH06105702B2 JPH06105702B2 JP62272114A JP27211487A JPH06105702B2 JP H06105702 B2 JPH06105702 B2 JP H06105702B2 JP 62272114 A JP62272114 A JP 62272114A JP 27211487 A JP27211487 A JP 27211487A JP H06105702 B2 JPH06105702 B2 JP H06105702B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ingot
- semiconductor substrate
- substrate
- slicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は電力用半導体装置等で使用される半導体基板
の製造方法に係り、特に一方面側に低抵抗の拡散領域が
形成された半導体基板の製造方法に関する。
の製造方法に係り、特に一方面側に低抵抗の拡散領域が
形成された半導体基板の製造方法に関する。
（従来の技術） 電力用半導体装置等で使用される半導体基板（以下、ウ
エハと称する）では一方面側に低抵抗の拡散領域が形成
されており、他方面側に拡散等を行なって素子を形成し
た後に一方面側の拡散領域上に金属層を形成することに
よって電極を取り出すようにしている。このような用途
で使用されるウエハ（以下、OSL（One Side Lapped）ウ
エハと称する）は、従来、出発ウエハがラップ仕上げさ
れた厚さ600μｍ前後のものから製造されている。このO
SLウエハは、結晶棒（インゴット）よりスライス、ラッ
プ等の工程を経て製造されるので、600μｍの厚みのウ
エハを製造するためにはほぼその２倍の1200μｍの厚み
の材料が必要となる。
エハと称する）では一方面側に低抵抗の拡散領域が形成
されており、他方面側に拡散等を行なって素子を形成し
た後に一方面側の拡散領域上に金属層を形成することに
よって電極を取り出すようにしている。このような用途
で使用されるウエハ（以下、OSL（One Side Lapped）ウ
エハと称する）は、従来、出発ウエハがラップ仕上げさ
れた厚さ600μｍ前後のものから製造されている。このO
SLウエハは、結晶棒（インゴット）よりスライス、ラッ
プ等の工程を経て製造されるので、600μｍの厚みのウ
エハを製造するためにはほぼその２倍の1200μｍの厚み
の材料が必要となる。
第６図（ａ）ないし（ｄ）は従来方法による各工程を順
次示す断面図である。まず、厚みが600μｍのウエハ30
を用意する（第６図（ａ））。このウエハ30はインゴッ
トの状態からスライスされ、さらにラップ仕上げされる
ことによって所望の厚さに形成されている。このときの
スライス代は350μｍ程度であり、ラップ代は200μｍ程
度である。従って、出発ウエハの材料ロスは550μｍと
なる。次にウエハ30の両面に拡散領域31を形成し（第６
図（ｂ））、続いて片側をグラインダーによって研磨
し、さらにラッピングによる研磨等を行なって一方の拡
散領域を除去した後（第６図（ｃ））、除去面をミラー
ポリッシュを行なって鏡面ウエハとすることによって完
成する（第６図（ｄ））。なお、グラインディング、ラ
ッピング及びミラーポリッシュによる全体の材料ロスは
300μｍ程度である。
次示す断面図である。まず、厚みが600μｍのウエハ30
を用意する（第６図（ａ））。このウエハ30はインゴッ
トの状態からスライスされ、さらにラップ仕上げされる
ことによって所望の厚さに形成されている。このときの
スライス代は350μｍ程度であり、ラップ代は200μｍ程
度である。従って、出発ウエハの材料ロスは550μｍと
なる。次にウエハ30の両面に拡散領域31を形成し（第６
図（ｂ））、続いて片側をグラインダーによって研磨
し、さらにラッピングによる研磨等を行なって一方の拡
散領域を除去した後（第６図（ｃ））、除去面をミラー
ポリッシュを行なって鏡面ウエハとすることによって完
成する（第６図（ｄ））。なお、グラインディング、ラ
ッピング及びミラーポリッシュによる全体の材料ロスは
300μｍ程度である。
従来方法の場合、出発ウエハの厚さが600μｍであるの
に対し、製造後のOSLウエハでは300μｍとなり、半分の
材料は捨去られることになる。このことは従来方法では
避けられない。OSLウエハの中に占めるコスト配分は、
市販されているものでは利益率10％、間接費15％であ
り、この残り75％が直接費となる。さらに直接費の中に
占める生ウエハ代は全体の56.4％になる。従って、OSL
ウエハ中の生ウエハのコスト影響度は非常に大きく、OS
Lウエハのコストダウンの大きな壁になっている。
に対し、製造後のOSLウエハでは300μｍとなり、半分の
材料は捨去られることになる。このことは従来方法では
避けられない。OSLウエハの中に占めるコスト配分は、
市販されているものでは利益率10％、間接費15％であ
り、この残り75％が直接費となる。さらに直接費の中に
占める生ウエハ代は全体の56.4％になる。従って、OSL
ウエハ中の生ウエハのコスト影響度は非常に大きく、OS
Lウエハのコストダウンの大きな壁になっている。
しかし、600μｍの出発ウエハを得るにはスライス、ラ
ップの二つの工程を経て行なわなければ完成せず、これ
らの工程で約550μｍの材料ロスが生じる。これは直径
が125mmのもので約16g以上の材料ロスとなっている。
ップの二つの工程を経て行なわなければ完成せず、これ
らの工程で約550μｍの材料ロスが生じる。これは直径
が125mmのもので約16g以上の材料ロスとなっている。
（発明が解決しようとする問題点） このように従来では生ウエハから多くの部分を除去する
ことによって最終ウエハを仕上げているため、材料に無
駄が生じコストが高価となる欠点がある。
ことによって最終ウエハを仕上げているため、材料に無
駄が生じコストが高価となる欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は半導体基板を安価に製造することがで
きる半導体基板の製造方法を提供することにある。
あり、その目的は半導体基板を安価に製造することがで
きる半導体基板の製造方法を提供することにある。
［発明の構成］ （問題点を解決するための手段） この発明の半導体基板の製造方法は、半導体基板の両面
に不純物を拡散して拡散領域を形成し、上記拡散領域が
形成された複数枚の半導体基板を拡散領域相互が対向す
るように接着してインゴットを形成し、上記インゴット
の一方端面に、インゴットの平面とダイヤモンドブレー
ドの面との位置補正を行うための補正用基板を接着し、
上記ダイヤモンドブレードを用いて上記複数枚の各半導
体基板を厚み方向でそれぞれ２枚にスライスするに当た
り、上記補正用基板をスライスして一部を除去しこの補
正用基板の残った部分の平面と平行するようにセンサの
位置を調整し、上記補正用基板の残った部分を除去し、
上記補正用基板を除去した上記インゴットの端面が上記
位置を調整されたセンサと平行するように上記インゴッ
トの位置を調整した後に、各半導体基板をピッチ送りし
て順次スライスするようにしたことを特徴としている。
に不純物を拡散して拡散領域を形成し、上記拡散領域が
形成された複数枚の半導体基板を拡散領域相互が対向す
るように接着してインゴットを形成し、上記インゴット
の一方端面に、インゴットの平面とダイヤモンドブレー
ドの面との位置補正を行うための補正用基板を接着し、
上記ダイヤモンドブレードを用いて上記複数枚の各半導
体基板を厚み方向でそれぞれ２枚にスライスするに当た
り、上記補正用基板をスライスして一部を除去しこの補
正用基板の残った部分の平面と平行するようにセンサの
位置を調整し、上記補正用基板の残った部分を除去し、
上記補正用基板を除去した上記インゴットの端面が上記
位置を調整されたセンサと平行するように上記インゴッ
トの位置を調整した後に、各半導体基板をピッチ送りし
て順次スライスするようにしたことを特徴としている。
（作用） この発明の方法では、両面に拡散領域を形成された基板
を厚み方向でスライスして分割し、２枚取りすることに
より、基板１枚当りの材料ロスが従来よりも削減され
る。
を厚み方向でスライスして分割し、２枚取りすることに
より、基板１枚当りの材料ロスが従来よりも削減され
る。
（実施例） 以下、図面を参照してこの発明の実施例方法を説明す
る。第１図（ａ）ないし（ｅ）はこの発明の方法による
各工程を順次示す断面図である。
る。第１図（ａ）ないし（ｅ）はこの発明の方法による
各工程を順次示す断面図である。
まず、厚みが従来の倍である1200μｍの出発ウエハ10を
用意する（第１図（ａ））。このウエハ10は従来と同様
にインゴットの状態からスライスされ、さらにラップ仕
上げされることによって所望の厚さに形成されている。
このウエハ10は、例えば直径が125mm±0.5mm、抵抗率が
40ないし50Ωcmであり、不純物としてＮ型のＰ（リン）
が導入されており、表面はJISの＃1000ラップ仕上げで
あり、平行度は５μｍ以下である。また、スライス代は
従来と同様に350μｍ程度であり、かつラップ代は200μ
ｍ程度である。従って、出発ウエハの材料ロスは従来の
場合と同様に550μｍとなる。
用意する（第１図（ａ））。このウエハ10は従来と同様
にインゴットの状態からスライスされ、さらにラップ仕
上げされることによって所望の厚さに形成されている。
このウエハ10は、例えば直径が125mm±0.5mm、抵抗率が
40ないし50Ωcmであり、不純物としてＮ型のＰ（リン）
が導入されており、表面はJISの＃1000ラップ仕上げで
あり、平行度は５μｍ以下である。また、スライス代は
従来と同様に350μｍ程度であり、かつラップ代は200μ
ｍ程度である。従って、出発ウエハの材料ロスは従来の
場合と同様に550μｍとなる。
次に出発ウエハ10の両面に拡散領域11を形成する（第１
図（ｂ））。この拡散は例えば50枚の出発ウエハを１ロ
ットとし、５ロット編成で行なわれる。まず、出発ウエ
ハをアルカリ洗浄液で前処理して表面の清浄度を向上さ
せた後、石英製のボート上に１ロット単位で設置する。
続いて、温度1200℃の酸素雰囲気の拡散炉内に挿入した
後、POcl3をN2ガスで蒸発させた蒸気を酸素ガスと混合
させて炉内に供給する。所定時間の状態を維持した後、
POcl3の蒸気の供給を停止してボートを炉外に取出す。
次に表面に形成されたリンガラスをHF溶液で除去するこ
とにより、出発ウエハ10の両面に高濃度に不純物を含む
領域を堆積する、いわゆるデポジションが終了する。デ
ポジション後に一部のウエハの表面不純物濃度を評価
し、1020／cm3以上であることを確認する。デポジショ
ン後のウエハは石英製のボート上に１ロット単位で密着
した状態でスタックする。この場合、５ロット単位で同
時にスタックすることにより能率を上げる。スタックし
たボートを、温度1250℃の酸素雰囲気中の炉内に挿入
し、所定時間スランピングを行なう。スランピング後
は、炉外にボートを出し、表面に形成されたリンガラス
を再びHF溶液で除去する。この後、一部のウエハの拡散
領域11の深さを測定し、150μｍ±５μｍ以内にあるこ
とを確認する共に、そのロット単位の代表値を記録して
おく。
図（ｂ））。この拡散は例えば50枚の出発ウエハを１ロ
ットとし、５ロット編成で行なわれる。まず、出発ウエ
ハをアルカリ洗浄液で前処理して表面の清浄度を向上さ
せた後、石英製のボート上に１ロット単位で設置する。
続いて、温度1200℃の酸素雰囲気の拡散炉内に挿入した
後、POcl3をN2ガスで蒸発させた蒸気を酸素ガスと混合
させて炉内に供給する。所定時間の状態を維持した後、
POcl3の蒸気の供給を停止してボートを炉外に取出す。
次に表面に形成されたリンガラスをHF溶液で除去するこ
とにより、出発ウエハ10の両面に高濃度に不純物を含む
領域を堆積する、いわゆるデポジションが終了する。デ
ポジション後に一部のウエハの表面不純物濃度を評価
し、1020／cm3以上であることを確認する。デポジショ
ン後のウエハは石英製のボート上に１ロット単位で密着
した状態でスタックする。この場合、５ロット単位で同
時にスタックすることにより能率を上げる。スタックし
たボートを、温度1250℃の酸素雰囲気中の炉内に挿入
し、所定時間スランピングを行なう。スランピング後
は、炉外にボートを出し、表面に形成されたリンガラス
を再びHF溶液で除去する。この後、一部のウエハの拡散
領域11の深さを測定し、150μｍ±５μｍ以内にあるこ
とを確認する共に、そのロット単位の代表値を記録して
おく。
次に拡散工程が終了したウエハ10同士を第２図の側面図
に示すように接着してインゴット12を構成する。このと
き接着剤として融点が70℃のパラフィンを用いる。この
とき、予め各ウエハをヒータ上で昇温しておき、表面に
パラフィンを塗布し、その上に別のウエハを重ねていく
方法を繰返すことにより全てのウエハを接着してインゴ
ット12を構成する。このとき、各ウエハに設けられてい
るオリエンテーリング・フラット部を位置合せの基準し
て重ね合せる。また、インゴット12の両端面には補強用
のダミー用ウエハ13を接着する。このダミー用ウエハ13
も直径が125mm±0.5mmであり、厚さは例えば600μｍで
あり、表面はJISの＃1000ラップ仕上げされている。こ
れらのウエハが接着された後、100g/cm2以上の圧力を加
えて余分なパラフィンを除外しつつ冷却する。表面の余
分なパラフィンはトリクレンにて拭き取る。接着された
インゴットはその全長を測定し、接着剤としてのパラフ
ィンの厚みをウエハ１枚当りに換算し、記録しておく。
に示すように接着してインゴット12を構成する。このと
き接着剤として融点が70℃のパラフィンを用いる。この
とき、予め各ウエハをヒータ上で昇温しておき、表面に
パラフィンを塗布し、その上に別のウエハを重ねていく
方法を繰返すことにより全てのウエハを接着してインゴ
ット12を構成する。このとき、各ウエハに設けられてい
るオリエンテーリング・フラット部を位置合せの基準し
て重ね合せる。また、インゴット12の両端面には補強用
のダミー用ウエハ13を接着する。このダミー用ウエハ13
も直径が125mm±0.5mmであり、厚さは例えば600μｍで
あり、表面はJISの＃1000ラップ仕上げされている。こ
れらのウエハが接着された後、100g/cm2以上の圧力を加
えて余分なパラフィンを除外しつつ冷却する。表面の余
分なパラフィンはトリクレンにて拭き取る。接着された
インゴットはその全長を測定し、接着剤としてのパラフ
ィンの厚みをウエハ１枚当りに換算し、記録しておく。
次に上記のようなインゴット12のスライスを行なって、
第１図（ｃ）に示すようにウエハ10を２枚のウエハ18に
分割する。このスライスは次のように行なわれる。ま
ず、インゴットをスライス用カーボンベース上に接着樹
脂（例えばエポキシ樹脂）を用いて接着する。ベース上
に接着したインゴットはMayer ＆ Burge社製のTS−27形
式のダイヤモンドブレード式スライシング装置に装着す
る。このとき使用するダイヤモンドブレードは、外形が
27インチのものであり、刃厚が340μｍ、地金厚が150μ
ｍのものである。また、このブレードで切断した場合の
切断代は400μｍとなる。
第１図（ｃ）に示すようにウエハ10を２枚のウエハ18に
分割する。このスライスは次のように行なわれる。ま
ず、インゴットをスライス用カーボンベース上に接着樹
脂（例えばエポキシ樹脂）を用いて接着する。ベース上
に接着したインゴットはMayer ＆ Burge社製のTS−27形
式のダイヤモンドブレード式スライシング装置に装着す
る。このとき使用するダイヤモンドブレードは、外形が
27インチのものであり、刃厚が340μｍ、地金厚が150μ
ｍのものである。また、このブレードで切断した場合の
切断代は400μｍとなる。
次に第３図（ａ）ないし（ｄ）の側面図を用いてこのス
ライス工程を詳細に説明する。まず、スライス用カーボ
ンベース14上に接着されたインゴット12の前方に位置補
正用のダミー用ウエハ15を接着する。このダミー用ウエ
ハ15は厚さが例えば3000μｍである。次にスライス用カ
ーボンベース14上に接着されたインゴット12の全面に設
置された位置補正用のダミー用ウエハ15に位置検出用の
センサ16を対向させる（第３図（ａ））。なお、17はス
ライシング装置のダイヤモンドブレードである。次に、
スライス用カーボンベース14上に接着されたインゴット
12の前方に位置するダミー用ウエハ15をダイヤモンドブ
レード16によってスライスする（第３図（ｂ））。次に
スライスされたダミー用ウエハ15を取除き、残っている
ダミー用ウエハ15の平面と平行するようにセンサ16の位
置を調整する（第３図（ｃ））。次に残っているダミー
用ウエハ15を取除いた後、インゴット12の端面の補強用
ダミー用ウエハ13の平面がセンサ16と平行するようにス
ライス用カーボンベース14の位置を調整する。これによ
り、ウエハの平面とダイヤモンドブレード16との位置合
せが完了する。この後、スライシング装置における自動
送り機構をオンにする前に、手動によって（切断代/2）
＝400μm/2＝200μｍを予め送った後、自動送り機構を
オンにして送りピッチＰでスライスを順次行なう。Ｐ＝
Ｔ＋ωであり、Ｔはウエハ10の１枚当りの平均厚さ、ω
はパラフィンのウエハ１枚当りの厚みである。ここでＴ
は1200μｍであり、ωを２μｍとすると、この場合の送
りピッチＰは1202μｍとなる。このとき、スライス速度
は50mm/分、ブレードの回転数は2000rpmであり、冷却水
は市水を用いた。このようなスライス工程が終了した状
態を第４図の側面図に示す。前記ウエハ10はそれぞれ２
枚のウエハ18に分割されている。
ライス工程を詳細に説明する。まず、スライス用カーボ
ンベース14上に接着されたインゴット12の前方に位置補
正用のダミー用ウエハ15を接着する。このダミー用ウエ
ハ15は厚さが例えば3000μｍである。次にスライス用カ
ーボンベース14上に接着されたインゴット12の全面に設
置された位置補正用のダミー用ウエハ15に位置検出用の
センサ16を対向させる（第３図（ａ））。なお、17はス
ライシング装置のダイヤモンドブレードである。次に、
スライス用カーボンベース14上に接着されたインゴット
12の前方に位置するダミー用ウエハ15をダイヤモンドブ
レード16によってスライスする（第３図（ｂ））。次に
スライスされたダミー用ウエハ15を取除き、残っている
ダミー用ウエハ15の平面と平行するようにセンサ16の位
置を調整する（第３図（ｃ））。次に残っているダミー
用ウエハ15を取除いた後、インゴット12の端面の補強用
ダミー用ウエハ13の平面がセンサ16と平行するようにス
ライス用カーボンベース14の位置を調整する。これによ
り、ウエハの平面とダイヤモンドブレード16との位置合
せが完了する。この後、スライシング装置における自動
送り機構をオンにする前に、手動によって（切断代/2）
＝400μm/2＝200μｍを予め送った後、自動送り機構を
オンにして送りピッチＰでスライスを順次行なう。Ｐ＝
Ｔ＋ωであり、Ｔはウエハ10の１枚当りの平均厚さ、ω
はパラフィンのウエハ１枚当りの厚みである。ここでＴ
は1200μｍであり、ωを２μｍとすると、この場合の送
りピッチＰは1202μｍとなる。このとき、スライス速度
は50mm/分、ブレードの回転数は2000rpmであり、冷却水
は市水を用いた。このようなスライス工程が終了した状
態を第４図の側面図に示す。前記ウエハ10はそれぞれ２
枚のウエハ18に分割されている。
次にそれぞれ２枚に分割されたウエハ18をスライス用カ
ーボンベース上から外した後、薬液により接着樹脂並び
にパラフィンを除去してウエハを剥離し、表面を清浄化
する。この後、各ウエハ18のスライス面を自動グライン
ダーにて研磨する（第１図（ｄ））。このときの研磨代
は最終工程で残される不純物が導入されていない、いわ
ゆるイントリンシック層の仕上り厚さに応じて決定され
るが、例えばこの研磨代は180μｍにされる。このとき
の研磨装置としては例えば芝山機械製のSVG−502が使用
可能であり、砥石としては粗研削では＃400のもの、仕
上げ研削では＃1200のものをそれぞれ使用し、粗研削速
度は150μm/分、仕上げ研削速度は10μm/分でそれぞれ
行なった。
ーボンベース上から外した後、薬液により接着樹脂並び
にパラフィンを除去してウエハを剥離し、表面を清浄化
する。この後、各ウエハ18のスライス面を自動グライン
ダーにて研磨する（第１図（ｄ））。このときの研磨代
は最終工程で残される不純物が導入されていない、いわ
ゆるイントリンシック層の仕上り厚さに応じて決定され
るが、例えばこの研磨代は180μｍにされる。このとき
の研磨装置としては例えば芝山機械製のSVG−502が使用
可能であり、砥石としては粗研削では＃400のもの、仕
上げ研削では＃1200のものをそれぞれ使用し、粗研削速
度は150μm/分、仕上げ研削速度は10μm/分でそれぞれ
行なった。
この後、各ウエハ18の研磨面をミラーポリシュして鏡面
化する。この工程はポリシュ用プレート上にワックスを
用いて各ウエハ18を接着した後に行なう。研磨剤はSiO2
を材料とするコロダイルシリカを用い、ミラーポリシュ
代は20μｍである。ポリシュが終了したウエハはプレー
トから剥がし、薬品による洗浄を行なってワックス等を
除去することにより、一方面に拡散領域11を持つOSLウ
エハ19が完成する（第１図（ｅ））。
化する。この工程はポリシュ用プレート上にワックスを
用いて各ウエハ18を接着した後に行なう。研磨剤はSiO2
を材料とするコロダイルシリカを用い、ミラーポリシュ
代は20μｍである。ポリシュが終了したウエハはプレー
トから剥がし、薬品による洗浄を行なってワックス等を
除去することにより、一方面に拡散領域11を持つOSLウ
エハ19が完成する（第１図（ｅ））。
第５図は各工程で発生する材料ロスを、従来方法による
場合と、この発明方法による場合とで比較して示す図で
ある。前記のように、従来方法で製造されるOSLウエハ
のコストに占める生ウエハの比率は高く、生ウエハのコ
ストダウンがOSLウエハのコストダウンに直結してい
る。生ウエハの製造工程では、出発ウエハに至るまでの
スライス時に350μｍ、ラップ時に200μｍの合計550μ
ｍの材料ロスが発生するが、これはウエハの厚さに依存
しない。従って、このロスは従来方法及びこの発明方法
とも同じ値である。また、この発明の方法では拡散後に
１枚のウエハを２枚にスライスするために400μｍのス
ライスロスが生じるが、従来方法ではこのロスは生じな
い。さらに従来方法では拡散後のグラインディング及び
ミラーポリシュ時のロスとして300μｍ必要とするが、
この発明の方法では拡散領域を研磨する必要がない分だ
けこのロスを削減でき、その値は200μｍである。従来
方法では上記のようなロスの合計として850μｍの材料
ロスが１枚のウエハ毎に発生する。ところが、この発明
の方法では第５図中に示されているロスは２枚のウエハ
毎に発生するため、１枚当りの材料ロスは従来方法の85
0μｍに対して275μｍだけ少ない575μｍにすることが
できる。
場合と、この発明方法による場合とで比較して示す図で
ある。前記のように、従来方法で製造されるOSLウエハ
のコストに占める生ウエハの比率は高く、生ウエハのコ
ストダウンがOSLウエハのコストダウンに直結してい
る。生ウエハの製造工程では、出発ウエハに至るまでの
スライス時に350μｍ、ラップ時に200μｍの合計550μ
ｍの材料ロスが発生するが、これはウエハの厚さに依存
しない。従って、このロスは従来方法及びこの発明方法
とも同じ値である。また、この発明の方法では拡散後に
１枚のウエハを２枚にスライスするために400μｍのス
ライスロスが生じるが、従来方法ではこのロスは生じな
い。さらに従来方法では拡散後のグラインディング及び
ミラーポリシュ時のロスとして300μｍ必要とするが、
この発明の方法では拡散領域を研磨する必要がない分だ
けこのロスを削減でき、その値は200μｍである。従来
方法では上記のようなロスの合計として850μｍの材料
ロスが１枚のウエハ毎に発生する。ところが、この発明
の方法では第５図中に示されているロスは２枚のウエハ
毎に発生するため、１枚当りの材料ロスは従来方法の85
0μｍに対して275μｍだけ少ない575μｍにすることが
できる。
この結果、材料の無駄を削減することができ、OSLウエ
ハを安価に製造することができる。
ハを安価に製造することができる。
［発明の効果］ 以上説明したようにこの発明によれば、半導体基板を安
価に製造することができる半導体基板の製造方法を提供
することができる。
価に製造することができる半導体基板の製造方法を提供
することができる。
第１図はこの発明の方法による各工程を順次示す断面
図、第２図は上記方法の途中の工程における側面図、第
３図は上記方法の途中の工程を詳細に示す断面図、第４
図は上記方法の最終の工程における側面図、第５図は各
工程で発生する材料ロスを示す図、第６図は従来方法に
よる各工程を順次示す断面図である。 10…出発ウエハ、11…拡散領域、12…インゴット、13…
補強用ダミー用ウエハ、14…スライス用カーボンベー
ス、15…位置補正用のダミー用ウエハ、16…位置検出用
のセンサ、17…ダイヤモンドブレード、18,19…ウエ
ハ。
図、第２図は上記方法の途中の工程における側面図、第
３図は上記方法の途中の工程を詳細に示す断面図、第４
図は上記方法の最終の工程における側面図、第５図は各
工程で発生する材料ロスを示す図、第６図は従来方法に
よる各工程を順次示す断面図である。 10…出発ウエハ、11…拡散領域、12…インゴット、13…
補強用ダミー用ウエハ、14…スライス用カーボンベー
ス、15…位置補正用のダミー用ウエハ、16…位置検出用
のセンサ、17…ダイヤモンドブレード、18,19…ウエ
ハ。
Claims (1)
- 【請求項１】半導体基板の両面に不純物を拡散して拡散
領域を形成し、 上記拡散領域が形成された複数枚の半導体基板を拡散領
域相互が対向するように接着してインゴットを形成し、 上記インゴットの一方端面に、インゴットの平面とダイ
ヤモンドブレードの面との位置補正を行うための補正用
基板を接着し、 上記ダイヤモンドブレードを用いて上記複数枚の各半導
体基板を厚み方向でそれぞれ２枚にスライスするに当た
り、上記補正用基板をスライスして一部を除去しこの補
正用基板の残った部分の平面と平行するようにセンサの
位置を調整し、 上記補正用基板の残った部分を除去し、 上記補正用基板を除去した上記インゴットの端面が上記
位置を調整されたセンサと平行するように上記インゴッ
トの位置を調整した後に、各半導体基板をピッチ送りし
て順次スライスするようにしたことを特徴とする半導体
基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272114A JPH06105702B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体基板の製造方法 |
| US07/263,202 US5024867A (en) | 1987-10-28 | 1988-10-27 | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer |
| KR1019880014097A KR920009717B1 (ko) | 1987-10-28 | 1988-10-28 | 도우펀트막 구조체와 이를 이용해서 반도체 웨이퍼에 불순물을 확산시키는 방법 및 그 반도체장치의 제조방법 |
| US07/600,584 US5073517A (en) | 1987-10-28 | 1990-10-18 | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272114A JPH06105702B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114044A JPH01114044A (ja) | 1989-05-02 |
| JPH06105702B2 true JPH06105702B2 (ja) | 1994-12-21 |
Family
ID=17509280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272114A Expired - Fee Related JPH06105702B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105702B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240882A (en) * | 1988-06-28 | 1993-08-31 | Naoetsu Electronics Co. | Process and apparatus for making discrete type substrates by re-slicing a wafer |
| JPH0624201B2 (ja) * | 1989-06-30 | 1994-03-30 | 直江津電子工業株式会社 | 半導体ウエハの当板固着方法 |
| JPH0691055B2 (ja) * | 1989-07-27 | 1994-11-14 | 直江津電子工業株式会社 | 半導体ウエハの外周補強部の形成方法 |
| JPH04162609A (ja) * | 1990-10-25 | 1992-06-08 | Naoetsu Denshi Kogyo Kk | ディスクリート素子用基板の製造方法 |
| EP0709878B1 (en) * | 1994-10-24 | 1998-04-01 | Naoetsu Electronics Company | Method for the preparation of discrete substrate plates of semiconductor silicon wafer |
| JP2820024B2 (ja) * | 1994-03-04 | 1998-11-05 | 信越半導体株式会社 | シリコン半導体素子製造用基板の製造方法 |
| KR20030035152A (ko) | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
| JP2004158526A (ja) * | 2002-11-05 | 2004-06-03 | Toshiba Ceramics Co Ltd | ディスクリート素子用基板およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118473B2 (ja) * | 1987-07-14 | 1995-12-18 | 九州電子金属株式会社 | 半導体ウエ−ハの製造方法 |
-
1987
- 1987-10-28 JP JP62272114A patent/JPH06105702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114044A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087307A (en) | Method of manufacturing semiconductor substrate | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| TWI786006B (zh) | 半導體結晶晶圓的製造方法及製造裝置 | |
| US5073517A (en) | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer | |
| JP2024141069A (ja) | ＳｉＣ延長インゴットの製造方法 | |
| JPH06105702B2 (ja) | 半導体基板の製造方法 | |
| JP3352129B2 (ja) | 半導体基板の製造方法 | |
| US5094976A (en) | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| JP4791694B2 (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP2604488B2 (ja) | 接合ウエハおよびその製造方法 | |
| JP2024120583A (ja) | 半導体結晶ウェハの研削加工方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| TWI875626B (zh) | 磷化銦基板及半導體磊晶晶圓 | |
| JP3514108B2 (ja) | ラッピング装置及び方法 | |
| TWI866829B (zh) | 半導體結晶晶圓的製造裝置及製造方法 | |
| TWI875627B (zh) | 磷化銦基板及半導體磊晶晶圓 | |
| TW392240B (en) | Manufacturing method for SOI substrate | |
| US20090311808A1 (en) | Method for producing semiconductor wafer | |
| WO2026004548A1 (ja) | 半導体結晶の研削加工方法および当該研削加工方法において使用される研削加工用の砥石 | |
| CN120712385A (zh) | 半导体结晶的研磨加工方法及使用该研磨加工方法的SiC延长锭的制造方法 | |
| CN118748169A (zh) | 键合晶圆的制备方法 | |
| JP2000138360A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |