JPH06105788B2 - 砒化ガリウム超階段バラクタダイオ−ドの製造方法 - Google Patents
砒化ガリウム超階段バラクタダイオ−ドの製造方法Info
- Publication number
- JPH06105788B2 JPH06105788B2 JP62137232A JP13723287A JPH06105788B2 JP H06105788 B2 JPH06105788 B2 JP H06105788B2 JP 62137232 A JP62137232 A JP 62137232A JP 13723287 A JP13723287 A JP 13723287A JP H06105788 B2 JPH06105788 B2 JP H06105788B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- forming
- oxide film
- staircase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- -1 silicon ions Chemical class 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は砒化ガリウム超階段バラクタダイオードの製造
方法に関する。
方法に関する。
砒ガリウム超階段バラクタ（以下GaAs超階段バラクタと
呼ぶ）は第３図に示すように低比抵抗n+基板31の上に例
えば気相成長法により基板と同導電型で低比抵抗のエピ
タキシャルn+層32、同じく基板と同導電型で電子濃度が
３〜５×1015cm-3程度のエピタキシャルのn-層33を順次
形成し、イオン注入法により基板と同導電型のｎイオン
注入層34を形成し、拡散法により基板と逆導電型で高濃
度なP+拡散層35を形成し、この半導体基板上に金属電極
36を蒸着法、PR法、イオンミリング法により形成した
後、PR法及び化学的蝕刻法によりメサ部37を形成するこ
とによりＰ−ｎ接合部を形成しこの接合にかける逆方向
電圧による空乏層の厚さ即ち接合容量の変化を利用して
いる。
呼ぶ）は第３図に示すように低比抵抗n+基板31の上に例
えば気相成長法により基板と同導電型で低比抵抗のエピ
タキシャルn+層32、同じく基板と同導電型で電子濃度が
３〜５×1015cm-3程度のエピタキシャルのn-層33を順次
形成し、イオン注入法により基板と同導電型のｎイオン
注入層34を形成し、拡散法により基板と逆導電型で高濃
度なP+拡散層35を形成し、この半導体基板上に金属電極
36を蒸着法、PR法、イオンミリング法により形成した
後、PR法及び化学的蝕刻法によりメサ部37を形成するこ
とによりＰ−ｎ接合部を形成しこの接合にかける逆方向
電圧による空乏層の厚さ即ち接合容量の変化を利用して
いる。
上述した従来のGaAs超階段バラクタの構造はメサ形で保
護膜が無いため例えばチップで使用する場合IC基板にマ
ウント、ボンディングする際にメサの肩部が機械的、物
理的な力により傷付いたり割れたりするため特性変化を
もたらしたり信頼度が悪くなったりするという欠点があ
る。
護膜が無いため例えばチップで使用する場合IC基板にマ
ウント、ボンディングする際にメサの肩部が機械的、物
理的な力により傷付いたり割れたりするため特性変化を
もたらしたり信頼度が悪くなったりするという欠点があ
る。
又、パッケージに組込む場合にも同様な不具合が生ず
る。
る。
又、容量のコイトロール性の向上や、リーク電流による
信頼度低下が少く、二重ブレークダウン等による逆方向
電流の増加を防ぐことができるより優れた砒化ガリウム
超階段バラクタダイオードの製造方法が望まれていた。
信頼度低下が少く、二重ブレークダウン等による逆方向
電流の増加を防ぐことができるより優れた砒化ガリウム
超階段バラクタダイオードの製造方法が望まれていた。
本発明の目的は、物理的，機械的に強く傷付いたり割れ
たりすることがなく、それによる特性変化や信頼度低下
を生ずることがなく、かつ従来のものより容量のコント
ロール性がよく、リーク電流がすくなく、かつ二重ブレ
ークダウン等による逆方向電流の増加も防ぐことができ
る砒化ガリウム超階段バラクタダイオードの製造方法を
提供することにある。
たりすることがなく、それによる特性変化や信頼度低下
を生ずることがなく、かつ従来のものより容量のコント
ロール性がよく、リーク電流がすくなく、かつ二重ブレ
ークダウン等による逆方向電流の増加も防ぐことができ
る砒化ガリウム超階段バラクタダイオードの製造方法を
提供することにある。
上述した従来のメサ形で保護膜の無いGaAs超階段バラク
タダイオードの製造技術ではウェーハ全面にＰ−ｎ接合
を形成してからPR法と化学的又は機械的な蝕刻法により
電気的特性を決める大きさにＰ−ｎ接合面積をコントロ
ールするという方法をとっている。これに対し本発明で
は650〜1000Åの厚さを有するCVD窒化膜をマスクにＰ−
ｎ接合を形成するという方法をとっている。
タダイオードの製造技術ではウェーハ全面にＰ−ｎ接合
を形成してからPR法と化学的又は機械的な蝕刻法により
電気的特性を決める大きさにＰ−ｎ接合面積をコントロ
ールするという方法をとっている。これに対し本発明で
は650〜1000Åの厚さを有するCVD窒化膜をマスクにＰ−
ｎ接合を形成するという方法をとっている。
本発明の砒化ガリウム超階段バラクタダイオードの製造
方法は、砒化ガリウム半導体基板に３〜５×1015cm-3の
電子濃度を有するn-層を形成する工程と、n-層を形成し
た前記基板にPR法とイオン注入法を用いてシリコンイオ
ンを注入する工程と、該基板をCVD酸化膜でおおった後8
00℃程度で高温アニールしてシリコンを活性化せしめ深
い位置に高濃度ピークを有するｎイオン注入層を形成す
る工程と、前記CVD酸化膜を全面除去した後前記基板上
に厚さ650〜1000ÅのCVD窒化膜を形成し、PR法により選
択的に拡散窓を形成する工程と、石英封管中で閉管法に
より500〜750℃でZnを拡散してP+拡散層を形成する工程
と、CVD窒化膜を全面除去し、該基板上にCVD酸化膜を形
成する工程と、該CVD酸化膜にPR法で開孔部を設けた後
蒸着法,PR法により電極を形成する工程とを含んで構成
される。
方法は、砒化ガリウム半導体基板に３〜５×1015cm-3の
電子濃度を有するn-層を形成する工程と、n-層を形成し
た前記基板にPR法とイオン注入法を用いてシリコンイオ
ンを注入する工程と、該基板をCVD酸化膜でおおった後8
00℃程度で高温アニールしてシリコンを活性化せしめ深
い位置に高濃度ピークを有するｎイオン注入層を形成す
る工程と、前記CVD酸化膜を全面除去した後前記基板上
に厚さ650〜1000ÅのCVD窒化膜を形成し、PR法により選
択的に拡散窓を形成する工程と、石英封管中で閉管法に
より500〜750℃でZnを拡散してP+拡散層を形成する工程
と、CVD窒化膜を全面除去し、該基板上にCVD酸化膜を形
成する工程と、該CVD酸化膜にPR法で開孔部を設けた後
蒸着法,PR法により電極を形成する工程とを含んで構成
される。
次に、本発明について図面を参照して説明する。第１図
（ａ）〜（ｆ）は本発明の一実施例を説明するために工
程順に示した半導体素子の縦断面図である。
（ａ）〜（ｆ）は本発明の一実施例を説明するために工
程順に示した半導体素子の縦断面図である。
まず、第１図（ａ）に示すように２〜３×1018cm-3の電
子、濃度を有する低比抵抗GaAs基板11上に、３〜５μｍ
の層厚で１〜３×1018cm-3の電子濃度を有するエピタキ
シャルn+層12と2.5〜3.5μｍの層厚で３〜５×1015cm-3
の電子濃度を有するエピタキシャルn-層13とを順次形成
する。
子、濃度を有する低比抵抗GaAs基板11上に、３〜５μｍ
の層厚で１〜３×1018cm-3の電子濃度を有するエピタキ
シャルn+層12と2.5〜3.5μｍの層厚で３〜５×1015cm-3
の電子濃度を有するエピタキシャルn-層13とを順次形成
する。
次に、第１図（ｂ）に示すように、PR法によりイオン注
入マスクとなるフォトレジスト14とフォトレジスト開孔
部15を形成した後Siのダブルチャージイオンを350KeVで
1013cm-2打ち込む。
入マスクとなるフォトレジスト14とフォトレジスト開孔
部15を形成した後Siのダブルチャージイオンを350KeVで
1013cm-2打ち込む。
次に、第１図（ｃ）に示すように、この基板の表面をCV
D酸化膜16で覆ったのち800℃で高温アニールをすること
によりシリコンイオンを活性化せしめｎイオン注入層17
を形成する。なお、ｎイオン注入層17は上記したように
Siのダブルチャージイオンを350KeVで1013cm-2で打ち込
んでいるので、0.5μｍより深いところに濃度ピークが
形成される。
D酸化膜16で覆ったのち800℃で高温アニールをすること
によりシリコンイオンを活性化せしめｎイオン注入層17
を形成する。なお、ｎイオン注入層17は上記したように
Siのダブルチャージイオンを350KeVで1013cm-2で打ち込
んでいるので、0.5μｍより深いところに濃度ピークが
形成される。
次に、第１図（ｄ）に示すように、CVD酸化膜を全面除
去してこの基板の表面に厚さ650〜1000ÅのCVD窒化膜18
を形成した後、PR法により拡散窓19を形成する。次に、
石英管による真空封止を行い閉管法によりZnを610℃で
２時間ほど拡散してP+拡散層110を形成し、Ｐ−ｎ接合
面からn-層に向って電子濃度がなだらかに減少し、かつ
Ｐ−ｎ接合近傍のｎ層電子濃度とn-層のうちＰ−ｎ接合
から充分離れたところの部分の電子濃度との比が５〜15
程度に変化する如くして、ゆるやかな傾斜を有する電子
濃度を持たせる。なお、CVD窒化膜18の厚さを650〜1000
Åとしたが、CVD窒化18の厚さを1000Å以上にしてZn拡
散すると、逆方向耐圧波形がハードブレイクダウンせ
ず、信頼度的に悪いPN接合ができてしまうという問題が
ある。
去してこの基板の表面に厚さ650〜1000ÅのCVD窒化膜18
を形成した後、PR法により拡散窓19を形成する。次に、
石英管による真空封止を行い閉管法によりZnを610℃で
２時間ほど拡散してP+拡散層110を形成し、Ｐ−ｎ接合
面からn-層に向って電子濃度がなだらかに減少し、かつ
Ｐ−ｎ接合近傍のｎ層電子濃度とn-層のうちＰ−ｎ接合
から充分離れたところの部分の電子濃度との比が５〜15
程度に変化する如くして、ゆるやかな傾斜を有する電子
濃度を持たせる。なお、CVD窒化膜18の厚さを650〜1000
Åとしたが、CVD窒化18の厚さを1000Å以上にしてZn拡
散すると、逆方向耐圧波形がハードブレイクダウンせ
ず、信頼度的に悪いPN接合ができてしまうという問題が
ある。
次に、CVD窒化膜を化学的に全面エッチングして除去し
た後、CVD法により4500〜5000Åの厚さのCVD膜111を形
成し、PR法により酸化膜開孔部112を設ける。上述のよ
うに、本発明ではZn拡散のマスクとしての窒化膜を除去
してから、更に酸化膜を形成したが、窒化膜のままであ
ると、高温通電試験や高温逆バイアス試験を行うと、リ
ーク電流が増加することが実験的に明らかになってお
り、酸化膜にかえることにより信頼度を向上させること
ができる。
た後、CVD法により4500〜5000Åの厚さのCVD膜111を形
成し、PR法により酸化膜開孔部112を設ける。上述のよ
うに、本発明ではZn拡散のマスクとしての窒化膜を除去
してから、更に酸化膜を形成したが、窒化膜のままであ
ると、高温通電試験や高温逆バイアス試験を行うと、リ
ーク電流が増加することが実験的に明らかになってお
り、酸化膜にかえることにより信頼度を向上させること
ができる。
次に、第１図（ｆ）に示すように、蒸着法、PR法により
電極113を形成する。
電極113を形成する。
前述した第１の実施例では縦方向で動作するGaAs超階段
バラクタダイオードの製造方法について述べた。次に横
方向で動作するGaAs超階段バラクタダイオードの製造方
法について説明する。
バラクタダイオードの製造方法について述べた。次に横
方向で動作するGaAs超階段バラクタダイオードの製造方
法について説明する。
第２図（ａ）〜（ｅ）は本発明の他の実施例を説明する
ために工程順に示した素子の断面図である。
ために工程順に示した素子の断面図である。
まず、第２図（ａ），（ｂ）に示すように、高比抵抗Ga
As基板21の上にエピタキシャル法により電子濃度３〜５
×1015cm-3で所望の厚さのエピタキシャルn-層22を形成
する。これにPR法によりフォトレジスト23に開孔部24を
設けてSiのイオン注入し、更にPR法によりフォトレジス
ト25に開孔部26を設けてSiのイオン注入を行う。
As基板21の上にエピタキシャル法により電子濃度３〜５
×1015cm-3で所望の厚さのエピタキシャルn-層22を形成
する。これにPR法によりフォトレジスト23に開孔部24を
設けてSiのイオン注入し、更にPR法によりフォトレジス
ト25に開孔部26を設けてSiのイオン注入を行う。
次に、第２図（ｃ）に示すように、レジストを除去した
後この半導体基板上をCVD酸化膜27で覆ったのち800℃で
高温アニールをすることによりSiイオンを活性化せしめ
厚さがn-層より少し厚いｎイオン注層28と厚さがn-層の
半分位のn+イオン注入層29を形成する。
後この半導体基板上をCVD酸化膜27で覆ったのち800℃で
高温アニールをすることによりSiイオンを活性化せしめ
厚さがn-層より少し厚いｎイオン注層28と厚さがn-層の
半分位のn+イオン注入層29を形成する。
次に、第２図（ｄ）に示すように、CVD酸化膜27を全面
除去して、この基板の表面に厚さ650〜1000ÅのCVD窒化
膜210を形成した後PR法により拡散窓211を形成する。次
に、石英管により真空封止を行い、閉管法によりZnを61
0℃で所望の時間拡散して厚さがｎイオン注入層28より
やや薄いP+拡散層212を形成する。
除去して、この基板の表面に厚さ650〜1000ÅのCVD窒化
膜210を形成した後PR法により拡散窓211を形成する。次
に、石英管により真空封止を行い、閉管法によりZnを61
0℃で所望の時間拡散して厚さがｎイオン注入層28より
やや薄いP+拡散層212を形成する。
次に、第２図（ｅ）に示すように、CVD窒化膜を化学的
に全面エッチングして除去した後CVD法により4500〜500
0Åの厚さのCVD酸化膜213を形成しPR法により開孔部21
4,215を設けた後蒸着法、PR法により電極216,217を形成
する。
に全面エッチングして除去した後CVD法により4500〜500
0Åの厚さのCVD酸化膜213を形成しPR法により開孔部21
4,215を設けた後蒸着法、PR法により電極216,217を形成
する。
この実施例では横型のGaAs超階段バラクタであるためビ
ームリード素子にも適用でき、浮遊容量の少ないGaAs超
階段バラクタチップのハイブリッドIC基板への直接搭載
が可能となる。またn-層22をイオン注入で形成すれば現
在開発が進められているGaAsモノリシックICへの応用を
考えた場合従来の縦型ダイオードでは配線が難しい欠点
を有していたが、この点が改善されるのは、大きな利点
である。
ームリード素子にも適用でき、浮遊容量の少ないGaAs超
階段バラクタチップのハイブリッドIC基板への直接搭載
が可能となる。またn-層22をイオン注入で形成すれば現
在開発が進められているGaAsモノリシックICへの応用を
考えた場合従来の縦型ダイオードでは配線が難しい欠点
を有していたが、この点が改善されるのは、大きな利点
である。
以上説明したように本発明では、まず、Znの拡散マスク
として厚さ650〜1000ÅのCVD窒化膜を使用しているため
拡散の横ひろがりが少なく容量が設計値より大きくなら
ない（制御性はよく容量をコントロールできる）。
として厚さ650〜1000ÅのCVD窒化膜を使用しているため
拡散の横ひろがりが少なく容量が設計値より大きくなら
ない（制御性はよく容量をコントロールできる）。
次に、厚さ650〜1000ÅのCVD窒化膜をZn拡散マスクとし
て用いることにより形成されたダイオードの逆方向耐圧
がハードになりリーク電流により信頼度低下や二重ブレ
ークダウン等による逆方向電流の増加を防ぐことができ
る。
て用いることにより形成されたダイオードの逆方向耐圧
がハードになりリーク電流により信頼度低下や二重ブレ
ークダウン等による逆方向電流の増加を防ぐことができ
る。
又、本発明によるダイオードはプレーナ構造となってお
りメサ形に比べ、物理的、機械的な力に強くピンセット
等によってチップの移動をする際に傷がつきにくくハイ
ブリッドIC基板へのチップの直接搭載が可能である。
りメサ形に比べ、物理的、機械的な力に強くピンセット
等によってチップの移動をする際に傷がつきにくくハイ
ブリッドIC基板へのチップの直接搭載が可能である。
又、横型のGaAs超階段バラクタの製造も可能になるの
で、ビームリードタイプでも基板への搭載が可能である
し、GaAs集積回路として他の素子と同一チップ上で製造
することもでき、又、その上での配線も容易である。
で、ビームリードタイプでも基板への搭載が可能である
し、GaAs集積回路として他の素子と同一チップ上で製造
することもでき、又、その上での配線も容易である。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めに工程順に示した素子の断面図、第２図（ａ）〜
（ｅ）は本発明の他の実施例を説明するために工程順に
示した素子の断面図、第３図は従来のGaAs超階段バラク
タダイオードの断面図である。 11,31……低比抵抗GaAs基板、12,32……エピタキシャル
n+層、13,22,33……エピタキシャルn-層、14,23,25……
フォトレジスト、15,24,26……フォトレジスト開孔部、
16,111,27,213……CVD酸化膜、17,28,34……ｎイオン注
入層、18,210……CVD窒化膜、19,211……拡散窓、110,2
12,35……P+拡散層、21……高比抵抗GaAs基板、112,21
4,215……酸化膜開孔部、29……n+イオン注入層、13,11
3,216,217……電極、37……メサ部。
めに工程順に示した素子の断面図、第２図（ａ）〜
（ｅ）は本発明の他の実施例を説明するために工程順に
示した素子の断面図、第３図は従来のGaAs超階段バラク
タダイオードの断面図である。 11,31……低比抵抗GaAs基板、12,32……エピタキシャル
n+層、13,22,33……エピタキシャルn-層、14,23,25……
フォトレジスト、15,24,26……フォトレジスト開孔部、
16,111,27,213……CVD酸化膜、17,28,34……ｎイオン注
入層、18,210……CVD窒化膜、19,211……拡散窓、110,2
12,35……P+拡散層、21……高比抵抗GaAs基板、112,21
4,215……酸化膜開孔部、29……n+イオン注入層、13,11
3,216,217……電極、37……メサ部。
Claims (1)
- 【請求項１】砒化ガリウム半導体基板に３〜５×1015cm
-3の電子濃度を有するn-層を形成する工程と、n-層を形
成した前記基板にPR法とイオン注入法を用いてシリコン
イオンを注入する工程と、該基板をCVD酸化膜でおおっ
た後800℃程度で高温アニールしてシリコンを活性化せ
しめ深い位置に高濃度ピークを有し、かつ不純物濃度プ
ロファイルがなだらかなｎイオン注入層を形成する工程
と、前記CVD酸化膜を全面除去した後前記基板上に厚さ6
50〜1000ÅのCVD窒化膜を形成し、PR法により選択的に
拡散窓を形成する工程と、石英封管中で閉管法により50
0〜750℃でZnを拡散してP+拡散層を形成する工程と、CV
D窒化膜を全面除去し、該基板上にCVD酸化膜を形成する
工程と、該CVD酸化膜にPR法で開孔部を設けた後蒸着法,
PR法により電極を形成する工程とを含むことを特徴とす
る砒化ガリウム超階段バラクタダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137232A JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137232A JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63300570A JPS63300570A (ja) | 1988-12-07 |
| JPH06105788B2 true JPH06105788B2 (ja) | 1994-12-21 |
Family
ID=15193870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137232A Expired - Lifetime JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105788B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253073B2 (en) | 2004-01-23 | 2007-08-07 | International Business Machines Corporation | Structure and method for hyper-abrupt junction varactors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189270A (ja) * | 1984-03-08 | 1985-09-26 | Nec Corp | 化合物半導体装置の製造方法 |
| JPS60229378A (ja) * | 1984-04-27 | 1985-11-14 | Matsushita Electric Ind Co Ltd | 可変容量ダイオ−ドの製造方法 |
-
1987
- 1987-05-29 JP JP62137232A patent/JPH06105788B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63300570A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US4078947A (en) | Method for forming a narrow channel length MOS field effect transistor | |
| US5340759A (en) | Method of making a vertical gate transistor with low temperature epitaxial channel | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| US4159915A (en) | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation | |
| US4948742A (en) | Method of manufacturing a semiconductor device | |
| GB1601676A (en) | Semiconductor devices and method of manufacturing the same | |
| US4261763A (en) | Fabrication of integrated circuits employing only ion implantation for all dopant layers | |
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| US4473941A (en) | Method of fabricating zener diodes | |
| EP0029552A2 (en) | Method for producing a semiconductor device | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| US6617646B2 (en) | Reduced substrate capacitance high performance SOI process | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| US5023690A (en) | Merged bipolar and complementary metal oxide semiconductor transistor device | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| US4497665A (en) | Method for manufacturing semiconductor device | |
| US4409609A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0340938B2 (ja) | ||
| US4910170A (en) | Method of manufacturing semiconductor device | |
| JPH06105788B2 (ja) | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |