JPH06110972A - 集積回路マスクパターンからの回路接続情報抽出方法 - Google Patents

Abstract

(57)【要約】 【目的】 効率的な演算を行うことにより、短い処理時
間で、所望の回路接続情報を抽出することができる方法
を提供する。 【構成】 集積回路マスクパターンをデジタイズし
て、デジタルデータとして取り込み（Ｓ１）、この集積
回路マスクパターン上で特定のセルを指定し（Ｓ２）、
指定されたセルのセル外部に接続するための各端子につ
いて、等電位となる端子については同じテキスト名がつ
くように、それぞれテキスト名を付与するとともに、各
端子の位置情報を抽出し（Ｓ３）、指定セルの外部に存
在するマスクパターンおよびテキスト名が付与された各
端子を対象として、回路接続情報を抽出し（Ｓ４）、抽
出した回路接続情報において、同一のテキスト名が付与
された複数の端子については、相互に導通する接続関係
が確保されるように回路接続情報を修正する（Ｓ５）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路マスクパター
ンからの回路接続情報抽出方法、特に、マスクパターン
をデジタルデータとして取り込み、コンピュータを用い
て回路接続情報を抽出する方法に関する。

【０００２】

【従来の技術】集積回路を設計する場合、まず、回路図
を作成し、この回路図に基づいて集積回路マスクパター
ンが設計される。この集積回路マスクパターン上に表現
された回路についての検討（たとえば、もとの回路図と
の照合）を行う場合、マスクパターン上の各回路素子が
どのような接続関係にあるかを示す回路接続情報を抽出
する必要がある。集積回路の集積度は年々高くなってお
り、このような回路接続情報の抽出作業を手作業で行う
ことは非常に困難である。したがって、通常は、コンピ
ュータを利用した抽出作業が行われる。

【０００３】コンピュータを利用した回路接続情報の抽
出処理は、次のようなプロセスで行われる。まず、設計
された集積回路マスクパターンをデジタイズして、デジ
タルデータ（図形データ）としてコンピュータ内に取り
込む。マスクパターンが階層構造をもって定義されてい
る場合には、階層情報を展開し、すべての図形パターン
が平面上に展開された状態にする。続いて、この展開さ
れた図形パターンに対して、各回路素子を認識する演算
を行う。たとえば、ＭＯＳ集積回路については、拡散層
の図形パターンとポリシリコン層の図形パターンとの間
でＡＮＤ演算を行うことにより得られる図形パターン
を、ゲートチャネル層として認識することができる。こ
のような図形演算により各回路素子を認識したら、続い
て、各節点について等電位の認識を行えば、各回路素子
相互の接続情報が得られる。この等電位の認識は、マス
クパターンの各層間の位相演算によって行われる。たと
えば、２つの異なる導電層の重なった部分に、コンタク
トホール図形が存在すれば、この２つの導電層は等電位
であると認識できる。

【０００４】

【発明が解決しようとする課題】集積回路の大規模化、
微細化により、集積回路マスクパターンは非常に複雑に
なってきている。そこで、効率的なマスクパターン設計
を行うために、階層的な設計方式が採られている。すな
わち、単純なものの組み合わせから、より複雑なものへ
段階をおって設計を進めてゆき、下位レベルの回路をマ
クロ化することによって、更に上位レベルの回路を設計
するのである。たとえば、下位レベルのトランジスタ素
子を組み合わせて、ＮＯＲゲート、ＮＡＮＤゲートとい
った基本的な論理ゲートを設計し、これらの論理ゲート
を組み合わせて、ＡＬＵといったユニットを設計してゆ
く。更に、このようなユニットを組み合わせて、マイク
ロプロセッサのような複雑な機能をもったユニットが設
計できる。このような大規模な回路も、階層的な表現を
採ることにより、データ量を減少させることができる。
このような方式で設計された集積回路マスクパターンは
階層構造をもったものになる。

【０００５】しかしながら、集積回路マスクパターンに
対する従来の回路接続情報抽出方法では、上述したよう
に、マスクパターンをデジタイズして取り込んだ後、階
層情報をすべて展開し、すべての図形パターンが平面上
に展開された状態で、図形演算や位相演算を行っている
ため、非常に多くの処理時間を有する。また、抽出され
る回路接続情報は、最下位レベルの階層についての接続
情報に限定されてしまう。

【０００６】そこで本発明は、効率的な演算を行うこと
により、短い処理時間で、所望の回路接続情報を抽出す
ることができる方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】 (1) 本願第１の発明は、集積回路マスクパターンか
ら、マスクパターンとして表現された回路についての接
続情報を、コンピュータを用いて抽出する方法におい
て、集積回路マスクパターンをデジタイズして、デジタ
ルデータとして取り込む第１の段階と、集積回路マスク
パターン上の特定のセルを指定する第２の段階と、指定
セルのセル外部に接続するための各端子について、等電
位となる端子については同じテキスト名がつくように、
それぞれテキスト名を付与するとともに、各端子の位置
情報を抽出する第３の段階と、指定セルの外部に存在す
るマスクパターンおよびテキスト名が付与された各端子
を対象として、回路接続情報を抽出する第４の段階と、
抽出した回路接続情報において、同一のテキスト名が付
与された複数の端子については、相互に導通する接続関
係が確保されるように回路接続情報を修正する第５の段
階と、を行うようにしたものである。

【０００８】(2) 本願第２の発明は、上述の第１の発
明に係る方法において、第４の段階で、更に、指定セル
内部を通過する配線に関するマスクパターンを、回路接
続情報抽出処理の対象とするようにしたものである。

【０００９】(3) 本願第３の発明は、上述の各発明に
係る方法において、複数の指定セルが隣接する場合に、
各端子の位置情報に基づいて、互いに接触する端子が存
在するかどうかを確認し、第５の段階で、互いに接触す
る端子については、相互に導通する接続関係が確保され
るように回路接続情報を修正するようにしたものであ
る。

【００１０】

【作 用】本発明に係る方法では、回路接続情報抽出の
ための種々の演算処理を行う前に、オペレータによっ
て、所定のセルが指定される。回路接続情報の抽出処理
は、この指定セルの外部の回路についてのみ行われ、セ
ル内部の回路については行われない。ただ、指定セルの
外部接続端子についてはテキスト名が付与され、このテ
キスト名に基づいて等電位処理がなされる。こうして、
指定セルの外部については、従来の方法と同様に、最下
位レベルの階層についての回路接続情報が抽出される
が、指定セルの内部についての回路接続情報の抽出は行
われない。別言すれば、指定セルの外部については素子
レベルの接続情報が得られるが、指定セルについてはそ
のままセルという形で残ることになり、素子とセルとが
混在した状態での接続情報が抽出できる。このため、必
要な部分のみについての効率的な演算が可能になり、短
い処理時間で、所望の回路接続情報を抽出することがで
きる。

【００１１】

【実施例】以下、本発明を図示する実施例に基づいて詳
述する。図１は、本発明の一実施例に係る集積回路マス
クパターンからの回路接続情報抽出方法の手順を示す図
である。まず、第１段階のステップＳ１では、集積回路
マスクパターン１をデジタイズして、コンピュータ内に
デジタルデータとして取り込む処理が行われる。集積回
路マスクパターン１は、原回路図に基づいて設計された
ものであるが、通常は、階層的な設計が行われるため、
マスクパターンも階層構造をもったものとなる。従来の
方法では、デジタルデータとして入力したマスクパター
ンについて、階層構造の展開を行い、一平面上に最下位
階層のすべての図形パターンを展開する処理が行われる
が、本発明の方法では、このように階層構造をすべて展
開する処理は行う必要がなく、後述するように、必要な
部分についての展開が行われるだけである。

【００１２】ここでは、説明の便宜上、図２に示すよう
な簡単なマスクパターンを例にとって、以下の説明を行
うことにする。このマスクパターンは、図３に示すよう
な階層構造をもって設計されている。すなわち、最上位
の階層である全体の回路にはＴＯＰなる名がつけられ、
その下の階層にはセルＡおよびセルＢが定義され、更に
その下の階層として、セルＣおよびセルＤが定義されて
いる。図２における各セルの左下の黒点は、各セルの上
位階層への面付けの原点位置を示している。各セルのマ
スクパターン上の空間的な位置は、上位階層のセルに対
する原点の座標値で示すことができる。具体的には、図
４に示すような面付け位置を示す座標値が定義される。
階層構造をもって設計されたマスクパターンでは、この
ようなセルの階層構造を容易に認識することができる。

【００１３】さて、第２段階のステップＳ２では、所望
のセルの指定が行われる。このセルの指定は、オペレー
タからのセル指定入力に基づいて行われる。ここでは、
オペレータが、セルＡとセルＤとを指定したものとして
以下の説明を続け、指定されたセルＡ，Ｄを「指定セ
ル」と呼ぶことにする。どのセルを指定するかは、オペ
レータの意思に基づいて決定されるが、通常は、内部の
回路接続情報を抽出する必要のないセルを指定すること
になる。具体的には、過去に何度も利用されている使用
頻度の高い基本的なセルであって、そのセルの回路動作
については何ら問題はないという保証がなされているよ
うなセルが指定されることになろう。このようなセルに
ついては、あらためて回路接続情報を抽出する必要はな
い。こうして、セルの指定が完了したら、指定セルの外
部についてのみ、階層構造の展開を行い、指定セルの内
部についての階層構造は無視する。たとえば、セルＡ，
Ｄが指定された場合、図５に示すように、実線で示す指
定セルＡ，Ｄの外部についてのみ、階層構造の展開が行
われ、指定セルＡ，Ｄ内部の階層構造は無視される。こ
の結果、セルＢが展開され、セルＣは無視されることに
なり、図３に示した階層構造は、図６に示すような構造
に変更される。展開されたセルＢは、ＴＯＰに含まれた
形となる。

【００１４】続く、第３段階のステップＳ３では、指定
セルのセル外部に接続するための各端子にテキスト名を
付与し、各端子の位置情報を抽出する処理が行われる。
この処理を具体例で説明しよう。いま、ステップＳ２に
おいて指定された指定セルＡおよびＤが、図７の(a) お
よび(b) に示すような構造のセルであったとする。指定
セルＡは、下位階層のセルＣを包含しており、内部に配
線層ＣＷを有し、セル外部の配線層Ｗ１〜Ｗ４と接続し
ている。一方、指定セルＤは、内部に２つのトランジス
タ素子ＴＲを有し、セル外部の配線層Ｗ５，Ｗ６と接続
している。このように、セル外部の各配線層に接続する
ための各端子に、それぞれテキスト名を付与するのであ
る。このとき、等電位となる端子については同じテキス
ト名を付与するようにする。たとえば、セルＡに関して
は、図７(a) に示すように、配線層Ｗ１に接続する端子
と、配線層Ｗ２に接続する端子とは、配線層ＣＷによっ
て接続されているため等電位となる。したがって、これ
らの端子には同じ「ａ」なるテキスト名が付与される。
こうして、セルＡの４つの端子は、それぞれ、ａ，ａ，
ｂ，ｃなるテキスト名が付与され、セルＤの２つの端子
は、それぞれａ，ｂなるテキスト名が付与される。同時
に、これら各端子についての位置情報が、各セルの原点
（この例では、左下の点）に関する座標値として抽出さ
れる。こうして、図８に示すような結果が得られること
になる。なお、上述の例では、テキスト名の入力は、オ
ペレータが行うようになっているが、通常、マスクパタ
ーンには、各端子のテキスト名が文字コードとして付加
されており、しかも、等電位の端子には同じテキスト名
が付されている。したがって、このマスクパターンに文
字コードとして付加されているテキスト名を自動的に取
り込むようにしておけば、オペレータがいちいちテキス
ト名の入力を行う必要はなくなる。

【００１５】次の、第４段階のステップＳ４では、指定
セルの外部のマスクパターンについて回路接続情報の抽
出処理が行われる。上述の例では、セルＡ，Ｄが指定さ
れているため、図９にハッチングを施して示した指定セ
ルＡ，Ｄの外側の部分を対象として、回路接続情報が抽
出される。この回路接続情報の抽出処理は、従来の方法
と全く同じ方法を用いればよい。具体的には、ます、各
回路素子を認識する演算を行う。たとえば、ＭＯＳ集積
回路については、拡散層の図形パターンとポリシリコン
層の図形パターンとの間でＡＮＤ演算を行うことにより
得られる図形パターンを、ゲートチャネル層として認識
することができる。このような図形演算により各回路素
子を認識したら、続いて、各節点について等電位の認識
を行えば、各回路素子相互の接続情報が得られる。この
等電位の認識は、マスクパターンの各層間の位相演算に
よって行われる。たとえば、図１０に示すように、２つ
の異なる図形パターンとして与えられた配線層Ｗ１，Ｗ
２の重なり領域において、コンタクトホールの図形パタ
ーンＣＴが存在すれば、配線層Ｗ１，Ｗ２は等電位であ
ると認識することができる。

【００１６】このように、ステップＳ４の処理は、従来
の回路接続情報抽出処理と全く同じ処理となるが、た
だ、抽出処理の対象となる領域が、指定セルの外側の部
分だけに限定されている点が異なる。具体的には、指定
セルＡ，Ｄの内部のマスクパターンデータに関してはマ
スクをかけた状態にして、抽出処理が行われる。このよ
うな抽出処理では、指定セルの内部については回路接続
情報の抽出処理は行われないので、指定セルの輪郭にあ
たる境界部分において、回路接続情報が分断されること
になる。たとえば、図１１(a) に示すように、配線層Ｗ
１についてのセルＡの内部の素子に関する接続関係は得
られないので、配線層Ｗ１の接続情報は、このセルＡの
境界線で分断された状態になる。図１１(b) に示すセル
Ｄについても同様である。そこで、この分断部分につい
ては、ステップＳ３において抽出した端子位置情報に基
づいて、セルの各端子との接続関係を得る。すなわち、
図４に示すように、各セルの面付け位置座標に関する情
報を用いれば、最上位の階層であるＴＯＰに対する各セ
ルの面付け位置の絶対座標を得ることができる。たとえ
ば、指定セルＡおよびＤについてのＴＯＰへの面付け位
置の絶対座標は図１２に示すようになる。結局、図８に
示す各端子の端子座標（そのセル内での座標値）をＴＯ
Ｐに対する絶対座標に変換することが可能である。した
がって、たとえば、図１１(a) における端子ａ，ａ，
ｂ，ｃの絶対位置座標が求まるので、配線層Ｗ１〜Ｗ４
の端部が端子ａ，ａ，ｂ，ｃに接続していることが認識
できる。こうして、たとえば、配線層Ｗ１は、セルＡの
端子ａに接続しており、配線層Ｗ５は、セルＤの端子ａ
に接続している、といった接続情報が得られることにな
る。

【００１７】ところで、集積回路を構成する各セル内に
は、電源配線層が通っているのが一般的である。たとえ
ば、図１３に示すセルＤ´は、図７(b) に示すセルＤに
更に、電源配線層ＶｄｄおよびＧｎｄを加えたものであ
り、これらの電源配線層は、それぞれセルＤ´内を通過
するために配されている。このような電源配線層は、セ
ルＤ´の機能に関しては何ら意味のない層であるが、セ
ルＤ´の外部の回路にとっては重要な意味をもつ。すな
わち、図１３において、配線層Ｗ７，Ｗ８，Ｗ９，Ｗ１
０が、セルＤ´の境界で分断されたままの状態になって
いると、正しい回路接続情報は得られない。そこで、こ
のような電源配線層Ｖｄｄ，Ｇｎｄについては、セルＤ
´の内部のマスクパターンではあるが、ステップＳ４に
おける回路接続情報抽出処理の対象とするようにすれば
都合がよい。通常、このような電源配線層Ｖｄｄ，Ｇｎ
ｄは、電源配線専用のレイヤー上に配されたマスクパタ
ーンとして与えられるので、セルＤ´内の他のマスクパ
ターンとは区別して、回路接続情報抽出処理の対象に入
れることは容易である。結局、セルＤ´については、図
１４に示すように、端子ａ，ｂおよび電源配線層Ｖｄ
ｄ，Ｇｎｄのみを回路接続情報抽出処理の対象に入れれ
ばよい。一般に、電源配線層以外の配線層であってもセ
ル内を単に通過するだけのものが存在する。このように
セル内を通過する配線層については、電源配線層以外で
あっても回路接続情報抽出処理の対象に入れるようにす
るとよい。このように、セル内を通過する配線層を抽出
処理対象に入れておけば、等電位処理を行う際に、図１
４の例では、配線層Ｗ７，Ｖｄｄ，Ｗ８が等電位であ
り、同様に、配線層Ｗ９，Ｇｎｄ，Ｗ１０が等電位であ
ると認識される。

【００１８】最後に、第５段階のステップＳ５で、ステ
ップＳ４で得られた回路接続情報に対する修正を行う。
すなわち、同一の指定セル内で同一のテキスト名が付与
されている端子については、等電位であるとし、相互に
導通する接続関係が得られるような修正を施すのであ
る。たとえば、図１１において、配線層Ｗ１とＷ２と
は、いずれも指定セルＡの同一のテキスト名ａが付与さ
れた端子に接続されているという接続情報が得られるこ
とになる。この場合は、配線層Ｗ１，Ｗ２は等電位であ
るので、これらの配線層は互いに導通する接続関係に修
正されることになる。

【００１９】また、たとえば、図１５に示すように、２
つの指定セルＸ，Ｙが互いに隣接する場合には、各指定
セルの端子の絶対位置座標に基づいて、互いに接触する
端子があるかどうかを確認し、互いに接触する端子につ
いては、相互に導通する接続関係が確保されるように、
回路接続情報に対する修正を行う。図１５の例では、両
セルの境界線Ｚ上において、端子ａと端子ｄとが接触し
ている。したがって、端子ａと端子ｄとは導通する接続
関係が確保される。その結果、配線層Ｗ１，Ｗ３，Ｗ
７，Ｗ８は、いずれも導通するという接続関係が得られ
るように、回路接続情報が修正されることになる。

【００２０】こうして、最終的な回路接続情報が得られ
ることになる。この回路接続情報は、いわば、素子レベ
ルの接続情報とセルレベルの接続情報とが混在した情報
となる。すなわち、図９のハッチング部分の回路につい
ては素子レベルの接続情報が示されるが、指定セルＡ，
Ｄについては、セルＡ，Ｄがこの位置に存在するという
情報と、セルＡ，Ｄの外部接続端子とハッチング部分の
回路との接続関係を示す情報と、が示されているだけで
あり、セルＡ，Ｄの内部の回路の素子レベルの接続情報
は省略されている。このように、細かな内部情報が不要
なセルＡ，Ｄについての接続情報の抽出を省略すること
により、短時間で効率的な抽出作業が可能になる。

【００２１】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではない。特に、上述の実施例は、説明の便宜上、非常
に単純なモデルについてのものであり、実際にはより複
雑なマスクパターンに対して本発明は適用されることに
なる。

【００２２】

【発明の効果】以上のとおり本発明によれば、集積回路
マスクパターンからの回路接続情報抽出方法において、
予め所定のセルを指定し、この指定セルの外側の部分に
ついてのみ回路接続情報の抽出処理を行うようにしたた
め、効率的な演算を行うことにより、短い処理時間で、
所望の回路接続情報を抽出することができるようにな
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る集積回路マスクパター
ンからの回路接続情報抽出方法の処理手順を示す図であ
る。

【図２】図１の手順を説明するために用いる階層構造を
もった具体的なマスクパターンの一例を示す図である。

【図３】図２に示すマスクパターンの階層構造を示す図
である。

【図４】図２に示すマスクパターンについて、各セルの
面付け位置を示す表である。

【図５】図２に示すマスクパターンについて、セル指定
を行った状態を示す図である。

【図６】図５に示すセル指定後の階層構造を示す図であ
る。

【図７】指定セルＡおよびＤの内部構造を示す図であ
る。

【図８】図７に示す指定セルＡおよびＤについて、外部
接続用端子に関するデータを抽出した例を示す表であ
る。

【図９】回路接続情報抽出処理の対象となるセルＡおよ
びＤの外部の部分を示す図である。

【図１０】回路接続情報抽出処理における等電位認識の
一方法を示す図である。

【図１１】回路接続情報抽出処理を行う際に、指定セル
ＡおよびＤに関して残された情報を示す図である。

【図１２】図４に示す表に基づいて得られた、指定セル
ＡおよびＤのＴＯＰへの面付け位置を示す表である。

【図１３】電源配線層が内部を通過しているセルＤ´を
示す図である。

【図１４】図１３に示すセルＤ´について、回路接続情
報抽出処理を行う際に残された情報を示す図である。

【図１５】隣接する２つの指定セルが存在する場合に隣
接する端子を等電位と認識する処理を説明する図であ
る。

【符号の説明】

１…集積回路マスクパターン Ａ〜Ｄ，Ｘ，Ｙ…セル ａ〜ｄ…外部接続端子 Ｗ１〜Ｗ１０…配線層 ＣＴ…コンタクトホール ＴＲ…トランジスタ Ｖｄｄ，Ｇｎｄ…電源配線層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82

Claims (3)

【特許請求の範囲】
1. 【請求項１】 集積回路マスクパターンから、マスクパ
   ターンとして表現された回路についての接続情報を、コ
   ンピュータを用いて抽出する方法であって、 集積回路マスクパターンをデジタイズして、デジタルデ
   ータとして取り込む第１の段階と、 前記集積回路マスクパターン上の特定のセルを指定する
   第２の段階と、 前記指定セルのセル外部に接続するための各端子につい
   て、等電位となる端子については同じテキスト名がつく
   ように、それぞれテキスト名を付与するとともに、各端
   子の位置情報を抽出する第３の段階と、 前記指定セルの外部に存在するマスクパターンおよび前
   記テキスト名が付与された各端子を対象として、回路接
   続情報を抽出する第４の段階と、 抽出した回路接続情報において、同一のテキスト名が付
   与された複数の端子については、相互に導通する接続関
   係が確保されるように前記回路接続情報を修正する第５
   の段階と、 を有することを特徴とする集積回路マスクパターンから
   の回路接続情報抽出方法。
2. 【請求項２】 請求項１に記載の抽出方法において、第
   ４の段階で、更に、指定セル内部を通過する配線に関す
   るマスクパターンを、回路接続情報抽出処理の対象とす
   ることを特徴とする集積回路マスクパターンからの回路
   接続情報抽出方法。
3. 【請求項３】 請求項１または２に記載の抽出方法にお
   いて、複数の指定セルが隣接する場合に、各端子の位置
   情報に基づいて、互いに接触する端子が存在するかどう
   かを確認し、第５の段階で、互いに接触する端子につい
   ては、相互に導通する接続関係が確保されるように前記
   回路接続情報を修正するようにしたことを特徴とする集
   積回路マスクパターンからの回路接続情報抽出方法。