JPH05143684A - Cadシステム及びその図形探索方法 - Google Patents
Cadシステム及びその図形探索方法Info
- Publication number
- JPH05143684A JPH05143684A JP3304958A JP30495891A JPH05143684A JP H05143684 A JPH05143684 A JP H05143684A JP 3304958 A JP3304958 A JP 3304958A JP 30495891 A JP30495891 A JP 30495891A JP H05143684 A JPH05143684 A JP H05143684A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- coordinate
- hierarchical
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】CADシステムに関し、短時間で同電位配線を
成すパターン図形を探索することを目的とする。 【構成】階層的レイアウト設計手法によって表現された
半導体集積回路のレイアウトデータから、一のパターン
図形と相互に同電位配線を成すパターン図形を探索する
ためのCADシステムにおいて、順次に階層データを選
択する階層データ選択手段と、前記一のパターン図形及
び選択された階層データ内の図形データを一の座標上の
座標データに変換する座標変換手段と、前記一の座標上
において相互に同電位配線を成すパターン図形を探索す
るパターン図形探索手段とを備え、一のパターン図形の
座標と重なり合う階層データ、及び一のパターン図形と
相互に同電位配線を成す別の各パターン図形の座標と重
なり合う各階層データから、各パターン図形の探索がノ
ード情報に依存しないで行なわれる様に構成する。
成すパターン図形を探索することを目的とする。 【構成】階層的レイアウト設計手法によって表現された
半導体集積回路のレイアウトデータから、一のパターン
図形と相互に同電位配線を成すパターン図形を探索する
ためのCADシステムにおいて、順次に階層データを選
択する階層データ選択手段と、前記一のパターン図形及
び選択された階層データ内の図形データを一の座標上の
座標データに変換する座標変換手段と、前記一の座標上
において相互に同電位配線を成すパターン図形を探索す
るパターン図形探索手段とを備え、一のパターン図形の
座標と重なり合う階層データ、及び一のパターン図形と
相互に同電位配線を成す別の各パターン図形の座標と重
なり合う各階層データから、各パターン図形の探索がノ
ード情報に依存しないで行なわれる様に構成する。
Description
【0001】
【産業上の利用分野】本発明は、CADシステム及びそ
の図形探索方法に関し、更に詳しくは、半導体集積回路
装置の階層データを成すレイアウトデータから一のパタ
ーン図形を指定し、該パターン図形と同電位配線を成す
別のパターン図形を探索する図形探索機能を有するCA
Dシステム及びその図形探索方法に関する。
の図形探索方法に関し、更に詳しくは、半導体集積回路
装置の階層データを成すレイアウトデータから一のパタ
ーン図形を指定し、該パターン図形と同電位配線を成す
別のパターン図形を探索する図形探索機能を有するCA
Dシステム及びその図形探索方法に関する。
【0002】半導体集積回路の設計では、種々の機能を
有するCADシステムが、各設計段階において採用され
る。論理回路用CADでは、半導体集積回路に要求され
るシステムの機能に基づいて論理設計が行なわれ、論理
回路図のデータ(論理データ)が得られる。この論理回
路を実現する電子回路の設計は、論理変換・合成用CA
Dによって行なわれ、種々の設計制約を考慮して最適な
電子回路が得られる。
有するCADシステムが、各設計段階において採用され
る。論理回路用CADでは、半導体集積回路に要求され
るシステムの機能に基づいて論理設計が行なわれ、論理
回路図のデータ(論理データ)が得られる。この論理回
路を実現する電子回路の設計は、論理変換・合成用CA
Dによって行なわれ、種々の設計制約を考慮して最適な
電子回路が得られる。
【0003】電子回路の設計に後続し、デバイスのレイ
アウト設計がレイアウトCADを介して行なわれる。ス
タンダードセル方式、或いはゼネラルセル方式等の各方
式により、集積回路の各ブロックが自動的にチップ上に
レイアウトされ、そのレイアウトに基づいて、自動配線
CADにより迷路法、チャネル法等を介して各ブロック
間の配線レイアウトが行なわれる。最終的に得られたデ
バイス及び配線のレイアウトデータは、その基となる論
理データと比較照合される。
アウト設計がレイアウトCADを介して行なわれる。ス
タンダードセル方式、或いはゼネラルセル方式等の各方
式により、集積回路の各ブロックが自動的にチップ上に
レイアウトされ、そのレイアウトに基づいて、自動配線
CADにより迷路法、チャネル法等を介して各ブロック
間の配線レイアウトが行なわれる。最終的に得られたデ
バイス及び配線のレイアウトデータは、その基となる論
理データと比較照合される。
【0004】
【従来の技術】図7を参照して、従来のCADシステム
において行われる上記レイアウトデータと論理データと
の比較照合の様子を説明する。同図においてレイアウト
データベース21は、夫々のブロック毎の階層データ2
1A、21B等として構成されているので、比較に際し
て、データベース21上に存在するレイアウトデータ
は、一旦各パターン層毎のパターン図形データ23に展
開処理され、その上で、各パターン図形データ23から
各論理素子及び配線が抽出されて論理回路図24が得ら
れる。
において行われる上記レイアウトデータと論理データと
の比較照合の様子を説明する。同図においてレイアウト
データベース21は、夫々のブロック毎の階層データ2
1A、21B等として構成されているので、比較に際し
て、データベース21上に存在するレイアウトデータ
は、一旦各パターン層毎のパターン図形データ23に展
開処理され、その上で、各パターン図形データ23から
各論理素子及び配線が抽出されて論理回路図24が得ら
れる。
【0005】論理データを成すデータベース22は、各
回路ブロック毎のデータ22A、22B等として構成さ
れており、例えばブロックデータ22Aに示された論理
回路は、パターン図形データ23から成る回路部分にお
いて実現されている。論理回路には通常、同図においてn
101、n102と例示したように各ノード毎にノード情報が付
されている。
回路ブロック毎のデータ22A、22B等として構成さ
れており、例えばブロックデータ22Aに示された論理
回路は、パターン図形データ23から成る回路部分にお
いて実現されている。論理回路には通常、同図においてn
101、n102と例示したように各ノード毎にノード情報が付
されている。
【0006】論理データ上の論理回路図22Aと、前記
抽出された論理素子及び配線から成る論理回路図24と
が比較照合されて、レイアウトデータにエラーがないか
どうかの検証が行なわれる。この検証に際して、レイア
ウトデータから得られた論理回路24には、論理データ
上のノード情報 n101、n102が付され、このノード情報
は、レイアウトデータベース21上の全ての配線パター
ンに付される。
抽出された論理素子及び配線から成る論理回路図24と
が比較照合されて、レイアウトデータにエラーがないか
どうかの検証が行なわれる。この検証に際して、レイア
ウトデータから得られた論理回路24には、論理データ
上のノード情報 n101、n102が付され、このノード情報
は、レイアウトデータベース21上の全ての配線パター
ンに付される。
【0007】このように、レイアウトデータベース上に
おける配線パターンには、論理データのノード情報に対
応したノード情報が付されており、例えば、レイアウト
データ上で一のパターン図形を指定し、このパターン図
形と相互に同電位配線を成す全てのパターン図形を探索
するに当っては、そのノード情報をもとにした探索が行
なわれる。
おける配線パターンには、論理データのノード情報に対
応したノード情報が付されており、例えば、レイアウト
データ上で一のパターン図形を指定し、このパターン図
形と相互に同電位配線を成す全てのパターン図形を探索
するに当っては、そのノード情報をもとにした探索が行
なわれる。
【0008】この場合、同電位配線の探索に先立って、
一旦、レイアウトデータベース全体の各階層データが、
図7に示したと同様に各層毎のパターン図形データ23
に変換されて、各パターン層の図形情報として展開され
る。
一旦、レイアウトデータベース全体の各階層データが、
図7に示したと同様に各層毎のパターン図形データ23
に変換されて、各パターン層の図形情報として展開され
る。
【0009】次に、前記一のパターン図形に付されたノ
ード情報から、パターン図形データ23上において同じ
ノード情報を有する配線パターン図形が、各パターン層
において逐次探索される。全てのパターン層において同
電位配線のパターン図形が探索されると、図8に例示し
たように、ディスプレイ上においてノード情報(n3)
を有する同電位配線の全てが、各パターン層毎に配線色
を変え、或いは、線種を点線、破線乃至は実線等に変え
ることで、配線層の相違を示しながら表示される。
ード情報から、パターン図形データ23上において同じ
ノード情報を有する配線パターン図形が、各パターン層
において逐次探索される。全てのパターン層において同
電位配線のパターン図形が探索されると、図8に例示し
たように、ディスプレイ上においてノード情報(n3)
を有する同電位配線の全てが、各パターン層毎に配線色
を変え、或いは、線種を点線、破線乃至は実線等に変え
ることで、配線層の相違を示しながら表示される。
【0010】
【発明が解決しようとする課題】レイアウトデータベー
ス上のパターン図形のデータが、何等かの原因で誤った
データ(エラー)を含んでいる場合には、このエラーは
実際に製作される前に除去する必要がある。例えば、パ
ターン図形が、相互に異なるノードを成す配線相互を短
絡させる不適当な配線パターンを含んでいる場合には、
この配線パターンの存在箇所を特定してこれを除去する
必要がある。
ス上のパターン図形のデータが、何等かの原因で誤った
データ(エラー)を含んでいる場合には、このエラーは
実際に製作される前に除去する必要がある。例えば、パ
ターン図形が、相互に異なるノードを成す配線相互を短
絡させる不適当な配線パターンを含んでいる場合には、
この配線パターンの存在箇所を特定してこれを除去する
必要がある。
【0011】しかし、前記の如くレイアウトデータと論
理データとの照合を行なってレイアウトデータの各パタ
ーン図形にノード情報を付す際に、短絡配線を成すパタ
ーン図形には該当するノード情報が論理データ内に存在
しないので、レイアウトデータ上ではこのパターン図形
にノード情報が付されていない。従って、いずれのパタ
ーン図形によって短絡しているかは、ノード情報を介し
て行われる探索によっては不可能である。
理データとの照合を行なってレイアウトデータの各パタ
ーン図形にノード情報を付す際に、短絡配線を成すパタ
ーン図形には該当するノード情報が論理データ内に存在
しないので、レイアウトデータ上ではこのパターン図形
にノード情報が付されていない。従って、いずれのパタ
ーン図形によって短絡しているかは、ノード情報を介し
て行われる探索によっては不可能である。
【0012】このため、従来のCADシステム及びその
図形探索方法では、短絡配線を成すパターン図形を探索
するためには、結局、レイアウトデータベースから展開
によって得られた各パターン層毎のパターン図形データ
において、ノード情報を参照しながら、各パターン図形
を逐次マニュアル等によって探索することとなる。この
様なマニュアルによる探索を行う場合には、誤りを訂正
するにあたって時間がかかり過ぎるという問題がある。
図形探索方法では、短絡配線を成すパターン図形を探索
するためには、結局、レイアウトデータベースから展開
によって得られた各パターン層毎のパターン図形データ
において、ノード情報を参照しながら、各パターン図形
を逐次マニュアル等によって探索することとなる。この
様なマニュアルによる探索を行う場合には、誤りを訂正
するにあたって時間がかかり過ぎるという問題がある。
【0013】本発明は、上記従来のCADシステム及び
その図形探索方法の問題に鑑み、レイアウトデータの誤
りの訂正或いは一部修正を行なうのに好適な、同電位配
線を成すパターン図形の探索を容易に行なうことができ
る図形探索機能を有するCADシステム及びその図形探
索方法を提供することを目的とする。
その図形探索方法の問題に鑑み、レイアウトデータの誤
りの訂正或いは一部修正を行なうのに好適な、同電位配
線を成すパターン図形の探索を容易に行なうことができ
る図形探索機能を有するCADシステム及びその図形探
索方法を提供することを目的とする。
【0014】
【課題を解決するための手段】図1は本発明の、並びに
本発明に係わるCADシステムで行なわれる図形探索方
法のフロー図である。
本発明に係わるCADシステムで行なわれる図形探索方
法のフロー図である。
【0015】前記目的を達成するため、本発明のCAD
システムは、階層的レイアウト設計手法によって各階層
データとして表現された半導体集積回路のレイアウトデ
ータから、該レイアウトデータ上の一のパターン図形と
相互に同電位配線を成すパターン図形を探索するための
図形探索機能を有するCADシステムにおいて、階層デ
ータを選択するための階層データ選択手段と、前記選択
された階層データ内の図形データを一の座標上の座標デ
ータに変換して前記一のパターン図形と共通の座標上の
データにする座標変換手段と、前記一の座標上におい
て、重なり合う又は接することにより相互に同電位配線
を成すパターン図形を探索するパターン図形探索手段と
を備え、前記階層データ選択手段は、前記レイアウトデ
ータ上において、前記一のパターン図形の座標と重なり
合う階層データ、及び、前記図形探索手段によって前記
一の座標上において順次に探索され前記一のパターン図
形と相互に同電位配線を成す別の各パターン図形の座標
と重なり合う各階層データを順次に選択し、前記各パタ
ーン図形の探索が、順次に行なわれる前記階層データの
選択、前記座標変換及び前記図形探索により、ノード情
報に依存しないで行なわれることを特徴とする。
システムは、階層的レイアウト設計手法によって各階層
データとして表現された半導体集積回路のレイアウトデ
ータから、該レイアウトデータ上の一のパターン図形と
相互に同電位配線を成すパターン図形を探索するための
図形探索機能を有するCADシステムにおいて、階層デ
ータを選択するための階層データ選択手段と、前記選択
された階層データ内の図形データを一の座標上の座標デ
ータに変換して前記一のパターン図形と共通の座標上の
データにする座標変換手段と、前記一の座標上におい
て、重なり合う又は接することにより相互に同電位配線
を成すパターン図形を探索するパターン図形探索手段と
を備え、前記階層データ選択手段は、前記レイアウトデ
ータ上において、前記一のパターン図形の座標と重なり
合う階層データ、及び、前記図形探索手段によって前記
一の座標上において順次に探索され前記一のパターン図
形と相互に同電位配線を成す別の各パターン図形の座標
と重なり合う各階層データを順次に選択し、前記各パタ
ーン図形の探索が、順次に行なわれる前記階層データの
選択、前記座標変換及び前記図形探索により、ノード情
報に依存しないで行なわれることを特徴とする。
【0016】また、本発明のCADの図形探索方法は、
図1に示したように、階層的レイアウト設計手法によっ
て各階層データとして表現された半導体集積回路のレイ
アウトデータから、該レイアウトデータ上の一のパター
ン図形を指定し(S1)、該パターン図形と相互に同電
位配線を成す別のパターン図形を探索するCADの図形
探索方法において、前記レイアウトデータ上において前
記一のパターン図形の座標と重なり合う階層データを選
択し(S2)、前記一のパターン図形及び前記選択され
た階層データ内の図形データの少くとも一つを座標変換
して共通の一の座標上のデータとし(S3)、前記一の
座標上において、前記一のパターン図形と重なり合う又
は接することにより相互に同電位配線を成す別のパター
ン図形を探索し(S4)、前記別のパターン図形並びに
順次更に別の各パターン図形について、前記階層データ
の選択(S2)、前記座標変換(S3)及び前記パター
ン図形の探索(S4)を前記一のパターン図形について
と同様に繰り返し、ノード情報によらないで同電位配線
を成すパターン図形を探索することを特徴とする。
図1に示したように、階層的レイアウト設計手法によっ
て各階層データとして表現された半導体集積回路のレイ
アウトデータから、該レイアウトデータ上の一のパター
ン図形を指定し(S1)、該パターン図形と相互に同電
位配線を成す別のパターン図形を探索するCADの図形
探索方法において、前記レイアウトデータ上において前
記一のパターン図形の座標と重なり合う階層データを選
択し(S2)、前記一のパターン図形及び前記選択され
た階層データ内の図形データの少くとも一つを座標変換
して共通の一の座標上のデータとし(S3)、前記一の
座標上において、前記一のパターン図形と重なり合う又
は接することにより相互に同電位配線を成す別のパター
ン図形を探索し(S4)、前記別のパターン図形並びに
順次更に別の各パターン図形について、前記階層データ
の選択(S2)、前記座標変換(S3)及び前記パター
ン図形の探索(S4)を前記一のパターン図形について
と同様に繰り返し、ノード情報によらないで同電位配線
を成すパターン図形を探索することを特徴とする。
【0017】
【作用】本発明のCADシステム及びその図形探索方法
では、レイアウトデータから、一のパターン図形とレイ
アウトデータベース上において同じ座標を有する階層デ
ータ、及び、該一のパターン図形と同電位配線を成すパ
ターン図形とレイアウトデータベース上において同じ座
標を有する階層データのみを選択してこれを一の座標上
のデータに変換し、該一の座標上で相互に重なり合い又
は接することで前記一のパターン図形と相互に同電位配
線を成すパターン図形を順次に探索し、該探索に当って
ノード情報を利用することがなく、特定の階層データの
みを座標変換することによりその変換処理に要する時間
が短くて済み、また、ノード情報を利用しないことによ
り短絡配線等についても容易に探索することができる。
では、レイアウトデータから、一のパターン図形とレイ
アウトデータベース上において同じ座標を有する階層デ
ータ、及び、該一のパターン図形と同電位配線を成すパ
ターン図形とレイアウトデータベース上において同じ座
標を有する階層データのみを選択してこれを一の座標上
のデータに変換し、該一の座標上で相互に重なり合い又
は接することで前記一のパターン図形と相互に同電位配
線を成すパターン図形を順次に探索し、該探索に当って
ノード情報を利用することがなく、特定の階層データの
みを座標変換することによりその変換処理に要する時間
が短くて済み、また、ノード情報を利用しないことによ
り短絡配線等についても容易に探索することができる。
【0018】
【実施例】図面を参照して本発明を更に説明する。図2
は、本発明の一実施例の図形探索機能を有するCADシ
ステムの構成を示すブロック図で、CADシステムをこ
のCADシステムに接続されるデータベースと共に示し
た。CAD本体1は、CPU1A、メインメモリ1B及
びネットワークインターフェイス1Cから構成されてお
り、ネットワークインターフェイス1Cは、レイアウト
データベース5及び論理データベース6から成るデータ
ベースから各データを読み出す。
は、本発明の一実施例の図形探索機能を有するCADシ
ステムの構成を示すブロック図で、CADシステムをこ
のCADシステムに接続されるデータベースと共に示し
た。CAD本体1は、CPU1A、メインメモリ1B及
びネットワークインターフェイス1Cから構成されてお
り、ネットワークインターフェイス1Cは、レイアウト
データベース5及び論理データベース6から成るデータ
ベースから各データを読み出す。
【0019】CAD本体1に付属して、キーボード2、
ポインティングデバイス(マウス)3及びCRTディス
プレイ4が設けられ、キーボード2による指定を介して
CRTディスプレイ上に呼び出された階層データにおい
てマウス3を介して一のパターン図形が指定されると、
この指定に基づいて同電位配線を成すパターン図形が探
索される。
ポインティングデバイス(マウス)3及びCRTディス
プレイ4が設けられ、キーボード2による指定を介して
CRTディスプレイ上に呼び出された階層データにおい
てマウス3を介して一のパターン図形が指定されると、
この指定に基づいて同電位配線を成すパターン図形が探
索される。
【0020】図3は、図2のCADシステムによって行
なわれる、本発明の一実施例の図形探索方法のフロー図
である。電源が投入されプログラムがスタートすると、
まず未処理図形登録領域A(以下領域Aと呼ぶ)及び処
理済図形登録領域B(以下領域Bと呼ぶ)が夫々初期化
され、各領域A及びBが空の状態にされる(P1)。
なわれる、本発明の一実施例の図形探索方法のフロー図
である。電源が投入されプログラムがスタートすると、
まず未処理図形登録領域A(以下領域Aと呼ぶ)及び処
理済図形登録領域B(以下領域Bと呼ぶ)が夫々初期化
され、各領域A及びBが空の状態にされる(P1)。
【0021】ここで、信号配線を成しており同電位配線
を探索したい一のパターン図形を指定することとする。
この場合、一のパターン図形をデータとして有する階層
データの内、信号配線の図形パターンのみが描かれた区
分データを成すレイヤ(layer)をCRTディスプ
レイ上に呼び出し、前記一のパターン図形をマウスを介
して指定し、これを領域Aに登録する(P2)。
を探索したい一のパターン図形を指定することとする。
この場合、一のパターン図形をデータとして有する階層
データの内、信号配線の図形パターンのみが描かれた区
分データを成すレイヤ(layer)をCRTディスプ
レイ上に呼び出し、前記一のパターン図形をマウスを介
して指定し、これを領域Aに登録する(P2)。
【0022】領域Aには前記により一のパターン図形が
含まれているので(P3)、これを図形aとして取り出
す(P4)。データベースから、図形aの座標と重なり
合う座標を有する階層データの内信号配線のレイヤのみ
を取り出し、この階層データを集積回路全体の座標(一
の座標)上のデータに座標変換して、やはり同じ全体座
標上のデータにされている図形aと照合を行なう。この
様子が図4及び5に示されている。
含まれているので(P3)、これを図形aとして取り出
す(P4)。データベースから、図形aの座標と重なり
合う座標を有する階層データの内信号配線のレイヤのみ
を取り出し、この階層データを集積回路全体の座標(一
の座標)上のデータに座標変換して、やはり同じ全体座
標上のデータにされている図形aと照合を行なう。この
様子が図4及び5に示されている。
【0023】図4は、夫々同じ配線層上においてパター
ン図形をサーチする様子を例示するセル部分の平面図で
あり、同図(a)及び(b)は夫々サーチ前及びサーチ
後を示す。図(a)では、レイアウトデータベース上に
おいて図形a(11)の座標と重なり合う座標を有する
階層データを成すセルAのデータ12が認識され、この
データ12の内一つの配線層の且つ信号配線レイヤのパ
ターン図形が同図(b)の様に全体座標上のデータに座
標変換され、図形aと同じ配線層上において接する斜線
を施した図形b(13)がサーチされる。
ン図形をサーチする様子を例示するセル部分の平面図で
あり、同図(a)及び(b)は夫々サーチ前及びサーチ
後を示す。図(a)では、レイアウトデータベース上に
おいて図形a(11)の座標と重なり合う座標を有する
階層データを成すセルAのデータ12が認識され、この
データ12の内一つの配線層の且つ信号配線レイヤのパ
ターン図形が同図(b)の様に全体座標上のデータに座
標変換され、図形aと同じ配線層上において接する斜線
を施した図形b(13)がサーチされる。
【0024】図5は、セル内及びセル外において配線層
が異なるパターン図形をサーチする様子を示す斜視図で
ある。同図において、図形a(f1)は配線層第二層の
パターン図形をなしており、この図形aは配線層1−2
層間のコンタクト層上に平面投影されて図形f1’とな
り、この図形f1’とコンタクトf2との重なりから双
方が同電位配線を構成することが認識される。
が異なるパターン図形をサーチする様子を示す斜視図で
ある。同図において、図形a(f1)は配線層第二層の
パターン図形をなしており、この図形aは配線層1−2
層間のコンタクト層上に平面投影されて図形f1’とな
り、この図形f1’とコンタクトf2との重なりから双
方が同電位配線を構成することが認識される。
【0025】更にコンタクトf2が配線層第一層上に平
面投影されて図形f2’となり、図形f2’と配線層第
一層のパターン図形f3との重なりから、図形f3が図
形aの同電位配線を構成することが認識される。
面投影されて図形f2’となり、図形f2’と配線層第
一層のパターン図形f3との重なりから、図形f3が図
形aの同電位配線を構成することが認識される。
【0026】上記の如き図形aと階層データ内のパター
ン図形との照合により、図形aと直接重なり合う又は接
することにより図形aの同電位配線を構成するパターン
図形を成す図形bの全てがサーチされる(P5)。
ン図形との照合により、図形aと直接重なり合う又は接
することにより図形aの同電位配線を構成するパターン
図形を成す図形bの全てがサーチされる(P5)。
【0027】図形bの内領域Bに登録されていない図形
を領域Aに登録する(P6)。図形aと直接重なり合う
又は接することにより同電位配線を成す図形は上記によ
って全て探索されたので、図形aは処理済図形となり、
これを領域Aから削除すると共に領域Bに登録する(P
7)。
を領域Aに登録する(P6)。図形aと直接重なり合う
又は接することにより同電位配線を成す図形は上記によ
って全て探索されたので、図形aは処理済図形となり、
これを領域Aから削除すると共に領域Bに登録する(P
7)。
【0028】次に領域Aに登録されている図形が存在す
るか否かがチェックされ(P3)、図形bとして先に登
録されたものが残っている場合には、以前に行なわれた
図形aについてと同様な作業が図形bについても行なわ
れ、これが各図形について繰り返される。最終的に領域
Aが空になったときに、サーチは終了し、指定された一
のパターン図形も含め領域Bに登録されたパターン図形
の全てが画面上に表示される(P8)。
るか否かがチェックされ(P3)、図形bとして先に登
録されたものが残っている場合には、以前に行なわれた
図形aについてと同様な作業が図形bについても行なわ
れ、これが各図形について繰り返される。最終的に領域
Aが空になったときに、サーチは終了し、指定された一
のパターン図形も含め領域Bに登録されたパターン図形
の全てが画面上に表示される(P8)。
【0029】図6は、最終的に得られた同電位配線を成
す図形データであり、CRTディスプレイの画面上で表
示されるものである。なお、同図は、図5においてサー
チされたパターン図形を例示している。図6では、図8
とは異なり、サーチされたパターン図形以外は、画面上
に表示されず、また、ノード情報も表示されていない。
す図形データであり、CRTディスプレイの画面上で表
示されるものである。なお、同図は、図5においてサー
チされたパターン図形を例示している。図6では、図8
とは異なり、サーチされたパターン図形以外は、画面上
に表示されず、また、ノード情報も表示されていない。
【0030】図6では、第一層の配線f1は実線で、コ
ンタクトf2は太い実線で、また第二層の配線f3は点
線で夫々表示されているが、配線層の区別は、このよう
な線の種類の他に色等の違いにより表示することもでき
る。
ンタクトf2は太い実線で、また第二層の配線f3は点
線で夫々表示されているが、配線層の区別は、このよう
な線の種類の他に色等の違いにより表示することもでき
る。
【0031】なお、上記実施例では、各階層データに含
まれるパターン図形は、信号配線、バス線又は電源配線
等の如き配線種別毎の区分データとして構成されてお
り、従って、同電位配線をサーチする際には、一のパタ
ーン図形の区分(レイヤ)と同じ区分のデータのみのサ
ーチで足りる。しかし、必ずしもこの方式に限るもので
はなく、各階層データが区分データとして構成されてい
なくとも良い。
まれるパターン図形は、信号配線、バス線又は電源配線
等の如き配線種別毎の区分データとして構成されてお
り、従って、同電位配線をサーチする際には、一のパタ
ーン図形の区分(レイヤ)と同じ区分のデータのみのサ
ーチで足りる。しかし、必ずしもこの方式に限るもので
はなく、各階層データが区分データとして構成されてい
なくとも良い。
【0032】従来は、同電位配線のサーチにおいても、
一般的なレイアウトデータの検証と同様に、レイアウト
データベースの全てのデータを一旦全体座標上のデータ
に変換して、全体のパターン図形のマージ処理を行なう
必要があったため、サーチに要する時間が長く掛かった
が、本発明では、レイアウトデータベースのノード情報
によることなく、また、実際に必要な階層データのみを
座標変換して同電位配線をサーチするので、限定した範
囲のみのサーチのために所要時間が短くて足り、また、
短絡配線等のサーチにおいても良好なサーチが可能であ
る。
一般的なレイアウトデータの検証と同様に、レイアウト
データベースの全てのデータを一旦全体座標上のデータ
に変換して、全体のパターン図形のマージ処理を行なう
必要があったため、サーチに要する時間が長く掛かった
が、本発明では、レイアウトデータベースのノード情報
によることなく、また、実際に必要な階層データのみを
座標変換して同電位配線をサーチするので、限定した範
囲のみのサーチのために所要時間が短くて足り、また、
短絡配線等のサーチにおいても良好なサーチが可能であ
る。
【0033】また、上記実施例では一の座標として全体
座標を選んだが、一の座標自体は任意の座標を選ぶこと
ができ、例えば全てのデータを一のパターン図形と同じ
座標に変換しても良い。
座標を選んだが、一の座標自体は任意の座標を選ぶこと
ができ、例えば全てのデータを一のパターン図形と同じ
座標に変換しても良い。
【0034】本発明のCADシステム及び図形探索方法
は、特にレイアウトデータベースにおける一部の配線変
更或いはデータのエラー訂正をすることに採用すると特
に好適である。
は、特にレイアウトデータベースにおける一部の配線変
更或いはデータのエラー訂正をすることに採用すると特
に好適である。
【0035】
【発明の効果】以上説明したように、本発明のCADシ
ステム及び図形探索方法によると、ノード情報によるこ
となく同電位配線の探索を行ない、また、限定した範囲
のパターン図形の探索を行なうことにより、同電位配線
の探索に要する時間の短縮が可能となり、レイアウトベ
ースにおける配線の修正及びエラー訂正等が容易になっ
たという顕著な効果を奏する。
ステム及び図形探索方法によると、ノード情報によるこ
となく同電位配線の探索を行ない、また、限定した範囲
のパターン図形の探索を行なうことにより、同電位配線
の探索に要する時間の短縮が可能となり、レイアウトベ
ースにおける配線の修正及びエラー訂正等が容易になっ
たという顕著な効果を奏する。
【図1】本発明の原理図を成す図形探索方法のフロー図
である。
である。
【図2】本発明の一実施例のCADシステムの構成を示
すブロック図である。
すブロック図である。
【図3】本発明の一実施例の図形探索方法のフロー図で
ある。
ある。
【図4】(a)及び(b)は夫々セルにおけるパターン
図形の探索の様子を例示するセル部分の平面図である。
図形の探索の様子を例示するセル部分の平面図である。
【図5】配線層の異なる同電位配線を成すパターン図形
の探索の様子を例示する斜視図である。
の探索の様子を例示する斜視図である。
【図6】図3の方法により探索された同電位配線のCR
Tディスプレイ画面上の表示の例示である。
Tディスプレイ画面上の表示の例示である。
【図7】従来のCADシステムによるデータ検証の様子
を例示する模式的ブロック図である。
を例示する模式的ブロック図である。
【図8】従来のCADシステムにより探索された同電位
配線を成すパターン図形の画面表示の例示である。
配線を成すパターン図形の画面表示の例示である。
1:CAD本体 1A:CPU 1B:メインメモリ 1C:ネットワークインターフェイス 2:キーボード 3:ポインティングデバイス(マウス) 4:CRT画面
Claims (5)
- 【請求項1】階層的レイアウト設計手法によって各階層
データとして表現された半導体集積回路のレイアウトデ
ータから、該レイアウトデータ上の一のパターン図形と
相互に同電位配線を成すパターン図形を探索するための
図形探索機能を有するCADシステムにおいて、 階層データを選択するための階層データ選択手段と、 前記選択された階層データ内の図形データを一の座標上
の座標データに変換して前記一のパターン図形と共通の
座標上のデータにする座標変換手段と、 前記一の座標上において、重なり合う又は接することに
より相互に同電位配線を成すパターン図形を探索するパ
ターン図形探索手段とを備え、 前記階層データ選択手段は、前記レイアウトデータ上に
おいて、前記一のパターン図形の座標と重なり合う階層
データ、及び、前記図形探索手段によって前記一の座標
上において順次に探索され前記一のパターン図形と相互
に同電位配線を成す別の各パターン図形の座標と重なり
合う各階層データを順次に選択し、 前記各パターン図形の探索が、順次に行なわれる前記階
層データの選択、前記座標変換及び前記図形探索によ
り、ノード情報に依存しないで行なわれることを特徴と
するCADシステム。 - 【請求項2】前記各階層データが少くとも配線種別毎に
区分された各区分データとして構成されており、前記座
標変換手段は、前記一のパターン図形が属する区分デー
タと同じ区分データについてのみ選択的に前記座標変換
を行なうことを特徴とする請求項1記載のCADシステ
ム。 - 【請求項3】階層的レイアウト設計手法によって各階層
データとして表現された半導体集積回路のレイアウトデ
ータから、該レイアウトデータ上の一のパターン図形を
指定し(S1)、該パターン図形と相互に同電位配線を
成す別のパターン図形を探索するCADの図形探索方法
において、 前記レイアウトデータ上において前記一のパターン図形
の座標と重なり合う階層データを選択し(S2)、 前記一のパターン図形及び前記選択された階層データ内
の図形データの少くとも一つを座標変換して共通の一の
座標上のデータとし(S3)、 前記一の座標上において、前記一のパターン図形と重な
り合う又は接することにより相互に同電位配線を成す別
のパターン図形を探索し(S4)、 前記別のパターン図形並びに順次更に別の各パターン図
形について、前記階層データの選択(S2)、前記座標
変換(S3)及び前記パターン図形の探索(S4)を前
記一のパターン図形についてと同様に繰り返し、 ノード情報によらないで同電位配線を成すパターン図形
を探索することを特徴とするCADの図形探索方法。 - 【請求項4】前記各階層データが少くとも配線種別毎に
区分された各区分データとして構成されており、前記座
標変換が、前記階層データの内前記一のパターン図形が
属する区分データと同じ区分データについてのみ行なわ
れることを特徴とする請求項3記載のCADの図形探索
方法。 - 【請求項5】前記一の座標上のデータが、複数のパター
ン層及びコンタクト層毎に区分された各層データとして
構成され、前記パターン図形の探索が、順次に隣接する
パターン層又はコンタクト層との間で行なわれることを
特徴とする請求項3又は4記載のCADの図形探索方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304958A JPH05143684A (ja) | 1991-11-20 | 1991-11-20 | Cadシステム及びその図形探索方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304958A JPH05143684A (ja) | 1991-11-20 | 1991-11-20 | Cadシステム及びその図形探索方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143684A true JPH05143684A (ja) | 1993-06-11 |
Family
ID=17939364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304958A Withdrawn JPH05143684A (ja) | 1991-11-20 | 1991-11-20 | Cadシステム及びその図形探索方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020165713A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社デンソーテン | 検査データ出力装置、表示システムおよび検査データ出力方法 |
-
1991
- 1991-11-20 JP JP3304958A patent/JPH05143684A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020165713A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社デンソーテン | 検査データ出力装置、表示システムおよび検査データ出力方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6907583B2 (en) | Computer aided method of circuit extraction | |
| CN112818626B (zh) | 一种基于多重掩膜版的版图布线方法 | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| JPH05143684A (ja) | Cadシステム及びその図形探索方法 | |
| WO1993015471A1 (en) | Method for verifying circuit layout design | |
| JP3157732B2 (ja) | 対話型配線パターン作成システム | |
| JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
| JP3224500B2 (ja) | 図面認識方法 | |
| JP2849101B2 (ja) | 文字認識における線図形のループ決定方法 | |
| JPH06110972A (ja) | 集積回路マスクパターンからの回路接続情報抽出方法 | |
| JPH0588357A (ja) | マスクパターンの検査方法 | |
| JP3147055B2 (ja) | 図形の検索方法、図形検索装置及び記録媒体 | |
| JP3231461B2 (ja) | Lsi設計データ管理装置 | |
| CN121683673A (zh) | 一种集成电路物理版图中缝合区域的构建方法及存储介质 | |
| JPS61151782A (ja) | 論理回路デ−タの作成方法 | |
| JPH06216249A (ja) | Icチップ自動レイアウト設計システム | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2000077611A (ja) | 半導体集積回路の基準電位供給配線方法 | |
| JP3340816B2 (ja) | 画像処理装置、地図データ入力装置、地理情報システム、画像処理方法 | |
| JP2580982B2 (ja) | Lsi電源配線レイアウトシステム | |
| JP2525940B2 (ja) | 集積回路用マスクパタ―ン作成方法 | |
| JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
| JP2004153011A (ja) | レイアウト設計装置、およびレイアウト設計方法 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JP2000058657A (ja) | 半導体装置の設計方法および設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |