JPH06110978A - 電子部品のレイアウト設計支援装置 - Google Patents
電子部品のレイアウト設計支援装置Info
- Publication number
- JPH06110978A JPH06110978A JP4286680A JP28668092A JPH06110978A JP H06110978 A JPH06110978 A JP H06110978A JP 4286680 A JP4286680 A JP 4286680A JP 28668092 A JP28668092 A JP 28668092A JP H06110978 A JPH06110978 A JP H06110978A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- constraint
- constraint conditions
- layout design
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】レイアウト制約条件の矛盾情報を詳しく、かつ
判り易く設計者に提供できる電子部品のレイアウト設計
支援装置を提供する。 【構成】レイアウト制約条件、レイアウト設計規則条
件、レイアウト設計データ等を入力するための入力装置
1を介して与えられたレイアウト制約条件は、有向グラ
フを用いる検証手段2によって検証され、続いて線形計
画問題を用いる検証手段3によって検証される。それぞ
れの検証結果は、矛盾表示ルール記憶部5に記憶されて
いるルールにしたがい矛盾した制約条件に関係している
図形パタ−ンを制約条件の種類に合わせ、かつ種類毎に
関連付けて表示装置8に表示される。
判り易く設計者に提供できる電子部品のレイアウト設計
支援装置を提供する。 【構成】レイアウト制約条件、レイアウト設計規則条
件、レイアウト設計データ等を入力するための入力装置
1を介して与えられたレイアウト制約条件は、有向グラ
フを用いる検証手段2によって検証され、続いて線形計
画問題を用いる検証手段3によって検証される。それぞ
れの検証結果は、矛盾表示ルール記憶部5に記憶されて
いるルールにしたがい矛盾した制約条件に関係している
図形パタ−ンを制約条件の種類に合わせ、かつ種類毎に
関連付けて表示装置8に表示される。
Description
【0001】
【産業上の利用分野】本発明は、プリント基板やLSI
のレイアウト設計を行うときなどにおいて利用される、
いわゆる電子部品のレイアウト設計支援装置に関する。
のレイアウト設計を行うときなどにおいて利用される、
いわゆる電子部品のレイアウト設計支援装置に関する。
【0002】
【従来の技術】従来、プリント基板やLSIのレイアウ
ト設計等を容易化するためにレイアウト設計支援装置が
広く使われている。このレイアウト設計支援装置は、幾
つかの機能を備えている。レイアウトされた図形パタ−
ン間の無駄な隙間を詰めて配置配線面積を小さくするた
めの、いわゆるコンパクションと呼ばれる処理機能もそ
の1つである。
ト設計等を容易化するためにレイアウト設計支援装置が
広く使われている。このレイアウト設計支援装置は、幾
つかの機能を備えている。レイアウトされた図形パタ−
ン間の無駄な隙間を詰めて配置配線面積を小さくするた
めの、いわゆるコンパクションと呼ばれる処理機能もそ
の1つである。
【0003】最近では、単に面積を小さくするだけでは
なく、さらに高性能の電気回路を実現するために、様々
なレイアウト制約条件を守ってコンパクションを行う手
法が提案されている(文献1:奥田亮輔、佐藤寿倫、小
野寺秀俊、田丸啓吉、「対称性保持の制約を扱えるレイ
アウトコンパクションアルゴリズム」、電子情報通信学
会論文誌A,Vol.J73−A,No.3pp.53
6−543,1990年3月、文献2:小野沢晃、「高
品質レイアウト設計のためのコンパクション手法」、信
学技法CAS89−30,pp.57−64,1989
年6月)。このようなコンパクション手法を、以後、高
品質レイアウトコンパクションと呼ぶことにする。
なく、さらに高性能の電気回路を実現するために、様々
なレイアウト制約条件を守ってコンパクションを行う手
法が提案されている(文献1:奥田亮輔、佐藤寿倫、小
野寺秀俊、田丸啓吉、「対称性保持の制約を扱えるレイ
アウトコンパクションアルゴリズム」、電子情報通信学
会論文誌A,Vol.J73−A,No.3pp.53
6−543,1990年3月、文献2:小野沢晃、「高
品質レイアウト設計のためのコンパクション手法」、信
学技法CAS89−30,pp.57−64,1989
年6月)。このようなコンパクション手法を、以後、高
品質レイアウトコンパクションと呼ぶことにする。
【0004】このように、レイアウト設計支援装置は、
いわゆる電子部品の設計の容易化に寄与している。しか
し、コンパクション処理に際して入力されるレイアウト
制約条件やレイアウト設計データに誤りがあると、コン
パクションが行えなかったり、所望の結果とは異なる誤
ったコンパクション結果を得てしまう場合がある。
いわゆる電子部品の設計の容易化に寄与している。しか
し、コンパクション処理に際して入力されるレイアウト
制約条件やレイアウト設計データに誤りがあると、コン
パクションが行えなかったり、所望の結果とは異なる誤
ったコンパクション結果を得てしまう場合がある。
【0005】したがって、入力されるデータに対して、
前もって設計規則等の検証を行い、誤りを取り除いてお
く必要がある。これは文献1に述べられているような高
品質レイアウトコンパクションの場合も同じで、レイア
ウト制約条件間に矛盾のないことを検証し、もし矛盾が
あった場合にはレイアウト設計データにおいて矛盾の存
在する箇所などの情報を設計者に提供することが必要で
ある。
前もって設計規則等の検証を行い、誤りを取り除いてお
く必要がある。これは文献1に述べられているような高
品質レイアウトコンパクションの場合も同じで、レイア
ウト制約条件間に矛盾のないことを検証し、もし矛盾が
あった場合にはレイアウト設計データにおいて矛盾の存
在する箇所などの情報を設計者に提供することが必要で
ある。
【0006】誤りを見つけ出す方法としては、従来、有
向グラフ中の矛盾を表す正のサイクルを見つけ出す手法
が用いられている。この手法については、文献3:石間
邦彦、築山修治「レイアウトコンパクションにおける制
約矛盾の検出に関する一考察」、電子情報通信学会春季
全国大会(1990年)A−133に詳しく説明されて
いる。
向グラフ中の矛盾を表す正のサイクルを見つけ出す手法
が用いられている。この手法については、文献3:石間
邦彦、築山修治「レイアウトコンパクションにおける制
約矛盾の検出に関する一考察」、電子情報通信学会春季
全国大会(1990年)A−133に詳しく説明されて
いる。
【0007】ところで、コンパクション処理を行うに
は、上記のように前もって設計規則違反やレイアウト制
約条件の矛盾を検証し、その情報を設計者に提示する必
要があるが、この提示に際しては表示画面上で行うのが
何かと都合がよい。このようなことから、従来、設計規
則違反については、違反している図形パタ−ンを違反で
あることを示す特別の色で画面上に表示して設計者に知
らせる手法が採用されている。
は、上記のように前もって設計規則違反やレイアウト制
約条件の矛盾を検証し、その情報を設計者に提示する必
要があるが、この提示に際しては表示画面上で行うのが
何かと都合がよい。このようなことから、従来、設計規
則違反については、違反している図形パタ−ンを違反で
あることを示す特別の色で画面上に表示して設計者に知
らせる手法が採用されている。
【0008】しかしながら、レイアウト制約条件の検証
結果を表示するに際し、設計規則違反の場合と同様に、
矛盾した制約条件に関係している1グル−プの図形パタ
−ンを矛盾を表す特別な色で表示した場合には次のよう
な問題がある。すなわち、ある矛盾している制約条件に
関係している1グル−プの図形パタ−ン同士が互いに離
れていると、特別の色で表示しても判り難いものとな
る。また、複数の矛盾した制約条件を一度に表示しよう
とすると、それぞれの制約条件に関係したグル−プの図
形パタ−ンが交じり合って識別できなくこともある。ま
た、異なった制約条件の矛盾を同じ色で表示すると、あ
る同一の図形パタ−ンのグル−プが複数の制約条件に関
係している場合、どの制約条件が矛盾しているのか識別
できないことになる。また、矛盾し合っている複数の制
約条件に対しては、それらの制約条件が矛盾し合ってい
ることが判っても、それらの制約条件がどのように関係
し合って矛盾しているのかを判別できない。このよう
に、現在においてもレイアウト制約条件の検証結果を表
示する手法が確立されていない。
結果を表示するに際し、設計規則違反の場合と同様に、
矛盾した制約条件に関係している1グル−プの図形パタ
−ンを矛盾を表す特別な色で表示した場合には次のよう
な問題がある。すなわち、ある矛盾している制約条件に
関係している1グル−プの図形パタ−ン同士が互いに離
れていると、特別の色で表示しても判り難いものとな
る。また、複数の矛盾した制約条件を一度に表示しよう
とすると、それぞれの制約条件に関係したグル−プの図
形パタ−ンが交じり合って識別できなくこともある。ま
た、異なった制約条件の矛盾を同じ色で表示すると、あ
る同一の図形パタ−ンのグル−プが複数の制約条件に関
係している場合、どの制約条件が矛盾しているのか識別
できないことになる。また、矛盾し合っている複数の制
約条件に対しては、それらの制約条件が矛盾し合ってい
ることが判っても、それらの制約条件がどのように関係
し合って矛盾しているのかを判別できない。このよう
に、現在においてもレイアウト制約条件の検証結果を表
示する手法が確立されていない。
【0009】さらに、従来の検証では、単に設計規則違
反や制約条件の矛盾が起こっていることを設計者に知ら
せるだけで、どうすれば違反や矛盾を解消することがで
きるかといった情報を設計者に与えてはいない。このた
め、設計規則違反や制約条件の矛盾を解消するために、
設計者が自分でどうすれば解消できるのかを模索しなけ
ればならず、熟練と試行錯誤が必要であった。また、1
つの設計規則違反あるいは制約条件の矛盾を解消しよう
とすると、新たな違反あるいは矛盾が起きてしまうこと
も少なくない。レイアウト制約条件の場合には、複数の
種類の制約条件が関連し合うので、設計者によって矛盾
を解消することが益々困難になる。また、矛盾を解消す
る場合、レイアウトの変更だけでは対処できず、優先順
位の低い制約条件を諦めて優先順位の高い制約条件だけ
を満すようにしなければならないことが往々にしてあ
る。このような場合、従来は設計者が満たされるべき制
約条件を決め、そのために諦めるべき制約条件を探して
決定しているのが実情である。
反や制約条件の矛盾が起こっていることを設計者に知ら
せるだけで、どうすれば違反や矛盾を解消することがで
きるかといった情報を設計者に与えてはいない。このた
め、設計規則違反や制約条件の矛盾を解消するために、
設計者が自分でどうすれば解消できるのかを模索しなけ
ればならず、熟練と試行錯誤が必要であった。また、1
つの設計規則違反あるいは制約条件の矛盾を解消しよう
とすると、新たな違反あるいは矛盾が起きてしまうこと
も少なくない。レイアウト制約条件の場合には、複数の
種類の制約条件が関連し合うので、設計者によって矛盾
を解消することが益々困難になる。また、矛盾を解消す
る場合、レイアウトの変更だけでは対処できず、優先順
位の低い制約条件を諦めて優先順位の高い制約条件だけ
を満すようにしなければならないことが往々にしてあ
る。このような場合、従来は設計者が満たされるべき制
約条件を決め、そのために諦めるべき制約条件を探して
決定しているのが実情である。
【0010】
【発明が解決しようとする課題】上述の如く、高品質レ
イアウトコンパクションを実行させるには、それに先だ
って制約条件間に矛盾がないか否かを検証することが重
要である。また、制約条件間に矛盾が存在する場合、矛
盾している制約条件を見つけ出し、設計者に知らせるこ
とも重要である。そして、一組の図形パタ−ンが複数の
制約条件に関係しているときには、どの制約条件が矛盾
しているのかを、また矛盾し合っている複数の制約条件
に対しては、それらの制約条件がどのように関係し合っ
ているのかを判断し易いように設計者に知らせることも
重要である。さらに、矛盾を解消するにはどこを直せば
よいか、また矛盾し合っている複数の制約条件に対し
て、優先順位の低い制約条件を諦めることによって優先
順位の高い制約条件を満足させるにはどのようにすれば
よいか、ということを設計者に知らせることも重要であ
る。
イアウトコンパクションを実行させるには、それに先だ
って制約条件間に矛盾がないか否かを検証することが重
要である。また、制約条件間に矛盾が存在する場合、矛
盾している制約条件を見つけ出し、設計者に知らせるこ
とも重要である。そして、一組の図形パタ−ンが複数の
制約条件に関係しているときには、どの制約条件が矛盾
しているのかを、また矛盾し合っている複数の制約条件
に対しては、それらの制約条件がどのように関係し合っ
ているのかを判断し易いように設計者に知らせることも
重要である。さらに、矛盾を解消するにはどこを直せば
よいか、また矛盾し合っている複数の制約条件に対し
て、優先順位の低い制約条件を諦めることによって優先
順位の高い制約条件を満足させるにはどのようにすれば
よいか、ということを設計者に知らせることも重要であ
る。
【0011】そこで本発明は、上述した要望を満たすこ
とができ、たとえば高品質レイアウトコンパクションの
制約条件を検証する場合であっても、最善の図形パタ−
ンの配置解を設計者に与え得る電子部品のレイアウト設
計支援装置を提供することを目的としている。
とができ、たとえば高品質レイアウトコンパクションの
制約条件を検証する場合であっても、最善の図形パタ−
ンの配置解を設計者に与え得る電子部品のレイアウト設
計支援装置を提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電子部品のレイアウト設計支援装置で
は、少なくともレイアウト制約条件、レイアウト設計規
則条件、レイアウト設計データを入力するための入力装
置と、この入力装置を介して与えられたレイアウト制約
条件中の矛盾した制約条件を見つけ出す制約条件検証手
段と、前記入力装置を介して与えられた前記レイアウト
設計データを図形パターンで表示するとともに前記制約
条件検証手段の出力を導入して矛盾した制約条件に関係
している図形パタ−ンを制約条件の種類に合わせ、かつ
種類毎に関連付けて表示する表示手段とを備えている。
に、本発明に係る電子部品のレイアウト設計支援装置で
は、少なくともレイアウト制約条件、レイアウト設計規
則条件、レイアウト設計データを入力するための入力装
置と、この入力装置を介して与えられたレイアウト制約
条件中の矛盾した制約条件を見つけ出す制約条件検証手
段と、前記入力装置を介して与えられた前記レイアウト
設計データを図形パターンで表示するとともに前記制約
条件検証手段の出力を導入して矛盾した制約条件に関係
している図形パタ−ンを制約条件の種類に合わせ、かつ
種類毎に関連付けて表示する表示手段とを備えている。
【0013】さらに詳しく説明すると、表示手段として
は、矛盾した制約条件に関係している1グル−プの図形
パタ−ン間を制約条件の種類に合わせて、種類毎に異な
った繋ぎ方で繋いで表示する表示方式の採用が好まし
い。
は、矛盾した制約条件に関係している1グル−プの図形
パタ−ン間を制約条件の種類に合わせて、種類毎に異な
った繋ぎ方で繋いで表示する表示方式の採用が好まし
い。
【0014】また、レイアウト制約条件に矛盾がないか
否かを調べる制約条件検証手段としては、有向グラフ中
にある正のサイクルを検出する手法と最適化問題を解く
手法とを組み合わせて用いることが好ましい。この組み
合わせによって全ての矛盾を見つけ出すことができ、最
適化問題を解く手法のみを用いて調べる場合よりも、よ
り高速に調べることができる。なお、ここでいう最適化
問題を解く手法とは、元のレイアウト制約条件に人為変
数の項を加えた式を条件式として持ち、人為変数の項が
あることによって必ず問題が解けるようにした最適化問
題で、かつ人為変数が0に近づくほど値が0に近づくよ
うな人為変数の多項式を目的関数として持った最適化問
題を目的関数の項の係数を変化させながら、繰り返し解
くことによって矛盾のある制約条件を探していく手法で
ある。
否かを調べる制約条件検証手段としては、有向グラフ中
にある正のサイクルを検出する手法と最適化問題を解く
手法とを組み合わせて用いることが好ましい。この組み
合わせによって全ての矛盾を見つけ出すことができ、最
適化問題を解く手法のみを用いて調べる場合よりも、よ
り高速に調べることができる。なお、ここでいう最適化
問題を解く手法とは、元のレイアウト制約条件に人為変
数の項を加えた式を条件式として持ち、人為変数の項が
あることによって必ず問題が解けるようにした最適化問
題で、かつ人為変数が0に近づくほど値が0に近づくよ
うな人為変数の多項式を目的関数として持った最適化問
題を目的関数の項の係数を変化させながら、繰り返し解
くことによって矛盾のある制約条件を探していく手法で
ある。
【0015】さらに、最適化問題を繰り返し解いて矛盾
を見つけ出していく過程で得られた最適化問題の解を一
部の制約条件が守られていない図形パタ−ンの配置解と
して、少なくとも1つ以上表示することも好ましい。最
適化問題を繰り返し解いて、矛盾を見つけ出していく過
程で得られた最適化問題の解では、矛盾し合った制約条
件のうち、一部は満たされているが他の一部は満たされ
ておらず、また満たされている条件と満たされていない
条件の組み合わせが解毎に異なっている。これらの解の
配置をレイアウト画面上に表示させることにより、レイ
アウト上の、どの部分の、どのような制約条件が、どの
ように矛盾しているのかを判断させ易く、どのようにレ
イアウトや制約条件を変更すればよいかを理解させる助
けにもなる。
を見つけ出していく過程で得られた最適化問題の解を一
部の制約条件が守られていない図形パタ−ンの配置解と
して、少なくとも1つ以上表示することも好ましい。最
適化問題を繰り返し解いて、矛盾を見つけ出していく過
程で得られた最適化問題の解では、矛盾し合った制約条
件のうち、一部は満たされているが他の一部は満たされ
ておらず、また満たされている条件と満たされていない
条件の組み合わせが解毎に異なっている。これらの解の
配置をレイアウト画面上に表示させることにより、レイ
アウト上の、どの部分の、どのような制約条件が、どの
ように矛盾しているのかを判断させ易く、どのようにレ
イアウトや制約条件を変更すればよいかを理解させる助
けにもなる。
【0016】また、矛盾を解消するために優先順位の低
い制約条件を諦め、優先順位の高い制約条件が満たされ
るようにするために、設計者によって矛盾した制約条件
に優先順位を付けることができるように構成し、最適化
問題の解の中から優先順位の低い制約条件が満たされて
いない代わりに優先順位の高い制約条件が満たされた解
が選び出されるようにし、最善の図形パタ−ンの配置解
が示されるようにすることも好ましい。
い制約条件を諦め、優先順位の高い制約条件が満たされ
るようにするために、設計者によって矛盾した制約条件
に優先順位を付けることができるように構成し、最適化
問題の解の中から優先順位の低い制約条件が満たされて
いない代わりに優先順位の高い制約条件が満たされた解
が選び出されるようにし、最善の図形パタ−ンの配置解
が示されるようにすることも好ましい。
【0017】
【作用】上記のように構成されているので、高品質レイ
アウトコンパクションを行うに先だって、制約条件に矛
盾がないか否かの検証が行われると、矛盾がある場合に
はレイアウト上のどの部分の、どの制約条件同士が、ど
のように矛盾し合っているのかを知ることができ、矛盾
がなくなるように制約条件やレイアウトを修正し易くな
る。さらに、優先順位の低い制約条件が満たされていな
い代わりに優先順位の高い制約条件が満たされた最善の
図形パタ−ンの配置解を得ることも可能である。
アウトコンパクションを行うに先だって、制約条件に矛
盾がないか否かの検証が行われると、矛盾がある場合に
はレイアウト上のどの部分の、どの制約条件同士が、ど
のように矛盾し合っているのかを知ることができ、矛盾
がなくなるように制約条件やレイアウトを修正し易くな
る。さらに、優先順位の低い制約条件が満たされていな
い代わりに優先順位の高い制約条件が満たされた最善の
図形パタ−ンの配置解を得ることも可能である。
【0018】
【実施例】以下、図面を参照しながら実施例を説明す
る。
る。
【0019】図1には本発明の一実施例に係る電子部品
のレイアウト設計支援装置のブロック構成図が示されて
いる。
のレイアウト設計支援装置のブロック構成図が示されて
いる。
【0020】同図において、1は入力装置を示してい
る。この入力装置1はレイアウト制約条件、レイアウト
設計規則条件、元のレイアウト設計デ−タ、設計者の指
示などを入力するためのものである。2は検証手段で、
この検証手段2は入力装置1を介して入力されたレイア
ウト制約条件を有向グラフ中にある正のサイクルを見つ
け出す手法を用いて検証する。この検証結果は、後述す
る矛盾検証結果処理部6へ送られる。3は同じく検証手
段で、この検証手段3は最適化問題の1つである線形計
画問題を解くことによって入力されたレイアウト制約条
件の検証を行う。この検証結果は解記憶部4に送られて
記憶される。
る。この入力装置1はレイアウト制約条件、レイアウト
設計規則条件、元のレイアウト設計デ−タ、設計者の指
示などを入力するためのものである。2は検証手段で、
この検証手段2は入力装置1を介して入力されたレイア
ウト制約条件を有向グラフ中にある正のサイクルを見つ
け出す手法を用いて検証する。この検証結果は、後述す
る矛盾検証結果処理部6へ送られる。3は同じく検証手
段で、この検証手段3は最適化問題の1つである線形計
画問題を解くことによって入力されたレイアウト制約条
件の検証を行う。この検証結果は解記憶部4に送られて
記憶される。
【0021】矛盾表示ル−ル記憶部5は、矛盾している
レイアウト制約条件の種類毎の表示形式などを矛盾表示
ル−ルとして予め記憶している。矛盾検証結果処理部6
は、検証手段2および検証手段3で見つけ出した矛盾し
ているレイアウト制約条件を矛盾表示ル−ル記憶部5の
矛盾表示ル−ルにしたがって出力装置7を介して表示装
置8に表示させたり、あるいは検証手段3で矛盾したレ
イアウト制約条件を見つけ出したときの線形計画問題の
解を解記憶部4から読み出し、これを出力装置7を介し
て表示装置8に表示させる。
レイアウト制約条件の種類毎の表示形式などを矛盾表示
ル−ルとして予め記憶している。矛盾検証結果処理部6
は、検証手段2および検証手段3で見つけ出した矛盾し
ているレイアウト制約条件を矛盾表示ル−ル記憶部5の
矛盾表示ル−ルにしたがって出力装置7を介して表示装
置8に表示させたり、あるいは検証手段3で矛盾したレ
イアウト制約条件を見つけ出したときの線形計画問題の
解を解記憶部4から読み出し、これを出力装置7を介し
て表示装置8に表示させる。
【0022】一方、解選択部9は設計者の指示にしたが
って解記憶部4に記憶されている解の中から優先順位の
低いレイアウト制約条件が満たされていない代わりに優
先順位の高いレイアウト制約条件が満たされた最善の解
を選び出し、これを出力装置7を介して表示装置8に表
示させる機能を備えている。
って解記憶部4に記憶されている解の中から優先順位の
低いレイアウト制約条件が満たされていない代わりに優
先順位の高いレイアウト制約条件が満たされた最善の解
を選び出し、これを出力装置7を介して表示装置8に表
示させる機能を備えている。
【0023】次に、上記のように構成されたレイアウト
設計支援装置を使ってレイアウト制約条件の検証を行う
例を図2および図3に示される流れ図を参照しながら説
明する。
設計支援装置を使ってレイアウト制約条件の検証を行う
例を図2および図3に示される流れ図を参照しながら説
明する。
【0024】ここでは、図4、図5、図6に模式的に示
されるレイアウト例を対象にして制約条件の検証を行う
ものとし、水平方向の高品質レイアウトコンパクション
を想定した場合について話を進める。なお、図4は12
個の部品10〜21をレイアウトした全体図を示し、図
5、図6は図4の部分図を示している。
されるレイアウト例を対象にして制約条件の検証を行う
ものとし、水平方向の高品質レイアウトコンパクション
を想定した場合について話を進める。なお、図4は12
個の部品10〜21をレイアウトした全体図を示し、図
5、図6は図4の部分図を示している。
【0025】図4の例では、従来の設計規則からくる条
件の他に、図形Aおよび図形Bが図形Cに対して対称な
水平距離(xc −xa =xb −xc 、ここで、xa 、x
b 、xc はそれぞれ図形A、B、Cの中心のレイアウト
上の位置を表すx座標)に、図形Dおよび図形Eが図形
Fに対して対称な水平距離に、図形Gおよび図形Hが図
形Iに対して対称な水平距離に、図形Jおよび図形Kが
図形Lに対して対称な水平距離になるように配置され
る、対称配置制約条件が課せられ、さらに図形Gおよび
図形Hには図形Gと図形Hとがある距離以上離れてはな
らないという、近接配置制約条件が課せられているもの
とする。
件の他に、図形Aおよび図形Bが図形Cに対して対称な
水平距離(xc −xa =xb −xc 、ここで、xa 、x
b 、xc はそれぞれ図形A、B、Cの中心のレイアウト
上の位置を表すx座標)に、図形Dおよび図形Eが図形
Fに対して対称な水平距離に、図形Gおよび図形Hが図
形Iに対して対称な水平距離に、図形Jおよび図形Kが
図形Lに対して対称な水平距離になるように配置され
る、対称配置制約条件が課せられ、さらに図形Gおよび
図形Hには図形Gと図形Hとがある距離以上離れてはな
らないという、近接配置制約条件が課せられているもの
とする。
【0026】図4の例に課せられている条件を式で表す
と、第1式および第2式のようになる。 (第1式) xc −xa =xb −xc (対称配置制約条件) xf −xd =xe −xf (対称配置制約条件) xi −xg =xh −xi (対称配置制約条件) xl −xj =xk −xl (対称配置制約条件) xh −xg ≦d1 (近接配置制約条件) xb −xa ≧d2 (設計規則条件) xd −xb ≧d3 (設計規則条件) xe −xd ≧d4 (設計規則条件) xc −xf ≧d5 (設計規則条件) xj −xg ≧d6 (設計規則条件) xk −xj ≧d7 (設計規則条件) xh −xk ≧d8 (設計規則条件) xl −xi ≧d9 (設計規則条件) xa 〜xl :図形A〜Lの中心のx座標 d2 〜d9 :設計規則で許されている各図形間の最小の
距離 d1 :近接配置制約で許されている図形Gと図形Hとの
間の最大距離 (第2式) d6 +d7 +d8 <d1 <d7 +2×d8 +2×d9 そこで、まず上記の配置制約条件、設計規則条件および
レイアウト設計データを入力装置1を介して入力する。
と、第1式および第2式のようになる。 (第1式) xc −xa =xb −xc (対称配置制約条件) xf −xd =xe −xf (対称配置制約条件) xi −xg =xh −xi (対称配置制約条件) xl −xj =xk −xl (対称配置制約条件) xh −xg ≦d1 (近接配置制約条件) xb −xa ≧d2 (設計規則条件) xd −xb ≧d3 (設計規則条件) xe −xd ≧d4 (設計規則条件) xc −xf ≧d5 (設計規則条件) xj −xg ≧d6 (設計規則条件) xk −xj ≧d7 (設計規則条件) xh −xk ≧d8 (設計規則条件) xl −xi ≧d9 (設計規則条件) xa 〜xl :図形A〜Lの中心のx座標 d2 〜d9 :設計規則で許されている各図形間の最小の
距離 d1 :近接配置制約で許されている図形Gと図形Hとの
間の最大距離 (第2式) d6 +d7 +d8 <d1 <d7 +2×d8 +2×d9 そこで、まず上記の配置制約条件、設計規則条件および
レイアウト設計データを入力装置1を介して入力する。
【0027】入力終了後、スタートさせる(S1 )と、
まず検証手段2が有向グラフ中にある正のサイクルを見
つけ出す手法を用いて制約条件の検証を行う(S2 )。
まず検証手段2が有向グラフ中にある正のサイクルを見
つけ出す手法を用いて制約条件の検証を行う(S2 )。
【0028】検証の結果、矛盾した制約条件のあるとき
には(S3 )、表示装置8に写し出されているレイアウ
ト画面上の矛盾した制約条件に関係している図形パタ−
ン間を繋ぐことで表示する(S4 )。この表示に基づ
き、設計者によって各条件やレイアウトが変更されて矛
盾が解消される(S5 )。
には(S3 )、表示装置8に写し出されているレイアウ
ト画面上の矛盾した制約条件に関係している図形パタ−
ン間を繋ぐことで表示する(S4 )。この表示に基づ
き、設計者によって各条件やレイアウトが変更されて矛
盾が解消される(S5 )。
【0029】次に、検証手段3が線形計画問題を利用し
て制約条件の検証を行う(S6 )。この検証結果は、レ
イアウト画面上の図形パタ−ン間を繋ぐことによって表
示されたり、検証手段3で解いた線形計画法の解を表示
することで表示される(S8)。この表示に基づき、設
計者によって各条件やレイアウトが変更されて矛盾が解
消される(S10)。
て制約条件の検証を行う(S6 )。この検証結果は、レ
イアウト画面上の図形パタ−ン間を繋ぐことによって表
示されたり、検証手段3で解いた線形計画法の解を表示
することで表示される(S8)。この表示に基づき、設
計者によって各条件やレイアウトが変更されて矛盾が解
消される(S10)。
【0030】ここで、検証手段3は線形計画問題を利用
しているので、全ての矛盾を見つけ出すことができる
が、検証手段2よりも時間が掛る。逆に、検証手段2は
高速ではあるが、見つけ出すことのできない矛盾があ
る。そこで、この例では制約条件検証に要する時間を短
縮するために、先ず、検証手段2で矛盾を見つけ出し、
残りの矛盾だけを検証手段3で見つけ出すようにしてい
る。
しているので、全ての矛盾を見つけ出すことができる
が、検証手段2よりも時間が掛る。逆に、検証手段2は
高速ではあるが、見つけ出すことのできない矛盾があ
る。そこで、この例では制約条件検証に要する時間を短
縮するために、先ず、検証手段2で矛盾を見つけ出し、
残りの矛盾だけを検証手段3で見つけ出すようにしてい
る。
【0031】有向グラフ中にある手法を用いた検証手段
2は、従来のコンパクション手法で用いられているよう
な、一般に制約グラフと呼ばれる有向グラフに、高品質
レイアウトコンパクション特有の制約条件を表す辺を付
け加えた有向グラフを用いて矛盾を探す。
2は、従来のコンパクション手法で用いられているよう
な、一般に制約グラフと呼ばれる有向グラフに、高品質
レイアウトコンパクション特有の制約条件を表す辺を付
け加えた有向グラフを用いて矛盾を探す。
【0032】図7が図4の例に対する有向グラフで、対
称配置制約条件を表す辺が太く描かれている。辺の重み
ds1 〜ds4 としては0を与えればよい。この例で
は、上記有向グラフに、従来同様、矛盾を表す正のサイ
クルを見つけ出す手法を用いている。図7では矢印3
5、41、37、39によってB→D→F→C→Bとい
うサイクルができているので、第3式に示した2条件が
矛盾していることが判る。
称配置制約条件を表す辺が太く描かれている。辺の重み
ds1 〜ds4 としては0を与えればよい。この例で
は、上記有向グラフに、従来同様、矛盾を表す正のサイ
クルを見つけ出す手法を用いている。図7では矢印3
5、41、37、39によってB→D→F→C→Bとい
うサイクルができているので、第3式に示した2条件が
矛盾していることが判る。
【0033】一方、矢印42と矢印47、48、49、
50のいずれかを含むサイクルは、d1 がd6 +d8 、
d8 +d9 よりも大きければ正のサイクルではない。 (第3式) xc −xa =xb −xc (対称配置制約条件) xf −xd =xe −xf (対称配置制約条件) こうして見つけ出された矛盾している制約条件は、矛盾
表示ル−ル記憶部5に記憶されている矛盾表示ル−ルに
したがって表示装置8に表示される。この例において、
矛盾表示ル−ルとして、予め決められた制約条件の種類
毎に図形パターン間を異なった繋ぎ方で繋ぐ方式が採用
されている。なお、矛盾表示ル−ル毎に異なった色や異
なった色の組み合わせを用いて表示してもよい。
50のいずれかを含むサイクルは、d1 がd6 +d8 、
d8 +d9 よりも大きければ正のサイクルではない。 (第3式) xc −xa =xb −xc (対称配置制約条件) xf −xd =xe −xf (対称配置制約条件) こうして見つけ出された矛盾している制約条件は、矛盾
表示ル−ル記憶部5に記憶されている矛盾表示ル−ルに
したがって表示装置8に表示される。この例において、
矛盾表示ル−ルとして、予め決められた制約条件の種類
毎に図形パターン間を異なった繋ぎ方で繋ぐ方式が採用
されている。なお、矛盾表示ル−ル毎に異なった色や異
なった色の組み合わせを用いて表示してもよい。
【0034】図8には図4のレイアウト例の矛盾した制
約条件を矛盾表示ル−ルにしたがって画面上に表示した
例が示されている。この例では、対称配置制約条件が矛
盾している場合、対称の中心を根元とするV字型に図形
パタ−ンを繋いで表示するという矛盾表示ル−ルが採用
されており、この矛盾表示ル−ルにしたがって図形A、
B、CがCを根元とするV字型51に、図形D、E、F
がFを根元とするV字型52に繋がれている。
約条件を矛盾表示ル−ルにしたがって画面上に表示した
例が示されている。この例では、対称配置制約条件が矛
盾している場合、対称の中心を根元とするV字型に図形
パタ−ンを繋いで表示するという矛盾表示ル−ルが採用
されており、この矛盾表示ル−ルにしたがって図形A、
B、CがCを根元とするV字型51に、図形D、E、F
がFを根元とするV字型52に繋がれている。
【0035】したがって、上記表示に基づいて、設計者
は図形A、B、C間にCを対称の中心とする対称配置制
約条件が、また図形D、E、F間にFを対称の中心とす
る対称配置制約条件が課せられていることを知ることが
でき、さらに2つのV字型51と52とが交差している
ことから、この2つの対称配置制約条件が矛盾し合って
いることを知ることができる。
は図形A、B、C間にCを対称の中心とする対称配置制
約条件が、また図形D、E、F間にFを対称の中心とす
る対称配置制約条件が課せられていることを知ることが
でき、さらに2つのV字型51と52とが交差している
ことから、この2つの対称配置制約条件が矛盾し合って
いることを知ることができる。
【0036】図9には設計者によって図形C、Fの位置
が入れ替えられ、2つのV字型の交差が解かれ、矛盾の
解消された例が示されている。図9に矛盾はないが、矛
盾が解消されたことがはっきりするように図形をV字型
に繋いである。
が入れ替えられ、2つのV字型の交差が解かれ、矛盾の
解消された例が示されている。図9に矛盾はないが、矛
盾が解消されたことがはっきりするように図形をV字型
に繋いである。
【0037】このように矛盾した制約条件に関係した図
形パタ−ン間を制約条件の種類毎に決められた繋ぎ方で
繋いで表示するようにしている。したがって、レイアウ
ト画面上の繋がれた図形パタ−ンを見てどの部分に矛盾
があるのかを知り、図形パタ−ンの繋がれ方からそれが
どのような制約条件かを知り、さらに繋がれた図形パタ
−ンのグル−プ同士の関連の仕方から制約条件同士がど
のように関係し合って矛盾を引き起こしているのかを知
ることができる。
形パタ−ン間を制約条件の種類毎に決められた繋ぎ方で
繋いで表示するようにしている。したがって、レイアウ
ト画面上の繋がれた図形パタ−ンを見てどの部分に矛盾
があるのかを知り、図形パタ−ンの繋がれ方からそれが
どのような制約条件かを知り、さらに繋がれた図形パタ
−ンのグル−プ同士の関連の仕方から制約条件同士がど
のように関係し合って矛盾を引き起こしているのかを知
ることができる。
【0038】有向グラフの手法を用いた検証手段2で
は、全ての矛盾を見つけ出すことができないので、次に
線形計画問題を用いた検証手段3が実行される。そのよ
うな矛盾の例が図6に示される例である。
は、全ての矛盾を見つけ出すことができないので、次に
線形計画問題を用いた検証手段3が実行される。そのよ
うな矛盾の例が図6に示される例である。
【0039】線形計画問題を用いた検証手段3では、与
えられた条件、第1式から第4式、第5式、第6式、第
7式の線形計画問題を作成し、これを用いて矛盾を見つ
け出していく。なお、ここでは検証手段2で見つけ出さ
れた矛盾は図9のように配置を変更して解消してあるも
のとする。 (第4式) 目的関数:a1 ×(x1 +x2 )+a2 ×(x3 +
x4 )+a3 ×(x5 +x6 )+a4 ×(x7 +x8 )
+a5 ×x9 (第5式) 2×xc −xa −xb +x1 −x2 =0 2×xf −xd −xe +x3 −x4 =0 2×xi −xg −xh +x5 −x6 =0 2×xl −xj −xk +x7 −x8 =0 xh −xg −x9 ≦d1 xb −xa ≧d2 xd −xb ≧d3 xe −xd ≧d4 xf −xc ≧d5 xj −xg ≧d6 xk −xj ≧d7 xh −xk ≧d8 xl −xi ≧d9 (第6式) La ≦xa ≦Ma ,Lb ≦xb ≦Mb ,… ,L1 ≦x
1 ≦M1 ,0≦x1 〜x9 ≦M (第7式) a1 〜a5 =1 (初期値) 第4式〜第6式中のx1 〜x9 は人為変数で、第6式中
のLa 〜Ll ,Ma 〜Ml はレイアウト上決められてい
るxa 〜xl の最小値と最大値、Mは適当な大きな値で
あればよい。
えられた条件、第1式から第4式、第5式、第6式、第
7式の線形計画問題を作成し、これを用いて矛盾を見つ
け出していく。なお、ここでは検証手段2で見つけ出さ
れた矛盾は図9のように配置を変更して解消してあるも
のとする。 (第4式) 目的関数:a1 ×(x1 +x2 )+a2 ×(x3 +
x4 )+a3 ×(x5 +x6 )+a4 ×(x7 +x8 )
+a5 ×x9 (第5式) 2×xc −xa −xb +x1 −x2 =0 2×xf −xd −xe +x3 −x4 =0 2×xi −xg −xh +x5 −x6 =0 2×xl −xj −xk +x7 −x8 =0 xh −xg −x9 ≦d1 xb −xa ≧d2 xd −xb ≧d3 xe −xd ≧d4 xf −xc ≧d5 xj −xg ≧d6 xk −xj ≧d7 xh −xk ≧d8 xl −xi ≧d9 (第6式) La ≦xa ≦Ma ,Lb ≦xb ≦Mb ,… ,L1 ≦x
1 ≦M1 ,0≦x1 〜x9 ≦M (第7式) a1 〜a5 =1 (初期値) 第4式〜第6式中のx1 〜x9 は人為変数で、第6式中
のLa 〜Ll ,Ma 〜Ml はレイアウト上決められてい
るxa 〜xl の最小値と最大値、Mは適当な大きな値で
あればよい。
【0040】第1式における下二つの対称配置制約条件
を満たす配置では、図形G、H間はxh −xg =d7 +
2d8 +2d9 となるが、第2式のd1 <d7 +2d8
+2d9 の条件があるために、2つの対称配置制約条件
と近接配置制約条件とを同時に満たすことができなくな
っている。
を満たす配置では、図形G、H間はxh −xg =d7 +
2d8 +2d9 となるが、第2式のd1 <d7 +2d8
+2d9 の条件があるために、2つの対称配置制約条件
と近接配置制約条件とを同時に満たすことができなくな
っている。
【0041】矛盾した条件を見つけ出すには、第4式の
目的関数を最小にするという線形計画問題を解く。こう
して得られた解では、元の第1式に矛盾がなければ第4
式の目的関数の値が0になり、人為変数x1 〜x9 の値
も0になる。
目的関数を最小にするという線形計画問題を解く。こう
して得られた解では、元の第1式に矛盾がなければ第4
式の目的関数の値が0になり、人為変数x1 〜x9 の値
も0になる。
【0042】しかし、矛盾がある場合、目的関数は0に
はならず、人為変数x1 〜x9 の中で矛盾した式に加え
た人為変数も0にはならないので、その式が矛盾してい
る式である言える。
はならず、人為変数x1 〜x9 の中で矛盾した式に加え
た人為変数も0にはならないので、その式が矛盾してい
る式である言える。
【0043】ここで用いる最適化問題は、元の各制約条
件式にそれぞれ少なくとも1つ以上の人為変数を付け加
えることによって問題が解けるようにし、全ての人為変
数が0になったとき、目的関数が最小となるような最適
化問題であればよく、たとえば目的関数が人為変数の2
次式である2次計画問題を用いることもできる。
件式にそれぞれ少なくとも1つ以上の人為変数を付け加
えることによって問題が解けるようにし、全ての人為変
数が0になったとき、目的関数が最小となるような最適
化問題であればよく、たとえば目的関数が人為変数の2
次式である2次計画問題を用いることもできる。
【0044】したがって、第4式〜第7式の線形計画問
題の代わりに2次計画問題として (第8式) 目的関数:a1 ×x1 ×x1 +a2 ×x2 ×x2 +a3
×x3 ×x3+a4 ×x4 ×x4 +a5 ×x5 ×x5 (第9式) 2×xc −xa −xb +x1 =0 2×xf −xd −xe +x2 =0 2×xi −xg −xh +x3 =0 2×xl −xj −xk +x4 =0 xh −xg −x5 ≦d1 xb −xa ≧d2 xd −xb ≧d3 xe −xd ≧d4 xf −xc ≧d5 xj −xg ≧d6 xk −xj ≧d7 xh −xk ≧d8 xl −xi ≧d9 (第10式) La ≦xa ≦Ma ,Lb ≦xb ≦Mb ,… ,Ll ≦x
l ≦Ml ,−M≦x1 〜x5 ≦M (第11式) a1 〜a5 =1(初期値) を用いても同様に矛盾を求めることができる。
題の代わりに2次計画問題として (第8式) 目的関数:a1 ×x1 ×x1 +a2 ×x2 ×x2 +a3
×x3 ×x3+a4 ×x4 ×x4 +a5 ×x5 ×x5 (第9式) 2×xc −xa −xb +x1 =0 2×xf −xd −xe +x2 =0 2×xi −xg −xh +x3 =0 2×xl −xj −xk +x4 =0 xh −xg −x5 ≦d1 xb −xa ≧d2 xd −xb ≧d3 xe −xd ≧d4 xf −xc ≧d5 xj −xg ≧d6 xk −xj ≧d7 xh −xk ≧d8 xl −xi ≧d9 (第10式) La ≦xa ≦Ma ,Lb ≦xb ≦Mb ,… ,Ll ≦x
l ≦Ml ,−M≦x1 〜x5 ≦M (第11式) a1 〜a5 =1(初期値) を用いても同様に矛盾を求めることができる。
【0045】第4式〜第7式を第12式のように、d1
=16,d2 〜d9 =4である場合について解いてみる
と、x5 が正になり、この式が矛盾していることが判
る。 (第12式) 目的関数:a1 ×(x1 +x2 )+a2 ×(x3 +
x4 )+a3 ×(x5 +x6 )+a4 ×(x7 +x8 )
+a5 ×x9 2×xc −xa −xb +x1 −x2 =0 2×xf −xd −xe +x3 −x4 =0 2×xi −xg −xh +x5 −x6 =0 2×xl −xj −xk +x7 −x8 =0 xh −xg −x9 ≦16 xb −xa ≧4 xd −xb ≧4 xe −xd ≧4 xf −xc ≧4 xj −xg ≧4 xk −xj ≧4 xh −xk ≧4 xl −xi ≧4 0≦xg 〜xl ≦100,0≦x1 〜x9 ≦100 a1 〜a3 =1 (初期値) 矛盾している式をさらにに見つけ出すために、a3 の値
を1よりも十分大きな値に変えて再び問題を解く。a3
=10とおいて解いてみると、今度はx7 が正になり、
x7 を含んだ式も矛盾していることが判る。さらに、a
2 もa2 =10として再び解くと、今度はx2 が正にな
り、x2 を含んだ式も矛盾していることが判る。さら
に、a1 もa1 =10として再び解くと、今度は再びx
5 が正になるので、ここで探索を終了する。
=16,d2 〜d9 =4である場合について解いてみる
と、x5 が正になり、この式が矛盾していることが判
る。 (第12式) 目的関数:a1 ×(x1 +x2 )+a2 ×(x3 +
x4 )+a3 ×(x5 +x6 )+a4 ×(x7 +x8 )
+a5 ×x9 2×xc −xa −xb +x1 −x2 =0 2×xf −xd −xe +x3 −x4 =0 2×xi −xg −xh +x5 −x6 =0 2×xl −xj −xk +x7 −x8 =0 xh −xg −x9 ≦16 xb −xa ≧4 xd −xb ≧4 xe −xd ≧4 xf −xc ≧4 xj −xg ≧4 xk −xj ≧4 xh −xk ≧4 xl −xi ≧4 0≦xg 〜xl ≦100,0≦x1 〜x9 ≦100 a1 〜a3 =1 (初期値) 矛盾している式をさらにに見つけ出すために、a3 の値
を1よりも十分大きな値に変えて再び問題を解く。a3
=10とおいて解いてみると、今度はx7 が正になり、
x7 を含んだ式も矛盾していることが判る。さらに、a
2 もa2 =10として再び解くと、今度はx2 が正にな
り、x2 を含んだ式も矛盾していることが判る。さら
に、a1 もa1 =10として再び解くと、今度は再びx
5 が正になるので、ここで探索を終了する。
【0046】こうして、第13式、第14式、第15式
に示した3条件が矛盾し合っていることが判る。 (第13式) 2×xi −xg −xh =0 (第14式) 2×xl −xj −xk =0 (第15式) xh −xg ≦16 これらの矛盾も矛盾表示ル−ルにしたがって図8と同様
に表示される。
に示した3条件が矛盾し合っていることが判る。 (第13式) 2×xi −xg −xh =0 (第14式) 2×xl −xj −xk =0 (第15式) xh −xg ≦16 これらの矛盾も矛盾表示ル−ルにしたがって図8と同様
に表示される。
【0047】検証手段3を用いた場合では、矛盾した制
約条件を見つけ出すために解いた線形計画問題の解が画
面上に表示される(S8 )ことによって、設計者は矛盾
した複数の制約条件間の関係をより詳しく知ることがで
きる。
約条件を見つけ出すために解いた線形計画問題の解が画
面上に表示される(S8 )ことによって、設計者は矛盾
した複数の制約条件間の関係をより詳しく知ることがで
きる。
【0048】また、設計者が矛盾を解消するために、優
先順位の低い制約条件を諦め、優先順位の高い制約条件
が満たされるようにする場合、矛盾表示ル−ルによる表
示ではどの制約条件を変更すればどの制約条件を満たす
ことができるかを設計者自信が判断しなければならな
い。しかし、線形計画問題の解から、どの制約条件を変
更すればどの制約条件を満たすことができるかを知るこ
とができる。
先順位の低い制約条件を諦め、優先順位の高い制約条件
が満たされるようにする場合、矛盾表示ル−ルによる表
示ではどの制約条件を変更すればどの制約条件を満たす
ことができるかを設計者自信が判断しなければならな
い。しかし、線形計画問題の解から、どの制約条件を変
更すればどの制約条件を満たすことができるかを知るこ
とができる。
【0049】例として、第12式の場合が図10、図1
1、図12に示されている。
1、図12に示されている。
【0050】図10、図11、図12は、第12式の問
題を繰り返し解いて、第13〜15式の矛盾した3条件
を求めたときの最適化問題の解を表示したもので、順番
に、第15式を求めたときの解が図10、第14式を求
めたときの解が図11、第13式を求めたときの解が図
12である。
題を繰り返し解いて、第13〜15式の矛盾した3条件
を求めたときの最適化問題の解を表示したもので、順番
に、第15式を求めたときの解が図10、第14式を求
めたときの解が図11、第13式を求めたときの解が図
12である。
【0051】図10は2つの対称配置制約条件が満たさ
れ、第15式の近接配置制約条件が満たされていない場
合の図形パタ−ンの配置、図11は第13式の対称配置
制約条件と第15式の近接配置制約条件が満たされ、第
14式の対称配置制約条件が満たされていない場合の図
形パタ−ンの配置、図12は第14式の対称配置制約条
件と第15式の近接配置制約条件が満たされ、第13式
の対称配置制約条件が満たされていない場合の図形パタ
−ンの配置を示している。それぞれ3つの制約条件を図
8と同様に図形パターンを繋いだ形で表示されている。
れ、第15式の近接配置制約条件が満たされていない場
合の図形パタ−ンの配置、図11は第13式の対称配置
制約条件と第15式の近接配置制約条件が満たされ、第
14式の対称配置制約条件が満たされていない場合の図
形パタ−ンの配置、図12は第14式の対称配置制約条
件と第15式の近接配置制約条件が満たされ、第13式
の対称配置制約条件が満たされていない場合の図形パタ
−ンの配置を示している。それぞれ3つの制約条件を図
8と同様に図形パターンを繋いだ形で表示されている。
【0052】V字型53と54とは対称配置制約条件、
図形GとHに書かれて向き合った三角形の間を繋いだ表
示55が近接配置制約条件を示す表示である。向き合っ
た三角形の間の繋いだ線の上に書かれた16という数字
56は、近接配置制約条件で許された図形GとHとの間
の最大距離が16であることを意味している。図10で
線の下に書かれている20という数字57は、近接が満
たされていないために、図形GとHとの間が20になっ
ていることを意味している。図10、図11、図12で
は、満たされている制約条件と満たされていない制約条
件とが一緒に表示されているので、各々異なった色で区
別して表示される。
図形GとHに書かれて向き合った三角形の間を繋いだ表
示55が近接配置制約条件を示す表示である。向き合っ
た三角形の間の繋いだ線の上に書かれた16という数字
56は、近接配置制約条件で許された図形GとHとの間
の最大距離が16であることを意味している。図10で
線の下に書かれている20という数字57は、近接が満
たされていないために、図形GとHとの間が20になっ
ていることを意味している。図10、図11、図12で
は、満たされている制約条件と満たされていない制約条
件とが一緒に表示されているので、各々異なった色で区
別して表示される。
【0053】図10〜12によって、設計者は、2つの
対称配置制約条件と近接配置制約条件とが両立しないこ
と、矛盾を解消するにはレイアウトを変更するか、2つ
の対称配置制約条件のうちの1つを諦めるか、近接配置
制約条件を緩めて20以内とすればよいことが判る。
対称配置制約条件と近接配置制約条件とが両立しないこ
と、矛盾を解消するにはレイアウトを変更するか、2つ
の対称配置制約条件のうちの1つを諦めるか、近接配置
制約条件を緩めて20以内とすればよいことが判る。
【0054】このように、検証手段3で矛盾した制約条
件を見つけ出すために解いた線形計画問題の解を表示す
ることによって、矛盾した複数の制約条件間のより詳し
い関係や、どの制約条件を変更すればどの制約条件を満
たすことができるかという点を設計者に知らせることが
できる。
件を見つけ出すために解いた線形計画問題の解を表示す
ることによって、矛盾した複数の制約条件間のより詳し
い関係や、どの制約条件を変更すればどの制約条件を満
たすことができるかという点を設計者に知らせることが
できる。
【0055】さらに、矛盾を解消するために、優先順位
の低い制約条件を諦め、優先順位の高い制約条件が満た
されるようにする場合、設計者が制約条件の優先順位を
与えることによって、解選択部9を介して解記憶部4に
記憶された解の中から、優先順位の低い制約条件が満た
されていない代わりに優先順位の高い制約条件の満たさ
れいる解を選び出して表示させることができる
(S11)。
の低い制約条件を諦め、優先順位の高い制約条件が満た
されるようにする場合、設計者が制約条件の優先順位を
与えることによって、解選択部9を介して解記憶部4に
記憶された解の中から、優先順位の低い制約条件が満た
されていない代わりに優先順位の高い制約条件の満たさ
れいる解を選び出して表示させることができる
(S11)。
【0056】先の例で説明すると、設計者が近接配置制
約条件55を最優先、次に対称配置制約条件53、最後
に対称配置制約条件54と順位を付けると、解選択部9
は図10〜12に示した解の中から、優先順位の低い対
称配置制約条件54が満たされていない代わりに近接配
置制約条件55と対称配置制約条件53の満たされた図
11の解を選び出して表示する。優先順位の与え方、解
の選び方は、優先順位が高い条件ほど重い重み付けを行
い、各解毎に評価関数の値を計算し、評価関数の値が最
も大きな解を選択する。選択する解は1つだけではな
く、最大値の解が複数あるときはそれらを全て表示す
る。また、評価関数の値が大きい解を大きいものから複
数個表示し、設計者がさらにその中から都合の良い解を
選べるようにしてもよい。
約条件55を最優先、次に対称配置制約条件53、最後
に対称配置制約条件54と順位を付けると、解選択部9
は図10〜12に示した解の中から、優先順位の低い対
称配置制約条件54が満たされていない代わりに近接配
置制約条件55と対称配置制約条件53の満たされた図
11の解を選び出して表示する。優先順位の与え方、解
の選び方は、優先順位が高い条件ほど重い重み付けを行
い、各解毎に評価関数の値を計算し、評価関数の値が最
も大きな解を選択する。選択する解は1つだけではな
く、最大値の解が複数あるときはそれらを全て表示す
る。また、評価関数の値が大きい解を大きいものから複
数個表示し、設計者がさらにその中から都合の良い解を
選べるようにしてもよい。
【0057】以上のようにして、制約条件検証を繰り返
し行い、制約条件の中から矛盾を見つけ出し、矛盾が解
消するよう制約条件や元のレイアウトを変更すればよい
ことになる。
し行い、制約条件の中から矛盾を見つけ出し、矛盾が解
消するよう制約条件や元のレイアウトを変更すればよい
ことになる。
【0058】検証が終了したとき、矛盾した制約条件を
見つけ出すために解いた矛盾のない最適化問題の解、あ
るいは選択した優先順位の高い制約条件の満たされた解
を高品質レイアウトコンパクション工程にデ−タとして
送り、高品質レイアウトコンパクションに利用すること
ができる。
見つけ出すために解いた矛盾のない最適化問題の解、あ
るいは選択した優先順位の高い制約条件の満たされた解
を高品質レイアウトコンパクション工程にデ−タとして
送り、高品質レイアウトコンパクションに利用すること
ができる。
【0059】文献2で述べられている対称性保持の制約
を扱えるレイアウトコンパクションアルゴリズムでは、
シンプレックス法を利用しているが、シンプレックス法
には二段階法が用いられることが多い。二段階法では第
一段階で実行可能基底解を求め、第二段階で最適解を求
める。制約条件に矛盾のない場合、矛盾した制約条件を
見つけ出すために解いた最適化問題の解では人為変数が
全て0となっている。この解の人為変数以外の元から制
約条件に含まれていた変数の値を実行可能基底解として
用いると、二段階法の第一段階を省略でき、二段階法を
用いた高品質レイアウトコンパクションをより高速に実
行できる。優先順位の高い制約条件が満たされた解を選
ぶことは、低い制約条件を高品質レイアウトコンパクシ
ョンの制約条件から取り除くことである。選んだ解では
残りの優先順位の高い制約条件に対しては人為変数が全
て0となっているので、やはり制約条件を減らした高品
質レイアウトコンパクションに対し二段階法の第一段階
を省略できる。
を扱えるレイアウトコンパクションアルゴリズムでは、
シンプレックス法を利用しているが、シンプレックス法
には二段階法が用いられることが多い。二段階法では第
一段階で実行可能基底解を求め、第二段階で最適解を求
める。制約条件に矛盾のない場合、矛盾した制約条件を
見つけ出すために解いた最適化問題の解では人為変数が
全て0となっている。この解の人為変数以外の元から制
約条件に含まれていた変数の値を実行可能基底解として
用いると、二段階法の第一段階を省略でき、二段階法を
用いた高品質レイアウトコンパクションをより高速に実
行できる。優先順位の高い制約条件が満たされた解を選
ぶことは、低い制約条件を高品質レイアウトコンパクシ
ョンの制約条件から取り除くことである。選んだ解では
残りの優先順位の高い制約条件に対しては人為変数が全
て0となっているので、やはり制約条件を減らした高品
質レイアウトコンパクションに対し二段階法の第一段階
を省略できる。
【0060】
【発明の効果】以上説明したように、本発明によれば、
高品質レイアウトコンパクションの矛盾した制約条件を
見つけ出すことができると同時に、その制約条件がレイ
アウト上のどの部分にあり、そこでどのような制約条件
が、どのように矛盾を引き起こしているのかという情報
を判り易く設計者に提供することができ、さらに優先順
位の低い制約条件が満たされていない代わりに優先順位
の高い制約条件が満たされた最善の図形パタ−ンの配置
解を設計者に提供することもできる。
高品質レイアウトコンパクションの矛盾した制約条件を
見つけ出すことができると同時に、その制約条件がレイ
アウト上のどの部分にあり、そこでどのような制約条件
が、どのように矛盾を引き起こしているのかという情報
を判り易く設計者に提供することができ、さらに優先順
位の低い制約条件が満たされていない代わりに優先順位
の高い制約条件が満たされた最善の図形パタ−ンの配置
解を設計者に提供することもできる。
【図1】本発明の一実施例に係るレイアウト設計支援装
置のブロック構成図
置のブロック構成図
【図2】同装置の動作を説明するための流れ図
【図3】同装置の動作を説明するための流れ図
【図4】電子部品のレイアウトの一例を示す模式図
【図5】第1の検証手段で見つけ出すことが可能な矛盾
を含むレイアウト部分を示す模式図
を含むレイアウト部分を示す模式図
【図6】第1の検証手段では見つけ出すことができない
が第2の検証手段では見つけ出すことが可能な矛盾を含
むレイアウト部分を示す模式図
が第2の検証手段では見つけ出すことが可能な矛盾を含
むレイアウト部分を示す模式図
【図7】第1の検証手段で用いられる有向グラフの一例
を示す模式図
を示す模式図
【図8】矛盾した制約条件の表示方式の一例を示す模式
図
図
【図9】矛盾を解消したレイアアウトの一例を示す模式
図
図
【図10】第2の検証手段で求めた線形計画問題の解
(x3 >0の場合)の表示例を示す模式図
(x3 >0の場合)の表示例を示す模式図
【図11】第2の検証手段で求めた線形計画問題の解
(x2 >0の場合)の表示例を示す模式図
(x2 >0の場合)の表示例を示す模式図
【図12】第2の検証手段で求めた線形計画問題の解
(x1 >0の場合)の表示例を示す模式図
(x1 >0の場合)の表示例を示す模式図
1…入力装置 2…有向グラフを
用いる検証手段 3…線形計画問題を用いる検証手段 4…解記憶部 5…矛盾表示ル−ル記憶部 6…矛盾検証結果
処理部 7…出力装置 8…表示装置 9…解選択部 10〜21…レイ
アウトの図形パタ−ン 22〜33…有向グラフの頂点 34〜50…有向
グラフの辺 51〜54…対称配置制約条件の表示形式 55…近接配置制約条件の表示形式
用いる検証手段 3…線形計画問題を用いる検証手段 4…解記憶部 5…矛盾表示ル−ル記憶部 6…矛盾検証結果
処理部 7…出力装置 8…表示装置 9…解選択部 10〜21…レイ
アウトの図形パタ−ン 22〜33…有向グラフの頂点 34〜50…有向
グラフの辺 51〜54…対称配置制約条件の表示形式 55…近接配置制約条件の表示形式
Claims (3)
- 【請求項1】電子部品のレイアウト設計を支援するため
のものであって、少なくともレイアウト制約条件、レイ
アウト設計規則条件、レイアウト設計データを入力する
ための入力装置と、この入力装置を介して与えられたレ
イアウト制約条件中の矛盾した制約条件を見つけ出す制
約条件検証手段と、前記入力装置を介して与えられた前
記レイアウト設計データを図形パターンで表示するとと
もに前記制約条件検証手段の出力を導入して矛盾した制
約条件に関係している図形パタ−ンを制約条件の種類に
合わせ、かつ種類毎に関連付けて表示する表示手段とを
具備してなることを特徴とする電子部品のレイアウト設
計支援装置。 - 【請求項2】前記表示手段は、矛盾した制約条件に関係
している図形パタ−ン間を制約条件の種類に合わせ、か
つ種類毎に異なった繋ぎ方で繋いで表示するものである
ことを特徴とする請求項1に記載の電子部品のレイアウ
ト設計支援装置。 - 【請求項3】前記制約条件検証手段は制約条件式に人為
変数の項を付け加えた式を条件式として持ち、人為変数
が零に近づくほど値が零に近づく人為変数の多項式を目
的関数として持った最適化問題を上記人為変数の項の係
数を変化させながら繰り返し解いて矛盾のある制約条件
を逐次探し出す検証手段を含み、前記表示手段は矛盾を
見つけ出すために解いた最適化問題の解を矛盾した制約
条件の中で一部の制約条件が満たされ、他の一部の制約
条件が満たされていない図形パタ−ンの配置解として少
なくとも1つ以上表示するものであることを特徴とする
請求項1に記載の電子部品のレイアウト設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286680A JPH06110978A (ja) | 1992-09-30 | 1992-09-30 | 電子部品のレイアウト設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286680A JPH06110978A (ja) | 1992-09-30 | 1992-09-30 | 電子部品のレイアウト設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110978A true JPH06110978A (ja) | 1994-04-22 |
Family
ID=17707581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4286680A Pending JPH06110978A (ja) | 1992-09-30 | 1992-09-30 | 電子部品のレイアウト設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110978A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
| JP2006309748A (ja) * | 2005-03-30 | 2006-11-09 | Tokyo Univ Of Agriculture & Technology | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
| JP2010262647A (ja) * | 2009-04-30 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | タイミング制約の競合を検出するための方法および装置 |
| US8788988B2 (en) | 2011-10-31 | 2014-07-22 | Apple Inc. | Managing consistency of multiple-source fabrication data in an electronic design environment |
| CN113269833A (zh) * | 2021-06-23 | 2021-08-17 | 合肥量圳建筑科技有限公司 | 电气末端定位方法、装置、设备及存储介质 |
-
1992
- 1992-09-30 JP JP4286680A patent/JPH06110978A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
| JP2006309748A (ja) * | 2005-03-30 | 2006-11-09 | Tokyo Univ Of Agriculture & Technology | 矩形要素配置方法及び矩形要素配置装置並びに矩形要素配置用プログラム |
| JP2010262647A (ja) * | 2009-04-30 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | タイミング制約の競合を検出するための方法および装置 |
| US8788988B2 (en) | 2011-10-31 | 2014-07-22 | Apple Inc. | Managing consistency of multiple-source fabrication data in an electronic design environment |
| CN113269833A (zh) * | 2021-06-23 | 2021-08-17 | 合肥量圳建筑科技有限公司 | 电气末端定位方法、装置、设备及存储介质 |
| CN113269833B (zh) * | 2021-06-23 | 2024-04-09 | 合肥量圳建筑科技有限公司 | 电气末端定位方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9652579B1 (en) | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs | |
| US9904756B1 (en) | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs | |
| US9659138B1 (en) | Methods, systems, and computer program product for a bottom-up electronic design implementation flow and track pattern definition for multiple-patterning lithographic techniques | |
| US7395190B2 (en) | Analytical model producing method and analytical model producing apparatus | |
| US6584608B1 (en) | Interactive designing process and system of a printed circuit board pattern | |
| JPH01166261A (ja) | 半導体集積回路の設計方式 | |
| US7712059B1 (en) | Coverage metric and coverage computation for verification based on design partitions | |
| US8719765B2 (en) | Dual-pattern coloring technique for mask design | |
| US5650947A (en) | Logic simulation method and logic simulator | |
| JPH06110978A (ja) | 電子部品のレイアウト設計支援装置 | |
| US7178123B2 (en) | Schematic diagram generation and display system | |
| EP1276060B1 (en) | Method of designing a timing budget | |
| JPS6079470A (ja) | レイアウト支援装置 | |
| US8099694B1 (en) | Interactive tool for contemporaneous design of integrated circuits having different device packages | |
| US11042684B1 (en) | Dynamic width-space patterns for handling complex DRC rules | |
| JP3569126B2 (ja) | 寄生素子選択装置およびコンピュータ読み取り可能な記録媒体 | |
| JP3803201B2 (ja) | レイアウト設計装置およびレイアウト設計方法 | |
| JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ | |
| JP2003150654A (ja) | 3次元形状のマスプロパティ計算装置、3次元形状のマスプロパティ計算方法、プログラムおよび記憶媒体 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JPH04361379A (ja) | ゲート位置設定装置 | |
| JP2910104B2 (ja) | 回路遅延情報解析システム | |
| KR970010023B1 (ko) | 테스트 프로그램의 생성방법 | |
| JPH01220073A (ja) | 設計支援方法及び設計支援装置 | |
| JP2538397B2 (ja) | 回路設計装置 |